YSTEMES LECTRONIQUES S I - Notre offre de formation · Former des spécialistes de la conception de ... Exemple de sujets d’années précédentes Conception d’une carte de test

SYSTEMES ELECTRONIQUES

SYSTEMES INFORMATIQUESRESPONSABLES: Julien Denoulet: [email protected]

Jean-Lou Desbarbieux: [email protected]

&

http://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/

2

Présentation Master Informatique – Spécialité SESI

Former des spécialistes de la conception de systèmes embarqués, dans leur dimension

● Matérielle

● Logicielle

Secteur de l’embarqué● 2020: 50 milliards

d’objets connectés

● En France en 2013

• 3,7% du PIB

• 387000 employés

• 9% des offres APEC

(Etude OPIIEC – 2014)

SESI: Objectif

3


Systèmes Embarqués

Téléphone portable

Capteur biomédical

Liseuse

AutomobileSatellite

Réseau de capteurs sans fil

4


Fonctions Matérielles

Numériques

Analogiques / RF

Capteurs

A l’intérieur?

Fonctions Logicielles

Processeurs

Mémoire

5


Architectures multi-coeur OS et applications

Conception de systèmes haut-niveau, architectures multi-cœurs et hautes performances,

Conception conjointe matérielle/logicielle, systèmes d'exploitation embarqués

Profils de Compétence SESI

6


Systèmes électroniques et programmables

Conception d'architectures matérielles et logicielles sur FPGA,

Conception de coprocesseur optimisé, intégration système sur puce et carte


7


Conception de Circuits Hétérogènes

Conception de circuits intégrés numériques et analogiques,

CAO, intégration multi-domaines sur puce


8


Système (Transerve aux 3 profils)

• Interaction matérielle/logicielle à l’intérieur du système

• Interaction du système avec son environnement

9


4 Juin 1996

Kourou, Guyane

1er Vol d’Ariane 5

Conception Système?

http://upload.wikimedia.org/wikipedia/commons/0/05/Ariane_5_Le_Bourget_FRA_001.jpg

10


Profils de Compétence

ELECTRONIQUE INFORMATIQUE

Conceptionde CircuitsHétérogènes

Systèmes Electroniques& Programmables

ArchitecturesMulti-CœursOS & Applications

SOCLECOMMUN

M2

M1

11


L’acquisition d’un profil se fait par un libre choix d’UE Etiquetage des UE en fonction des profils visés


12




13




14


SOCLESystème

SOCLEElectroniqueAnalogique

SOCLEElectroniqueNumérique

SOCLEArchitecture

ELECTRONIQUEANALOGIQUE

ELECTRONIQUENUMERIQUE

INFORMATIQUE

SOCLETraitementDu Signal

SOCLEProg. C

CURSUS M1

- S1: Tronc commun (SDI ou Info)- S2: UE au choix

10 UE à suivre parmi…

+ d’infos sur les UE en fin de document…

15




INFORMATIQUE

SOCLESystème

SOCLEElectroniqueAnalogique

SOCLEElectroniqueNumérique

SOCLEArchitecture

SOCLETraitementDu Signal

SOCLEProg. C


(2)

TRAITEMENT DU SIGNAL

(2)

CONCEPTIONCIRCUITS

NUMERIQUES

CONCEPTION SYSTEMESSUR FPGA

ARCHI & PROG SYSTEMES

MONO & MULTI PROCESSEURS

(3)

PROGRAMMATIONC++ / POSIX

(2)

SYSTEMES D’EXPLOITATION

(2)

RESEAUX(1)

PROJET SESI


16




INFORMATIQUE

CURSUS M2

- S3: 5 UE à choisir parmi…- S4: Stage

SOCLE M1 SESI+ d’infos sur les UE en fin de document…

17




INFORMATIQUE

SOCLE M1 SESI

CONCEPTION CIRCUITS

ANALOG & RF(2)

CONSOMMATION & INTEGRITE DU SIGNAL

CONCEPTIONCIRCUITS

NUMERIQUES

CONCEPTION SYSTEMESSUR FPGA

ARCHITECTURE DES PROCESSEURS

(2)

SYSTEMES D’EXPLOITATION

MODELISATION DES SYSTEMES SUR PUCE

APPLICATIONS DES SYSTEMES EMBARQUES


18


Sujets de stage M2

Exemple de sujets d’années précédentes

Implémentationd’une applicationde vidéo surveillancesur plate formemulti-processeurs.

∎∎

Firmware et OS (DSP/FPGA) d’un appareil photo panoramique 360°

∎

19


Sujets de stage M2

Exemple de sujets d’années précédentesSystème HW/SW de détection

d'obstacle sur plate-forme FPGASystème de communication basse consommationpour la domotique

∎∎∎

20


Sujets de stage M2

Exemple de sujets d’années précédentes

Conception d’une carte de test pour une télécommande destinée aux personnes handicapées

Conception d’une alimentation à découpage

pour un téléphone portable

∎∎

∎

21


Secteurs professionnels visés

Défense / Spatial

Multimédia

Transports

Biomédical

MicroélectroniqueTélécom.

Enseignement Supérieur& Recherche

22


Insertion Professionnelle

Promotion 2014: au 30/9/2014 +50% embauché ou avec une offre ferme d’embauche

Promotions antérieures Entre 95% et 100% d’insertion

Durée de recherche: 1 à 2 mois

Majoritairement en CDI

20% de poursuite en thèse

Types d’entreprise PME/PMI

SSII

Grands groupes

23


Contacts

Julien Denoulet [email protected]

Jean-Lou Desbarbieux [email protected]

Contact - Secrétariat [email protected]

Tour 24-25, 2ème étage

Site webhttp://www-master.ufr-info-p6.jussieu.fr/lmd/specialite/sesi/

24


Candidature - Master Info

Procédure en trois étapes

1) Sur le site de l’UPMC

Acte de candidature

Réception d’un mot de passe site Candyweb

2) Sur le site Candyweb du Master d’Info

Constitution et dépôt d’un dossier électronique

3) Envoi du dossier papier

25


Plus d’infos sur les UE…

Dans les tableaux qui suivent

Les couleurs associées à une UE indiquent que cette UE relève du profil de compétence associé à la couleur

Architectures multi cœurs, OS et applications

Systèmes électroniques et programmables

Conception de circuits hétérogènes

26


M1 – 1er Semestre (Master Info)

5 UE à choisir parmi(ARCHI1 et VLSI1 obligatoires)

* UE portées par d’autres spécialités

Descriptifs succincts: Slides suivants, pour plus d’information: Voir le site web

UE TitreMulticoeurs,OS et applis

Systèmesélecs & prog

Conceptionde circuits

ARCHI1Architecture desprocesseurs RISC

VLSI1Intro à la conception

de circuits numériques

ELECANA1Électronique des

circuits analogiques

MOBJModélisation objet pour la conception de circuit

SIGNAL Traitement du signal

ARES* Architecture des réseaux

NOYAU* Architecture avancéedes noyaux des OS

PR* Programmation répartie

27


UE M1 - 1er Semestre – 1/3

UE gérées par SESI

ARCHI1 (Obligatoire) Architecture des Processeurs et Optimisations

MIPS32, pipeline, superscalaire, hiérarchie mémoire, optimisation de code

VLSI1 (Obligatoire) Intro à la conception VLSI de circuits num.

Flot de conception VLSI, du VHDL au dessin de masques

28




MOBJ

Modélisation objet pour la conc. de circuits C++

ELECANA1

Electronique des Circuits Analogiques Rappels analogique, du transistor à l’ampli op

SIGNAL

Traitement du Signal

29



UE gérées par d’autres spécialités

ARES: Architecture des Réseaux Architecture, protocole TCP/IP, Ethernet, P2P

NOYAU: Noyau des Systèmes Noyau Linux (ordonnancement, gestion fichiers,

mémoire, processus)

PR: Programmation répartie Processus, threads, Signaux – E/S - Sémaphores -

Mémoire partagée - POSIX temps-réel - Socket

30


M1 – 2ème Semestre

5 UE à choisir parmi




ANUMDSPImplantation HW/SW des algos

de traitement du signal

ARCHI2Archi des systèmesMultiprocesseurs

ELECANA2Systèmes électroniques& fonctions analogiques

FPGA1 Systèmes programmables

PERIProgrammation

des périphériques

PROJET Projet SESI

AR* Algorithmiques répartie

COMNUM* Communications numériques

PN*Programmation au cœur

du Noyau Linux

SPECIF* Spécification des systèmes

31


UE M1 – 2ème Semestre – 1/5


ANUMDSP

Implantation HW/SW de Algos de Trait. Signal Architecture des opérateurs arithmétiques

Implémentation d’algorithmes sur DSP

ARCHI2

Architecture des Systèmes Multiproc. Cohérence cache+mémoire, accès périphériques,

synchro des tâches dans une application partagée

32




ELECANA2

Systèmes Elec. & Fonctions Analogiques PLL, Alimentation DC-DC, Conversion A/N

Intro à la conception de circuits analogiques

FPGA1

Systèmes Programmables VHDL, FPGA, conception d’IP, Intro au codesign

33




PERI

Gestion des Périphériques Drivers de périphériques sous Linux (USB)

Réalisation HW/SW d'un système embarqué à base de µC (lecteur MP3, réseau de capteurs)

PROJET

34




AR

Algorithmique Répartie VHDL, FPGA, conception d’IP, Intro au codesign

COMNUM

Communications Numériques Drivers de périphériques sous Linux (USB)

35




PN

Programmation au Cœur du Noyau Linux dde

SPECIF

Spécification des Sytèmes eddede

36


M2 SESI

1er Semestre

Approfondissements Modélisation des systèmes embarqués sur puce

Architecture et OS des systèmes multiprocesseurs

Systèmes numériques programmables (FPGA)

Conception de circuit analogique, numérique et mixte

2ème Semestre

Stage

En entreprise ou en Laboratoire

37


M2 – 1er Semestre

5 UE à choisir parmi(MASSOC obligatoire)

Descriptifs succincts: Slides suivants

Pour plus d’information: Voir le site web




MASSOCModélisation, analyse et simu

des systèmes embarqués

ARCHI3Architectures

hautes performances

ARCHI4Architectures

massivement multicœurs

CBISConso, bruit &

intégrité du signal

CCNConc. de circuit

pour les coms num.

ELECANA3 Circuits analogigues: méthodes de synthèse & outils

FPGA2Platform-based design & high level synthesis

OSEMOS et applis sur plates-formes embarquées et multi-cœurs

TASETechno et applis des systèmes embarqués

VLSI2Conception de circuits numériques avancée

38


UE M2 – 1er Semestre – 1/4

MASSOC (Obligatoire) Modélisation, Analyse et Simulation des Systèmes

Embarqués sur Puce Modélisation, simu. et vérification des systèmes embarqués. SystemC,

vérification formelle, modélisation des systèmes hétérogènes

ARCHI3 Architectures hautes performances

Spécificité de ces archi., archi. GPU, archi. de demain, Génération et optimisation de code pour les perfs et contraintes de l’embarqué

ARCHI4 Architectures massivement multi-cœurs

Archi à plusieurs milliers de cœurs, mémoire, cohérence caches, mémoire virtuelle, communications (network on chip), synchro, déploiement d'applications sur ces architectures

39



CBIS Consommation, bruit et intégrité du signal

Conso (estimation, gestion, optimisation). Bruit (origines, évaluation, conception faible bruit). Intégrité du signal (lignes de transmission, diaphonie, signaux parasites, CEM)

CCN Conception de circuits pour les communications num.

Récepteurs RF pour normes sans fil (2G,3G,4G, WiFi, Bluetooth). Intégration CMOS. Spécifications en bruit et en linéarité. LNA, Mélangeur, PLL, filtres, CAN.

ELECANA3 Circuits analogiques, méthodes de synthèse et outils

Méthodes et outils de conception analogique, technologies CMOS récentes, simulateur SPICE (fonctionnement), analyses des performances d'un circuit analogique.

40



FPGA2 Platform Based Design & High Level Synthesis

Systèmes programmables sur puce (SOPC), codesign HW/SW sur plate-forme FPGA, synthèse haut niveau

OSEM OS et applis sur plates-formes embarquées et multi-cœurs

Programmation d’applis pour systèmes Android, étude d’OS pour des plates-formes matérielles contraintes et multi-coeurs

TASE Technologie et Applications des Systèmes Embarqués

Problématiques industrielles en avionique, automobile, bionique. Systèmes MEMS. Formation à la recherche bibliographique

41



VLSI2 Conception de circuits numériques avancée

Réalisation d'un circuit VLSI complexe (MIPS32). Méthode et outils de conception des circuits numériques modernes. Techniques de réalisation qui permettent d'atteindre les objectifs de performance.

Des UE d’autres spécialités du Master Info sont également accessibles Spécialité SFPN

SCA: Attaques Side-Channel

Spécialité SAR

ASTRE: Applications et Systèmes Temps-Réel Embarqués

ARA: Algorithmique Répartie Avancée

…

Merci pour votre attention…

Documents

YSTEMES LECTRONIQUES S I - Notre offre de formation · Former des spécialistes de la conception de ... Exemple de sujets d’années précédentes Conception d’une carte de test