VHDL VHDL Lenguaje de Lenguaje de descripcidescripcin de hardwaren de hardware

VVery High Speed Integrated Circuitery High Speed Integrated CircuitHHardware ardware DDescription escription LLanguageanguage

La forma ms comn de describir un circuito

Representacin grfica (esquema)

Aparicin de las herramientas EDA(Electronic Design Automation)

Necesidad de disponer de una descripcin del circuito que permita intercambio de informacin estandarizada entre las diferentes herramientas que componen el ciclo de diseo

EDIF (Electronic Design InterchangeFormat)

Lenguajes Netlist

NetList Lenguaje de descripcin de hardware

*La popularizacin de la fabricacin de circuitos integrados (Fundiciones de Silicio)

*Los dispositivos de lgica programable

Necesidad de describir circuitos con alto grado de abstraccin. No slo desde la perspectiva estructural sino tambin funcional

VHDL

VHDL fue desarrollado como lenguaje de modelado y simulacin lgica de sistemas digitales. Actualmente tambin utilizado en la sntesis (implementacin) automatizada

Unidades Bsicas de diseo:

-)Entidad (entity)-) Arquitectura (architecture)

Interfase entidad

Estructura o comportamiento arquitectura

Nombre del dispositivo y sus puertos (entradas y salidas)

Comportamiento (funcionamiento)

Entidad y Arquitectura: 1er nivel de abstraccin

1. Una unidad hardware se visualiza como una caja negra

El interfaz de la caja negra estacompletamente definida.2. El interior esta oculto.En VHDL la caja negra sedenomina entidad Para describir su funcionamientose asocia una implementacinque se denomina arquitectura3. La ARCHITECTURE describe el

contenido del diseo.

entity And2 is -- Es un comentario Port ( Ent1 : in bit; Ent2 : in bit; Sal : out bit); end And2; -- Aqu comienza la arquitectura architecture Mi_compuer of And2 is begin Sal

Hacer visible bibliotecas

Operadores pre definidos en VHDL: Lgicos

De desplazamientos

Aritmticos

Relacionales

De concatenacin

ANDORNOR XORNOT

Lgicos

Seales

x2

x1

x3

Entidad

x4

Puertos

x4x2

x1

x3

x2

x1

x3 x4

Asignaciones concurrentes a seal

Asignaciones simples

s

Descripcin VHDL de un multiplexor 2:1

Descripcin VHDL de un multiplexor 4:1

Resultados de la simulacin

Mux4:1

00

10

11

01

Codificador hexadecimal-7 segmentos

En lgica combinacional no debe haber memoria implcita

La seal que est siendo asignada no debe intervenir en la asignacin. Ejemplos:a

Regla en la oficinaRegla en la oficinaSe toma cafSe toma caf cuando:cuando:

EstEst Norberto y ManuelNorberto y ManuelEstEst Norberto y Manuel noNorberto y Manuel noNo estNo estn ni Norberto ni Manueln ni Norberto ni ManuelCOMPLICADO !!COMPLICADO !!

CCmo podemos ordenar un poco esto?mo podemos ordenar un poco esto?

Vamos a establecer las siguientes Vamos a establecer las siguientes asociaciones:asociaciones:

Si Norberto est N = 1Si Manuel est M = 1Si se puede tomar caf C = 1

Hacemos una tablaNN MM CC11 11 1111 00 1100 00 1100 11 00

Variablesbinarias?

Est Norberto y Manuel

Est Norberto y Manuel no

No estn ni Norberto ni Manuel

VHDL Lenguaje de descripcin de hardwareRegla en la oficinaSe toma caf cuando:Vamos a establecer las siguientes asociaciones: