回路設計技術の最新動向

名倉 徹#,　池田 誠*,　浅田 邦博*

#東京大学大学院工学系研究科　　　　　 　*東京大学大規模集積システム設計教育研究センター (VDEC)

エレクトロニクス実装学術講演大会

実装技術者と回路設計技術者

• 実装技術者

– パッケージより上のレベルは分かるけど、トランジスタのことはよく分からん

– EMIのそもそもの原因はチップにあるんだから、な

んとかしてくれ

• 回路設計者

– ボードのことはよく分からん

– チップの電源ピンには(当然)理想電源が供給

– EMIって何？

– 信号線はRCで近似。伝送線路って何？

I/O設計者とEDA技術者

• I/O設計者– トランジスタ特性も伝送線路理論も知っている

– IBISモデルも知っている

– EMIも“なんとなく”知っている

– 最大の関心は高速・低ノイズ・低電力伝送とESD• EDA技術者

– 回路設計フローも知っているし、EMIの重要性も認識

– EMI解析ツールは存在するが、EMI低減ツールはまだ発展途上

– 物理を知らない数学屋が意外と多い

発表内容

• 最近のLSI回路の設計フロー

• シグナルインテグリティ

– 電源ノイズ

– 基板ノイズ

– クロストークノイズ

– クロックスキュー

• スタブを用いた電源安定化手法

• まとめ

設計フロー (RTL設計, 論理合成)<RTL記述> <ゲートレベル>

合成

ライブラリ

速度・面積消費電力

設計フロー (P&R, タイミング解析)• 配線遅延を考慮した配置・配線

シグナルインテグリティ

• 電源ノイズ

• 基板ノイズ

• クロストークノイズ

• クロックスキュー

電圧降下マップ

• 電圧降下による遅延増大によってタイミングエラーが起こる

杉山聡, 修士論文, 2002

電源ノイズ解析

• チップ全体のスイッチングをシミュレーション

• スイッチング電流を三角波でモデル化

• 電源線の寄生LCRを抽出し、F行列の演算か

ら伝達関数を高速に計算

杉山聡, 修士論文, 2002

電源ノイズ波形

• チップに流れ込む電流波形も解析可能

基板ノイズ解析

• 基板を通じてノイズが伝達する

• 特にデジタルノイズのアナログ回路への影響

M. Nagata, IEEE JSSC March 2001

LSI内部の配線構造

• ITRSによる2004予測

– ゲート長:90nm, Wiring pitch:210nm, A/R 1.7– Number of metal layer : 9– RC delay of 1mm line: 198ps

ITRS 2001

クロストークノイズ

• 遅延見積もり誤差

– タイミング安全係数の増大

– P&Rの最適化:スペースを考えた配線が必要

クロストークノイズ

• ロジックエラー– Aggressor/Victim 解析: バッファ回路の増大

– Synthesis/P&Rにおける直列接続トランジスタ数

の制限

同期回路とクロックスキュー

• 1クロック周期で演算を終了

• 各FFには同一タイミングのCLKが入力

• が、チップ全てのFFに同じタイミングのCLKを供給するのは困難 (クロックスキュー)

クロックスキューと準同期回路

• 意図的にスキューをコントロールして高速化を図る準同期回路

• スイッチングタイミングの分散化

K. Inoue, IEICE Fund. Nov. 1999

準同期回路によるdi/dt低減

• L(di/dt)によって電源ノイズ・基板ノイズが発

生する

• 準同期回路でチップ全体のトランジスタスイッチングを平均化し、di/dt を抑える

M. Badaroglu, IEEE DAC 2002

副作用としてのEMI解析・低減

• 電源ノイズ解析のための、チップレベルでの電流見積もり

• 高速化のための準同期回路　スイッチングタイミングの分散化 di/dt 低減

• 電源ノイズ・基板ノイズ低減のための準同期回路による di/dt 低減技術

　　　　　　　　EMIノイズ解析・低減

スタブ理論

• Z0, β, l, ZL 終端の伝送線路の入力インピーダンス :

• 開放終端の場合 (ZL=infty)

• スタブ長が信号波長の1/4 (βl=π/2) で, 減衰のない場合 (R=G=0)

スタブを用いた di/dt 低減手法

• Zstub = 0 C=infty と等価

• スタブを電源線に接続することでノイズ低減が可能である

T. Nakura, IEEE CICC2003

理想スタブの電圧波形

• 電圧の前進波と後進波が近端で打ち消しあう

スタブを用いた di/dt 低減手法

• Zstub = 0 C=infty と等価

• スタブを電源線に接続することでノイズ低減が可能である

抵抗の影響

• スタブの抵抗成分により、ノイズは完全には打ち消しあわない– 周回減衰係数 η =e-α2l

スタブ構造

• Ｈ社 0.18um 5M CMOS• 2.5GHz 動作 ＬＳＩ 向け

スタブ・同一面積デカップリング容量

スタブ入力インピーダンスvs周波数

Test Circuit

電源ノイズ波形

電源ノイズスペクトル

スタブ効果の将来予測

結論

• 現状のLSI回路設計フローを説明

• シグナルインテグリティが深刻化しつつある

• シグナルインテグリティ改善の施策がEMI削減につながっている

• スタブを用いることで、1.8V 2.5GHz テスト回路において、無付加に比べて48%、同一面積容量に比べて 26% の di/dt ノイズを削減することができた

• スタブ技術は、将来の高速動作LSIにおいて、より効果的であることを示した

Q&A

設計フロー (SI解析)• 電源IRドロップ

• クロストーク

• 基板ノイズ

回路設計における問題点

• EDAが対応しないと何もできない

• 解析方法は研究できる、最適化方針も示せるけど、その実現にはEDAが必要

• 主なEDAはアメリカ製

– 蜜に連絡をとりながら…　は難しい

基板ノイズ解析

M. Nagata, IEEE JSSC March 2001

スタブ設計

• スタブ長: 動作周波数波長の 1/4– スタブ入力インピーダンスは周波数依存を持つ

– 動作周波数が電源ノイズの主成分

• スタブ幅: ノイズ低減には広い方が望ましい

– 低抵抗, (大容量)

• 本研究の目的

– スタブと同一面積でカップリング容量とのノイズの差を明確にする

スタブ構造とZsub/Zcap

遠端での電圧振幅

• The voltage swing at far end is bigger

遠端電圧波形

遠端電圧のスペクトル

di/dt Detector 回路

• チップ内部で消費されるdi/dtを測定する

T. Nakura, IEEE ICMTS2004