TEMA 9. MEMORIAS SEMICONDUCTORAS

1Raúl Rengel Estévez: [email protected]

María Jesús Martín Martínez : [email protected]

TEMA 9. MEMORIAS TEMA 9. MEMORIAS SEMICONDUCTORASSEMICONDUCTORAS

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg



TEMA 9. MEMORIAS SEMICONDUCTORASTEMA 9. MEMORIAS SEMICONDUCTORAS

-- Introducción: conceptos básicosIntroducción: conceptos básicos

-- Memorias de acceso aleatorioMemorias de acceso aleatorio

Diagrama lógicoDiagrama lógico

Operaciones básicasOperaciones básicas

Estructuras y organizaciónEstructuras y organización

Expansión de memoriasExpansión de memorias

-- Memorias de acceso secuencialMemorias de acceso secuencial

OrganizaciónOrganización

TiposTipos




INTRODUCCIÓNINTRODUCCIÓN

Memoria: elemento fundamental de todo sistema microordenadorMemoria: elemento fundamental de todo sistema microordenador

AlmacenamientoAlmacenamiento

datosdatos

instrucciones de programainstrucciones de programa

variables de trabajo o datos de interés para el procesovariables de trabajo o datos de interés para el proceso

Unidad de memoria:Unidad de memoria: dispositivo electrónico capaz de almacenar dispositivo electrónico capaz de almacenar información, de modo que el elemento que se sirva de ella pueda información, de modo que el elemento que se sirva de ella pueda acceder a la información solicitada en cualquier momentoacceder a la información solicitada en cualquier momento

http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg




INTRODUCCIÓN: CONCEPTOS BÁSICOSINTRODUCCIÓN: CONCEPTOS BÁSICOS

Punto de memoriaPunto de memoria

Capacidad de la memoria : Capacidad de la memoria : NN

Organización: Organización: NN = m x = m x nn11

–– Palabra : mPalabra : m–– Longitud de la palabra: Longitud de la palabra: nn11

Selección o direccionamiento:Selección o direccionamiento:m= m= 22nn

22

Tiempo de accesoTiempo de acceso

Tasa de lectura y escrituraTasa de lectura y escritura

CaudalCaudal

::

8 bits

8 po

sicio

nes

Punto de memoria

8 x 8

16 p

osici

ones

4 bits

64 p

osici

ones

1 bit

16 x 4 64 x 1

::

8 bits

8 po

sicio

nes

Punto de memoria

8 x 8

16 p

osici

ones

4 bits

64 p

osici

ones

1 bit

16 x 4 64 x 1

Matriz de almacenamiento de 64 celdas (64 bits), organizada de tres formas diferentes: Matriz 8 X 8 (a),

matriz 16 X 4 (b) o Matriz de 64 X 1 (c).




Registros de operaciónRegistros de operación

Memoria principal (RAM y ROM)Memoria principal (RAM y ROM)

Memoria secundaria o auxiliarMemoria secundaria o auxiliar

JERARQUÍA DE MEMORIAS EN UN SISTEMA MICROORDENADORJERARQUÍA DE MEMORIAS EN UN SISTEMA MICROORDENADOR

INTRODUCCIÓN: CLASIFICACIÓN DE MEMORIASINTRODUCCIÓN: CLASIFICACIÓN DE MEMORIAS

VELOCIDADVELOCIDAD CAPACIDADCAPACIDAD

MáximaMáxima BajaBaja

AltaAlta MediaMedia--BajaBaja

BajaBaja Muy AltaMuy Alta




Dependiendo de la realización física de la celda de memoria:Dependiendo de la realización física de la celda de memoria:

Memorias estáticasMemorias estáticas

Acceso por impulsos eléctricos: Acceso por impulsos eléctricos: biestablesbiestables (RAM estáticas)(RAM estáticas)

Acceso por haces luminososAcceso por haces luminosos

Memorias dinámicasMemorias dinámicas

Información en movimiento: memorias CCDInformación en movimiento: memorias CCD

Soporte en movimiento: Cintas magnéticas y discosSoporte en movimiento: Cintas magnéticas y discos

DESDE EL PUNTO DE VISTA DE SU DESDE EL PUNTO DE VISTA DE SU FABRICACIÓNFABRICACIÓN






Memorias de acceso Memorias de acceso aleatorio, directo o selectivoaleatorio, directo o selectivo

El tiempo de acceso no depende de la localización de la celda dEl tiempo de acceso no depende de la localización de la celda de e memoria.memoria.

Memorias de acceso Memorias de acceso secuencialsecuencial o serieo serie

Se llega a la localización deseada a través de una secuencia queSe llega a la localización deseada a través de una secuencia quedepende de la posición de la misma.depende de la posición de la misma.

SEGÚN SEA EL TIPO DE SEGÚN SEA EL TIPO DE ACCESOACCESO A LA MEMORIAA LA MEMORIA












TiposTipos




MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: RandomRandom--AccessAccess--MemoryMemory

Tiempo de acceso independiente de la posiciónTiempo de acceso independiente de la posición

Bus de datos, bus de direcciones y bus de controlBus de datos, bus de direcciones y bus de control

Ejemplos bus de direccionesEjemplos bus de direcciones..

Diagrama lógico de memoria RAM

Memoria de acceso aleatorio

(RAM)

n2

1

1

Control de Lectura/escritura

Orden de ciclo

1Inhibición de

Lectura/escritura

Dirección

n1

n1

Salida de información

Entrada de información

D. Pardo, et al. 2006




MEMORIAS DE ACCESO ALEATORIOMEMORIAS DE ACCESO ALEATORIO

Ejemplo de operación de Ejemplo de operación de lecturalectura::1. Código binario del registro de direcciones al bus de direccio1. Código binario del registro de direcciones al bus de direccionesnes

-- Decodificación de ese códigoDecodificación de ese código2. Orden de lectura2. Orden de lectura3. Copia del 3. Copia del bitbit (no destructiva) se carga al registro de datos(no destructiva) se carga al registro de datos

Floyd, T. 2000





Organización de la memoria: Organización de la memoria: 2D o lineal2D o lineal

--Un único decodificadorUn único decodificador

-- Terminales de salida del Terminales de salida del decodificador = decodificador = mm

Bit 1

Bit 2

Bit n1

Dec

odifi

cado

r

n2

Variables de dirección

Bit 1

Bit 2

Bit n1

Bit 1

Bit 2

Bit n1

1

i

2n2

Posición 2n2

Posición i

Posición 1

n1

n1

n1

Conjunto de células

Terminales de entrada o salida de información Control de

lectura/escritura






Organización de la memoria: Organización de la memoria: 3D 3D o por coincidenciao por coincidencia

-- 2 Decodificadores2 Decodificadores

y 2 n2/2

Bit 1

Bit n1

X 2 n2/2

Bit 1

Bit n1

n2/2

x1

xi

Posición 2n2

Posición 1

n1

Conjunto de células

Terminales de entrada o salida de información

Control de lectura/escritura

n2/2


y1

Dec

odifi

cado

r D

ecod

ifica

dor

Bit 1

Bit n1

Bit 1

Bit n1

Bit 1

Bit n1

Bit 1

Bit n1


S. Dormido, et al. 2000




Ejemplo organización Ejemplo organización 3D3D

Diagrama lógico y Configuración de la matriz de memoria SRAM de 32 K x 8.

NOTA: El bus de datos tiene bufferstriestado (permiten que las líneas de datos actúen como entrada y como

salida)

NOTA: tenemos tres líneas de control activas por bajo: CS (chip select), WE

(write enable), OE (output enable)


Floyd, T. 2000





Ejemplo organización Ejemplo organización 3D3D

Diagrama de bloques 3D de la memoria SRAM de 32 K x 8.

NOTA: los decodificadores van dentro de la pastilla de memoria

215 (32K) líneas de dirección:

•8 líneas van al decodificador de filas: 256 filas

•7 líneas van al decodificador de columnas: 128.

Floyd, T. 2000




EJEMPLOS PRÁCTICOSEJEMPLOS PRÁCTICOS

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

64Kb 8Kx8 Static RAM CY7C185-20PXC

















Memorias Memorias activasactivas: atendiendo a la forma de realizar la lectura y la : atendiendo a la forma de realizar la lectura y la escritura:escritura:

Escritura y lectura no simultáneasEscritura y lectura no simultáneas


(RAM)

n2

1

1

Control de Lectura/escritura

Orden de ciclo

1Inhibición de

Lectura/escritura

Dirección

n1

n1








Memorias Memorias activasactivas::

Escritura y lectura simultáneas: necesita dos buses de direccioEscritura y lectura simultáneas: necesita dos buses de direccionesnes

La gran complejidad de la realización física hace que sólo exisLa gran complejidad de la realización física hace que sólo existan en circuitos tan en circuitos de pequeña capacidad: almacenamiento de resultados en de pequeña capacidad: almacenamiento de resultados en ALUsALUs


(RAM)

n2

1

1

Dirección de escritura

n1

n1



Control de escritura

n2

Dirección de lectura

Control de lectura






Memorias Memorias activasactivas::

Escritura y lectura de acceso múltipleEscritura y lectura de acceso múltiple

Dos buses de datos (A y B) y dos buses de direcciones (A y B), Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los de los cuales el B sólo se puede utilizar para lectura.cuales el B sólo se puede utilizar para lectura.


(RAM) n2

n2

1

Dirección A n1

n1

Control de lectura B 1

Dirección B

Control de lectura A

Salida A

n1

Salida B

Entrada A

1Control de escritura A





MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: CLASIFICACIÓNCLASIFICACIÓN

El parámetro “El parámetro “permanenciapermanencia” o “” o “persistenciapersistencia” de la información, que se ” de la información, que se mide de forma cualitativa por la mide de forma cualitativa por la diferencia entre el tiempo de lectura y diferencia entre el tiempo de lectura y escritura,escritura, permite clasificar las memorias de acceso aleatorio en:permite clasificar las memorias de acceso aleatorio en:

Memorias Memorias activasactivas ((RAMRAM): tiempos R/W del mismo orden de ): tiempos R/W del mismo orden de magnitud. magnitud.

Volátiles: Volátiles: la información desaparece con la tensión de la información desaparece con la tensión de alimentaciónalimentación

Dependiendo del tipo de celda, se dividen en Dependiendo del tipo de celda, se dividen en

RAM ESTATICARAM ESTATICA: SRAM: SRAM

RAM DINAMICARAM DINAMICA: DRAM: DRAM

Memorias Memorias pasivaspasivas ((ROMROM): tiempos W mucho mayores ): tiempos W mucho mayores

No volátilesNo volátiles

PERSISTENCIAPERSISTENCIA DE LA INFORMACIÓNDE LA INFORMACIÓN



RAM RAM ESTATICA ESTATICA SRAM (Static Random Access Memory)

Se compone de celdas formadas por flip-flops (biestables) construidos generalmente con transistores MOSFET.

Mantiene los datos siempre y cuando esté alimentada.


EJEMPLOS DE PUNTOS DE MEMORIAEJEMPLOS DE PUNTOS DE MEMORIA

VDD

Línea de selección

T3 T4

T2T1

T6T5

I I

QQ

a)

VDD


T3 T4

T2T1

T6T5

I I

QQ

a)Célula de memoria RAM estática





EJEMPLOS DE PUNTOS DE MEMORIAEJEMPLOS DE PUNTOS DE MEMORIA

RAM RAM DINAMICA DINAMICA DRAM (Dinamic Random Access Memory)

Se compone de celdas de memoria construidas con condensadores.

Las celdas de memoria son de fabricación más sencillas en comparación a las SRAM, lo cual permite construir memorias de gran capacidad.

http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif




•La velocidad de acceso es bajar. •Necesita recargar de la información (refrescar) almacenada para retenerla. •Diseño complejo.

•Mayor densidad y capacidad. •Menor costo por bit. •Menor consumo de potencia.

DRAM

•Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. •Mayor costo por bit.•Mayor consumo de Potencia.

•La velocidad de acceso es alta. •Para retener los datos solo necesita estar polarizada. •Son mas fáciles de diseñar.

SRAM

DesventajasVentajasMemoria

Debido al alto coste de fabricación de la SRAM y a su alta velocidad, su uso más común está en la memoria caché de los ordenadores.





Memorias Memorias pasivaspasivas (no volátiles):(no volátiles):

Memorias totalmente pasivas (Memorias totalmente pasivas (ReadRead OnlyOnly MemoryMemory, , ROMROM))--La escritura se realiza en el proceso de fabricaciónLa escritura se realiza en el proceso de fabricación

Memorias pasivas Memorias pasivas programables (PROM)programables (PROM):: Solo lectura (Solo lectura (ProgrammableProgrammable ReadRead OnlyOnly MemoryMemory, , PROMPROM))

--ÚnicoÚnico proceso de programación : proceso de programación : hilos fusibleshilos fusibles

Memorias pasivas programables (Memorias pasivas programables (ErasableErasable ProgrammableProgrammable ReadReadOnlyOnly MemoryMemory, , UVUV--EPROMEPROM))

-- Disposición Disposición circuitalcircuital especial y escritura con tensiones elevadasespecial y escritura con tensiones elevadas

Memorias programables de sólo lectura Memorias programables de sólo lectura borrablesborrables eléctricamente eléctricamente ((ElectricallyElectrically ErasableErasable ProgrammableProgrammable ReadRead OnlyOnly MemoryMemory, , EEPROMEEPROM))

Memorias Memorias FLASHFLASH



(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. )



Memorias programables de sólo lectura Memorias programables de sólo lectura borrablesborrables eléctricamente eléctricamente ((ElectricallyElectrically ErasableErasable ProgrammableProgrammable ReadRead OnlyOnly MemoryMemory, , EEPROMEEPROM))

http://en.wikipedia.org/wiki/File:Eprom.jpg



ANEXO: CÉLULAS DE MEMORIAANEXO: CÉLULAS DE MEMORIA

TIPOS DE CÉLULAS DE MEMORIA: TIPOS DE CÉLULAS DE MEMORIA: ROMROM

Matriz ROM de 16 x 8 bits

Celda de una ROM

Floyd, T. 2000

Floyd, T. 2000





Una memoria FLASHUna memoria FLASH

http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg












TiposTipos




BLOQUES FUNCIONALESBLOQUES FUNCIONALES

Integración de memorias en bloques de una cierta capacidadIntegración de memorias en bloques de una cierta capacidad

Combinación de bloques para lograr el número de posiciones y biCombinación de bloques para lograr el número de posiciones y bits ts de posición deseadode posición deseado

¿CÓMO COMBINAR LOS ¿CÓMO COMBINAR LOS BLOQUES?BLOQUES?

MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: expansión de memoriasexpansión de memorias

http://en.wikipedia.org/wiki/File:Pair32mbEDO-DRAMdimms.jpg




AUMENTAR EL NÚMERO DE BITS POR POSICIÓNAUMENTAR EL NÚMERO DE BITS POR POSICIÓN

n1


RAM

2n2 x n1

RAM

2n2 x n1

RAM

2n2 x n1

n2

n1

n1

n1


Inhibición de lectura/escritura



n1

n1






AUMENTAR EL NÚMERO DE BITS POR POSICIÓN: AUMENTAR EL NÚMERO DE BITS POR POSICIÓN: EjemploEjemplo

Utilización de dos memorias SRAM de 1 M X 4, para crear una SRAM de la misma capacidad y doble número de bits: 1 M X 8


Floyd, T. 2000




AUMENTAR EL AUMENTAR EL NÚMERO DE NÚMERO DE POSICIONESPOSICIONES

Utilización de dos memorias RAM de 524k X 4, para crear una RAM de 1 M X 4


Floyd, T. 2000




RAM

2n2 x n1

RAM

2n2 x n1

RAM

2n2 x n1

n2

n1


(bits menos significativos)

Inhibición de lectura/escritura



n1

Bloque 1

Bloque 2

Bloque2n'2

Decodificador

n'2 entre 2n'2

Variables de dirección (bits más significativos)

Entrada de inhibición


AUMENTAR EL AUMENTAR EL NÚMERO DE NÚMERO DE POSICIONESPOSICIONES






AUMENTAR EL NÚMERO DE POSICIONES Y EL NÚMERO DE BITS: AUMENTAR EL NÚMERO DE POSICIONES Y EL NÚMERO DE BITS: 1K x 81K x 8

RAM 1K

256 x 4

Variables de dirección (A0 a A7)

Decodificador2 entre 4


Entrada de inhibición

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

8

R/W

A8A9

4

4

Bus de entrada-salida de

información






MODULOS MODULOS SIMMSIMM y y DIMMDIMM

Tarjetas de circuito impreso donde se montan las Tarjetas de circuito impreso donde se montan las memorias con las conexiones a un terminal de bordememorias con las conexiones a un terminal de borde

Van insertadas en zócalosVan insertadas en zócalos

Módulos SIMM: Single InMódulos SIMM: Single In--lineline MemoryMemory ModuleModule

30 contactos (256kb, 1Mb,.., 16Mb) y 30 contactos (256kb, 1Mb,.., 16Mb) y nn11= 8 bits= 8 bits

72 contactos (1 Mb, 2Mb, …., 32 Mb, 64 Mb)72 contactos (1 Mb, 2Mb, …., 32 Mb, 64 Mb) y y nn22= 32 bits= 32 bits

Módulos DIMM: Dual InMódulos DIMM: Dual In--lineline MemoryMemory Module:Module:

64 bits y mayor capacidad64 bits y mayor capacidad

Contactos eléctricos separados en cada lado del Contactos eléctricos separados en cada lado del módulomódulo

MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: expansión de memoriasexpansión de memorias

http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg












TiposTipos




MEMORIAS DE ACCESO SECUENCIALMEMORIAS DE ACCESO SECUENCIAL

Órdenes dedesplazamiento

MEMORIASERIE Salidas de

informaciónEntradas deinformación

¡PERO TAMBIÉN ¡PERO TAMBIÉN MEMORIAS DE MEMORIAS DE

SEMICONDUCTOR!SEMICONDUCTOR!

Tiempo que tarda en leerse o grabarse una posición depende de su situación física en el interior de la memoria


http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg




MEMORIAS DE ACCESO SECUENCIAL: MEMORIAS DE ACCESO SECUENCIAL: ORGANIZACIÓN de la informaciónORGANIZACIÓN de la información

BitBit a a bitbit: :

Se colocan en serie las posiciones y los bits de cada posiciónSe colocan en serie las posiciones y los bits de cada posición

Único terminal de entrada y otro de salidaÚnico terminal de entrada y otro de salida

Terminal de control: desplazamientoTerminal de control: desplazamiento

Órdenes de desplazamiento

MEMORIA SERIE Salida de

informaciónEntrada de

información

1 1

Posición 1 Posición 2 Posición 2n2

Entrada Salida Bit 1

Bit 1

Bit 1

Bit n1

Bit n1

Bit n1






Posición a posiciónPosición a posición: Se colocan en serie las posiciones y los bits de : Se colocan en serie las posiciones y los bits de cada posición se colocan en paralelo.cada posición se colocan en paralelo.

Clasificación según las ordenes de W/R sobre el desplazamiento:Clasificación según las ordenes de W/R sobre el desplazamiento:

Registros de desplazamientoRegistros de desplazamiento

Memorias FIFOMemorias FIFO

Memorias LIFOMemorias LIFO

Órdenes de desplazamiento

MEMORIA SERIE Salidas de

información Entradas de información

n1 n1

nn11 memorias serie de un único memorias serie de un único terminal de entrada y otro de salida terminal de entrada y otro de salida colocadas en paralelo.colocadas en paralelo.






Registros de desplazamiento: Registros de desplazamiento: una orden R/W desplaza la información una orden R/W desplaza la información una posición en la memoriauna posición en la memoria

Estáticos: Estáticos:

-- Pueden anularse los pulsos de desplazamientoPueden anularse los pulsos de desplazamiento

-- Constituidos por Constituidos por biestablesbiestables síncronossíncronos y conectados en serie.y conectados en serie.

REGISTRO DE DESPLAZAMIENTO

DINÁMICO

n1 n1

ContadorGenerador de

impulsos

Dirección de memoria

n2

Dinámicos:Dinámicos:

-- Los impulsos no pueden Los impulsos no pueden anularse pues desaparece la anularse pues desaparece la información información recirculacirecirculacióón en el n en el interior del registrointerior del registro

-- Se necesita contador para Se necesita contador para leer/escribir en una posicileer/escribir en una posicióón de n de memoriamemoria

-- Células básicas sencillas Células básicas sencillas D. Pardo, et al. 2006





Memorias Memorias FIFOFIFO ((FirstFirst--InIn--FirstFirst--Out)Out)

Ejemplo de operaciones de Ejemplo de operaciones de lectura y escrituralectura y escritura



Pos.

2n2

Memoria vacía

Pos.3

Pos.2

Pos.1

I1

I1 I2

I1 I2 I3

I2 I3

1ª operación de escritura



1ª operación de lectura

I1

I1

I2

I3






Memorias Memorias FIFOFIFO ((FirstFirst--InIn--FirstFirst--Out)Out)

Floyd, T. 2000





Diferencias entre Diferencias entre registro de desplazamientoregistro de desplazamiento y memoria y memoria FIFOFIFO

Floyd, T. 2000





Memorias Memorias LIFOLIFO((LastLast--InIn--FirstFirst--Out)Out)

Entrada

Pos.

2n2

Memoria vacía

Pos.3

Pos.2

Pos.1




1ª operación de lectura

Salida

Entrada

Salida

I1

Entrada

Salida I2

I1

I2

I1

Entrada

Salida

I3

I3 I2 I1

Entrada

Salida

I2 I1

I3

Sección de la RAM se usa como Sección de la RAM se usa como pila (pila (StakStak) en la que no se ) en la que no se desplazan los registros sino que se desplazan los registros sino que se mueve el tope de pila: mueve el tope de pila: StackStack--PointerPointer





EN RESUMEN, EN UN PC TENEMOSEN RESUMEN, EN UN PC TENEMOS

CPU: Registros y caché (SRAM)CPU: Registros y caché (SRAM)

ROMROM

PRINCIPAL: RAM (DDR2 SDRAM)PRINCIPAL: RAM (DDR2 SDRAM)

SECUNDARIA: Disco DuroSECUNDARIA: Disco Duro





DRAM 16 Meg x 4 bit

http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf





DRAM 16 Meg x 4 bit





EJEMPLOS EJEMPLOS PRÁCTICOSPRÁCTICOS


UV EPROM 8 Kb x 8 bit




EJEMPLOS EJEMPLOS PRÁCTICOSPRÁCTICOS


UV EPROM 8 Kb x 8 bit



TEMA 9. Anexo: MEMORIAS TEMA 9. Anexo: MEMORIAS SEMICONDUCTORASSEMICONDUCTORAS




TIPOS DE CÉLULAS DE MEMORIATIPOS DE CÉLULAS DE MEMORIA

Células de memoria activasCélulas de memoria activas

Célula básica bipolar: se basa en la interconexión de dos inverCélula básica bipolar: se basa en la interconexión de dos inversores sores (circuito de Eccles(circuito de Eccles--Jordan). Configuración 2DJordan). Configuración 2D

VCC

L1

L2

E2E1

T1 T2 Q Q

R R



Línea de selección Control de

escritura

La línea de selección activa La línea de selección activa la salida de información, de la salida de información, de modo que el dígito almacenado modo que el dígito almacenado puede ser leídopuede ser leído

En escritura, se activan las En escritura, se activan las entradas de información y con entradas de información y con la línea de selección activa se la línea de selección activa se almacena el dígito elegido en almacena el dígito elegido en el circuitoel circuito






También puede realizarse con una configuración También puede realizarse con una configuración 221/21/2DD

VCC

T1 T2 ED

R R

Línea de datos

ED

X

Y

Línea de datos

A otras células

A otras células

EY EY'

EX' EX






Células de memoria activas Células de memoria activas

Células MOS estáticasCélulas MOS estáticas

VDD


T3 T4

T2T1

T6T5

I I

QQ

a)

VDD


T3 T4

T2T1

T6T5

I I

QQ

a)

La línea de selección actúa La línea de selección actúa de manera similar al caso de la de manera similar al caso de la célula bipolarcélula bipolar

Un “1” en dicha línea activa Un “1” en dicha línea activa la conducción en los la conducción en los transistores laterales y extrae transistores laterales y extrae la información hacia las líneas la información hacia las líneas de datosde datos




ANEXO: CÉLULAS DE MEMORIAANEXO: CÉLULAS DE MEMORIATIPOS DE CÉLULAS DE MEMORIATIPOS DE CÉLULAS DE MEMORIA

Células de memoria activas Células de memoria activas

Células MOS dinámicasCélulas MOS dinámicas

Requieren menos transistores que las estáticas Requieren menos transistores que las estáticas menos menos superficie y mayor capacidadsuperficie y mayor capacidad

La información se almacena en la capacidad puertaLa información se almacena en la capacidad puerta--fuente de los fuente de los transistores (C1 y C2 capacidades parásitas)transistores (C1 y C2 capacidades parásitas)

Es necesario refrescarlas (Es necesario refrescarlas (regrabadoregrabado) periódicamente ) periódicamente amplificador amplificador

D D

T6T5

T3T1


C1 C2

I T

Célula MOS dinámica

(3 transistores)

Selección de lectura



Selección de escritura

Señal de control

A

Célula MOS dinámica

(3 transistores)

Selección de lectura



Selección de escritura

Señal de control

AD. Pardo, et al. 2006






Células de memoria pasivas Células de memoria pasivas

Sólo pueden ser leídasSólo pueden ser leídas

Son no volátilesSon no volátiles

V+ V+ V+ V+

V+

Posición 1

Posición 2

Posición2n

Terminales de salida

Bit1

Bit4

n

Variables de

dirección

R1 R1 R1 R1

R2 R2 R2 R2

T T T T

x0

x2n-1

x1

Dec

odifi

cado

r

V+ V+ V+

V+ V+ V+

V+

Pueden ser también Pueden ser también realizadas con transistores realizadas con transistores MOSFET, eliminando aquellos MOSFET, eliminando aquellos en los que se quiera en los que se quiera almacenar un “1” lógico almacenar un “1” lógico (espesor de óxido mayor)(espesor de óxido mayor)

Las EPROM tienen un Las EPROM tienen un transistor adicional de puerta transistor adicional de puerta aislada, que si está cargado aislada, que si está cargado conduce (almacena un cero) y conduce (almacena un cero) y si no está en corte y si no está en corte y almacena un “1”almacena un “1”






Ejemplo EPROMEjemplo EPROM

TL

TC TC TC


Decodificador

Dec

odifi

cado

r

VDD


n/2 n/2

X0

Y0

X1

X2n/2 -1

Y2n/2 -1 Y1

TP TL TP TL TP

TL TP TL TP TL TP

TL TP TL TP TL TP






Memorias de acceso Memorias de acceso serieserie

Registros de Registros de desplazamiento estáticosdesplazamiento estáticos

J

K

T Q

Q'

R

S

J

K

T Q

Q'

R

S

J

K

T Q

Q'

R

S

Entradas en paralelo asíncronas

Salidas en paralelo

Entradas en serie

Salidas en serie

Impulsos de desplazamiento

D

T Q

Q'

D

T Q

Q'

D

T Q

Q'

Entrada en serie

D

T Q

Q'

Impulsos de desplazamiento Salida

en serie

Desplazamiento hacia Desplazamiento hacia la derechala derecha

Desplazamiento hacia Desplazamiento hacia la izquierdala izquierda





TIPOS DE CÉLULAS DE MEMORIA: RAM ESTATICA: TIPOS DE CÉLULAS DE MEMORIA: RAM ESTATICA: SRAMSRAM

Célula típica de almacenamiento de una RAM estática, que muestra

símbolos simplificados de transistor Matriz básica de la memoria SRAM

http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg

Floyd, T. 2000




TIPOS DE CÉLULASTIPOS DE CÉLULAS

DE MEMORIA:DE MEMORIA:

RAM DINAMICA: RAM DINAMICA: DRAMDRAM

Celda de una RAM dinámica MOS

Floyd, T. 2000

Floyd, T. 2000

Floyd, T. 2000



Proceso de escritura en una Celda de una RAM dinámica MOS

Proceso de lectura en una Celda de una RAM dinámica MOS

TIPOS DE CÉLULAS DE MEMORIA: TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: RAM DINAMICA: DRAMDRAM


http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png




TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: TIPOS DE CÉLULAS DE MEMORIA: RAM DINAMICA: DRAMDRAM

Diagrama de bloques de una RAM DINAMICA de 1 M x 1

Floyd, T. 2000




TIPOS DE CÉLULAS DE MEMORIA: TIPOS DE CÉLULAS DE MEMORIA: ROMROM

Matriz ROM de 16 x 8 bits

Celda de una ROM

Floyd, T. 2000

Floyd, T. 2000



Agradecimientos Daniel Pardo Collantes, Área de Electrónica, Departamento de Física Aplicada. Universidad de Salamanca.

Referencias Pardo Collantes, Daniel; Bailón Vega, Luís A., “Fundamentos de Electrónica Digital”.Universidad de Salamanca.

Ediciones Universidad de Salamanca. 2006. http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000) http://en.wikipedia.org/wiki/File:Eprom.jpg http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal

collection. ) http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf Dormido, Sebastián; Canto, Mª Antonia; Mira, José; Delgado, Ana E., “Estructura y tecnología de computadores”,

Ed. Sanz y Torres (2000) http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

Documents

TEMA 9. MEMORIAS SEMICONDUCTORAS