Embed Size (px)
Citation preview
1
信頼性維持の低コスト化を実現する信頼性維持の低コスト化を実現する
ディペンダブルディペンダブルLSILSI技術技術
２００２００７７年年１２１２月月１１日日
日本電気㈱日本電気㈱デバイスプラットフォーム研究所デバイスプラットフォーム研究所
水野水野 正之正之EE--mail: mail: [email protected]@bc.jp.nec.com
JSTJST--CRESTCREST研究領域研究領域『『ディペンダブルディペンダブルVLSIVLSIシステムの基盤技術システムの基盤技術』』平成平成1919年度ワークショップ年度ワークショップ
2
半導
体市
場規
模
年
PC
インターネット携帯端末
デジタル民生 「安全」
「安心」「健康」
さらに、「楽しさ」を提供「便利さ」を提供
LSIの故障は、安心・安全・健康に直接影響を与える
LSILSI市場のトレンド市場のトレンド
より生活に密着した“人を補佐・支援する”市場が拡大
人を補佐・支援
さらに、｢安心・安全・健康｣を提供
3
LSILSI技術の技術のトレンドトレンド微細化、大規模化により、
市場での不良率が増加傾向 （→ 信頼性維持が高コスト化）
欠陥原因の多様化、バラツキ増大
LSIの大規模化100
ゲー
ト数
(100万
個)
08 10 12 1404 060
25
50
75
年Ref. NEDO
100200
400
1000(=0.1%)
102040
607080859095
100
8050
85 90 100テストし尽せる割合(%)
（一定コスト内で実現できるテストの網羅率）
製造
工程
での
不良
率（歩
留ま
り）(%)
市場での不良品率（ppm）
トランジスタ
配線微小ゴミ微小ゴミ
ストレスストレスでこぼこでこぼこ
原子位置バラツキ
原子位置バラツキ
テスト困難
不良
増加
4
好き勝手に何でもソフトを追加してしまうと...
一方、ソフトの追加を制限してしまうと...
ウィルスまで混入して、ハングアップしちゃた...
私は新しい機能が使いたいのに...
ウィルスウィルスウィルス再インストール再インストール
インターネット
自由なインストールの制限自由なインストールの制限
インターネット
皆が使うソフト以外はダメ！
パソコンに例えると...※ ソフト＝アプリケーションソフトウェア
外部環境の外部環境のトレンドトレンド高性能化・オープン化の進展により多機能化と安全性の両立が困難
020406080100120140160180200
08.2
004
12.2
004
04.2
005
08.2
005
12.2
005
04.2
006
08.2
006
12.2
006
モバイルウィルス変異数(*)
(*) Source: Gostev, A. “Mobile Malware Evolution: An Overview” & “Kaspersky Security Bulletin 2006: Mobile malware”
急速
な増
加
5
ディペンダブルLSIを実現するために
DFY(Design for yield)
補正
構造の単純化
幅を広げる
自己修復設計 製造テスト &
ﾊﾞﾘﾃﾞｰｼｮﾝ
つくらないつくらない
ださないださない
へこたれないへこたれない
DFM(Design for
manufacturability)
研究開発領域は
この方向に拡大
出荷
DFT(Design fortestability) BIST
Scan
ECC andRedundancyfor memory
不良品を
不良品を本日御紹介する技術
①
②③
6
①①装置、セット品の動作マージンを知る技術装置、セット品の動作マージンを知る技術
温度や電源電圧を変えるなどの温度や電源電圧を変えるなどの
従来従来のバーイン検査ではのバーイン検査では到達できない到達できない品質保証を実現品質保証を実現
Shunichi Kaeriyama, Mikihiro Kajita, Masayuki Mizuno, “A 1-to-2GHz 4-Phase On-Chip Clock Generator with Timing-Margin Test Capability, ” ISSCC2007 digest of technical papers, pp. 174-175.
ださないださない
7
同期回路
同期回路
演算回路
クロック
データ出力
データ入力 この時間までにデータ
が届かないといけない
演算回路の遅延 マージン
実際のＬＳＩでは，ノイズなどの影響で演算回路の遅延がばらつく．
→遅延ばらつきを見越した適切なマージンの→遅延ばらつきを見越した適切なマージンの設定が高性能なＬＳＩ設計の鍵設定が高性能なＬＳＩ設計の鍵
電源ノイズ
温度変動
データ
クロック
データ入力
データ出力 データ
LSILSIの動作マージンとはの動作マージンとは??演算回路遅延がクロック信号の発振周期に
くらべてどれだけ速いか
←スタート
8
遅延
のば
らつ
き
LSI 小加工寸法
クロックジッタ
電源電圧変動
配線インダクタンス
ﾌﾟﾛｾｽばらつき
電源電圧変動
0 50 100 150 200 250 300 350–0.4
–0.2
0.0
0.2
0.4
0.6
アンダーシュート
0.25um 0.18um 0.10um
実際のＬＳＩ実際のＬＳＩのばらつきの大きさのばらつきの大きさ
ＣＡＤシミュレート可能範囲ＣＡＤシミュレート可能範囲
プロセス微細化・プロセス微細化・チップ大規模化にチップ大規模化に伴いギャップ拡大伴いギャップ拡大
従来の従来のシミュレーションだけではシミュレーションだけでは
遅延ばらつきを遅延ばらつきを正確に予測できない正確に予測できない
クロストーク
動作マージンの設計時予測の困難性動作マージンの設計時予測の困難性
微細化・大規模化により益々困難に
動作環境・実行プログラムに依存
9
Core1
Core2
クロックジッタ生成回路クロックジッタ生成回路
動作マージン観測用クロックジッタ生成技術動作マージン観測用クロックジッタ生成技術ＬＳＩ内コア間やＬＳＩ間の通信に影響を与えることなく
ＬＳＩ動作中に、クロック信号にジッタを入れる
Core1Core1ももCore2Core2もも同じ時間で同じ時間で
55サイクル分動作サイクル分動作
マージン測定が可能なマージン測定が可能な発振周波数が高いクロック信号発振周波数が高いクロック信号
同期を維持する同期を維持する発振周波数が低いクロック信号発振周波数が低いクロック信号
長い時間レンジで見るとCore1とCore2の発振周波数は同じ長い時間レンジで見るとCore1とCore2の発振周波数は同じ
短い時間レンジで見ると発振周波数が変わったように見える短い時間レンジで見ると発振周波数が変わったように見える
10
8
Registers
Phase codes
0°edge
180°
90°
270°
OUT0/180
OUT90/270
7
EdgeInterleaver
Phaseshifter
Phaseshifter
Phaseshifter
Phaseshifter
MU
X
8-ph
ase
cloc
k ge
n.IN0/180
IN90/270
EnablesDouble edgetiming control
Calculates properclock edge timings
Controller logicM
UX
(Optional)
クロックジッタ生成回路のブロック図クロックジッタ生成回路のブロック図
11
製造プロセス
電源電圧
消費電力
回路面積
入力クロック
90nm CMOS
1.2 [V]
40 [mW]
300[μm]×128[μm]
1.5GHz 4相
出力クロック 1GHz から 2GHz 4相
テストチップテストチップ
入力クロック信号(発振周波数は一定)
出力クロック信号(入力クロック信号を変えなくても，このような信号を出力可能)
動作マージン観測用クロックジッタ生成回路
動作マージン観測用クロックジッタ生成回路
12
T ≅ 760 ps
T ≅ 950 ps
動作マージン測定のための周期が短いクロック信号
同期を維持する発振周波数の低いクロック信号
テストチップの出力信号波形テストチップの出力信号波形1.25GHzのクロック信号にジッタを導入した結果
13
Output Clock Period [ns]
Jitte
r Am
plitu
de [p
s]
0
10
20
30
40
0.5 0.6 0.7 0.8 0.9 1
Jitter is mainly due to phase shifter nonlinearity and BW limitations.
-12-8-4048
12
0 64 128Phase Code
Tim
ing
Err
or [p
s]RJ <1 ps rms
Measured jitter vs. clock period(Generating 1G~2GHz from 1.5-GHz input)
Phase shifterlinearity error
Period jitter (DJ, p-p)Timing jitter (DJ, p-p)
Input clockT=666.7ps
11 ps p-p
Jitter due toBW limitations
出力クロック信号の性能出力クロック信号の性能
14
今回開発した技術がもたらす価値今回開発した技術がもたらす価値
観測機会の拡大
観測精度の向上
物理を見切る
これまでのこれまでの観測技術観測技術
動作マージン観測との協調技術
大多数の中での少数の価値の追求（顧客サイトでの観測）
品質を見切る品質を見切る(LSI(LSI動作品質動作品質
を把握を把握))（これまでの
直接観測不能だった）
・低コスト品質検査の実現・欠陥チップゼロの実現
設計 製造 テスト＆ﾊﾞﾘﾃﾞｰｼｮﾝ
((TakamiyaTakamiya et. al.,et. al.,VLSI VLSI sympsymp.. 2004)2004)
(Nose et. al.,(Nose et. al.,ISSCCISSCC 2006)2006)
大きな動きの中での小さな動きの価値の追従
（ディジタル世界でのアナログ的理解）
15
②② 経年変化による故障を事前検知、経年変化による故障を事前検知、
ロジックに冗長を導入し故障を回避ロジックに冗長を導入し故障を回避する技術する技術
Toru Nakura, Koichi Nose, Masayuki Mizuno, “Fine-Grain Redundant Logic Using Defect-Prediction Flip-Flops, ” ISSCC2007 digest of technical papers, pp. 402-403.
へこたれないへこたれない
16
従来の「へこたれない」技術従来の「へこたれない」技術
信頼性維持に多くの冗長回路が必要（高コスト化）
ＭＰＵ１ 多数決・故障検出
故障検出
２重化 ４重化
２倍以上
複数不良補償
継続正常動作
不良箇所特定
× ○ ○
△（２個目でＮＧ）×（故障検知のみ可能）
面積
×
３倍以上 ４倍以上
× ×
ＭＰＵ２
ＭＰＵ３
ＭＰＵ４
出力
入力
ＭＰＵ１
故障検出
ＭＰＵ２
ＭＰＵ３
出力入力
ＭＰＵ１
故障検出
ＭＰＵ２
出力入力
多数決・故障検出
故障検出
３重化
構成
出力
消費電力 ２倍以上 ３倍以上 ４倍以上
多数決による故障検知は高コスト多数決による故障検知は高コスト
△（３個目でＮＧ）
17
不良を予知する技術不良を予知する技術 の御紹介の御紹介
不良による遅延時間増加に着目し、『そろそろ危ない』を知る
(a):誤動作となるリミット(b):たとえば５分前チャイムに相当→ (a)と(b)で２度、演算信号を観測し結果を比較
結果が異なると「そろそろ危ない」と判断
回路の遅延時間
要求性能
実使
用時
間
そろそろ危ない
実使用時間
同期回路
同期回路
演算終了時間が徐々に遅くなる
クロック信号
演算信号
不良が序所に拡大する
(a)(b)
クロック信号
演算信号
演算終了演算開始
演算回路
故障
18
dela
y
QmQs
W
DmDs
M/S
sSW
LcDC
Q
LaDC
QLb
DC
Q
LdDC
QScanIn
CLK
a) system FF c) warning generation
d) main-sub state keeper/scan
b) delay for prediction
ScanEn
故障の事前検知可能ＦＦの回路図故障の事前検知可能ＦＦの回路図
19
細粒度分割・予測・切替細粒度分割・予測・切替
FF FFFFFF
故障の無いブロックでは、サブブロックは動作停止→ 無駄な動作電力を消費しない
② ｃ１に故障があるとｃ２の動作開始③ ｃ２からデータを得るように切り替え
③②
① 故障事前検知可能ＦＦ
a1a1
細粒度main/sub“set”
b1b1 c1c1 d1d1 e1e1
a2a2 b2b2 c2c2 d2d2 e2e2
20
実際の回路の分割方法実際の回路の分割方法故障事前検知可能ＦＦ（例えば下記の星印）に
演算結果を入力する演算回路群を分割単位とする
M
M
MS
MainSub
MS
M
MS
ＬＳＩ
分割単位
故障事前検知可能ＦＦ
演算回路
21
テストチップによる動作検証テストチップによる動作検証
動作中に２箇所が故障しても正常動作＆場所特定
0 100 200 300時間 [ns]
CLK
故障なし(正解)
故障あり冗長使用
故障あり冗長未使用
（御参照）
同じ
0 1時間 [us]
0.5
異なる
CLK動作モード波形
スキャンチェーンから得られる故障箇所情報
故障発生！ 正常動作
エラー
22
・故障の事前通知機能の実現・無駄な電力増なしで高信頼を実現
今回の技術が提供する価値今回の技術が提供する価値
要素
技術
例
対処レベル検出 訂正 修復
処理
の階
層
ソフトウェア
方式
回路パリティチェック
N重化
不良予知
ECC
仮想化
ウォッチドッグタイマ
Tr. レプリカモニター
マルチコア
不良が起こる前に予知
データマイニング
適材適所に要素技術を組み合わせることで低コスト・低電力に、ディペンダブルを実現
23
③③ CPUCPUの動的な振り分けによりの動的な振り分けにより
セキュアなシステムを実現する技術セキュアなシステムを実現する技術
Hiroaki Inoue, Akihisa Ikeno, Tsuyoshi Abe, Junji Sakai, and Masato Edahiro, “Dynamic Security Domain Scaling on Symmetric Multiprocessors for Future High-End Embedded Systems, ”CODES+ISSS 2007.
へこたれないへこたれない
24
(1) App.-level (3) CPU-level(2) OS-level
CPU CPU CPU
OS
Opendomain
App.App.
App.
App.
Base domain
Separation
App.
CPU CPU CPUVirtualization SW
Opendomain
App.App.
App.
App.
Base domain
Separation
App.
OS OS
CPU CPU CPU
OS OS
App.App.
App.
Opendomain
Base domain
Separation
App.
App.
２種類のアプリ実行での従来技術とその課題２種類のアプリ実行での従来技術とその課題多機能化と安全性の両立は困難
多機能化（演算性能）
安全性
25
注目技術
低電力技術「CPUホットプラグ技術」
CPU#0
アプリ
CPU#1 CPU#2 CPU#3
アプリ アプリ
基本ソフト群
CPU#0
アプリ
CPU#1 CPU#2 CPU#3
アプリ アプリ基本
ソフト群
CPU削除処理
CPU#0
アプリ
CPU#1 CPU#2 CPU#3
アプリ アプリ
基本ソフト群CPU#3を低電力モードへ
CPU追加処理
クロック停止
OS
OS
OS
26
解決技術
コンテキスト処理をCPUホットプラグに追加CPUホットプラグ処理の修正フロー
動的制御？
コンテキスト保存
新しいドメイン起動
Yes No
クロック停止（従来フロー）
“CPU Hot Remove”処理
“CPU Hot Add”処理
SMP OS
基本ソフト群
APAP
CPU#3CPU#2CPU#1CPU#0
SMP OS
基本ソフト群
APAP
CPU#3CPU#2CPU#1CPU#0
AMP OS
追加ソフト群
AP
SMP OS
基本ソフト群
APAP
CPU#3CPU#2CPU#1CPU#0
27
評価環境
ARM MPCoreを用いた基本実証
レイアウト
テストチップ
MPCore
CPU#0
CPU#1
CPU#2
CPU#3
評価ボード
SoC MPCore (MP11 x 4) @ 130nm
Cache I$:32KB, D$:32KB per CPU
Freq. ARM: 240MHz, Bus: 35MHz
28
非仮想化Linux
今回の技術
従来仮想化技術
SMP Linux SMP Linux
OS システムコール
(a) Process (b) Context switch
基本ドメイン
プロセスプロセス
基本ドメイン
LMbench： OS性能ベンチマーク
規格
化性
能
オーバヘッドは？
コンテキストスイッチ
時間
改善
?
CPU CPU CPU CPU CPU CPU CPU CPU
1
LMBenchによる性能オーバヘッド測定
性能オーバヘッド評価
29
0
0.2
0.4
0.6
0.8
1
null call
null I/O
stat open close
siginst
sighndl
forkproc
execproc
shproc
規格
化性
能
今回の技術 Xen UML
1.4 非仮想化Linux
従来
技術
より
改善
プロセスマイクロベンチでは、約0.3%性能オーバヘッド
性能オーバヘッド結果（1/2）
30
0
0.2
0.4
0.6
0.8
1
2p0K
2p16K
2p64K
8p16K
8p64K
16p16K
16p64K
規格
化性
能
1.4今回の技術 Xen UML
非仮想化Linux
従来
技術
より
改善
コンテキストスイッチマイクロベンチでは、約0.8%性能オーバヘッド
性能オーバヘッド結果（2/2）
31
