Badanie właściwości układów TTL17 października 2013

Kamil NowakAleksandra Mrowiec

Cel ćwiczeniaEmpiryczne zapoznanie się z zasadą działania bramek logicznych TTL.

Opis doświadczeniaPierwszym zadaniem było sprawdzenie poprawności działania bramki NAND TTL. Aby tego dokonać podłączyliśmy układ 1:

A następnie na wejściach bramki przykładaliśmy kolejno odpowiednie wartości logiczne (1 – 5V, 0 – masa). Z woltomierza odczytaliśmy wartości podane w tabeli 1. Wyniki potwierdziły poprawne działanie bramki.

Następnie mogliśmy zmontować kolejny układ (2):

Na jednym z wejść bramki jest cały czas logiczna 1, zaś drugie podłączone jest do zasilacza regulowanego, który daje napięcia od 0 do 5V. Woltomierze pozwalają na sprawdzanie napięć zarówno na wejściu, jak i wyjściu bramki. Wyniki zostały zebrane w tabeli 3 oraz zilustrowane na wykresie 1.

Strona 1

Badanie właściwości układów TTL17 października 2013

Ostatnim etapem było złożenie układu 3:

I podłączanie do niego kolejno oporników z płytki. Aby uzyskać stan wysoki na wyjściu, oba wejścia były podłączone do logicznego zera. Zmierzone zostały napięcie i natężenie na wyjściu z bramki dla każdego rezystora. Opór równy 0 uzyskaliśmy przez zetknięcie kabli w punkcie przeznaczonym dla rezystora, zaś nieskończony opór to wynik uniesienia końcówek przewodów w powietrzu. Wyniki zostały umieszczone w tabeli 2. Na ich podstawie powstał też wykres 2.

Tabele pomiarowe1. Sprawdzenie poprawności działania układu TTL.

Wejście 1

Wejście 2

U wyjścia [V]

0 0 4,420 1 4,411 0 4,411 1 0,168

2. Tabela pomiarowa napięcia (U) i natężenia (I) w zależności od zadanego oporu (R). Tabela pomiarowa do schematu 3.

R [Ω] I [μA] U [V]

∞ 0,0 4,410100000 42,1 4,12033000 115,3 3,78022000 164,5 3,60010000 349,2 3,5175600 618,0 3,4832200 1502,0 3,4261600 2990,0 3,403820 3678,0 3,334

Strona 2

Badanie właściwości układów TTL17 października 2013

470 6840,0 3,210270 10840,0 2,946100 21370,0 2,13451 29190,0 1,51027 35470,0 1,0000 46600,0 0,070

3. Tabela pomiarowa napięcia wyjścia (Uwyj) w zależności od zadanego napięcia wejścia (Uwej). Tabela pomiarowa do schematu 2.

U wejścia [V]U wyjścia [V]

0,223 4,3800,443 4,3610,585 4,3030,836 4,0171,032 3,7541,256 3,2131,458 1,1371,552 0,3141,756 0,2952,019 0,2772,58 0,259

2,976 0,2413,527 0,2234,13 0,206

Obliczenia

Marginesy zakłóceń dla stanu niskiego MZL oraz stany wysokiego MZH wyrażają się wzorami:M ZL=U IL−UOL [V ]M ZH=U IH−UOH [V ]

Gdzie:UI L – maksymalne napięcie wejściowe dla stanu niskiego,UOL – minimalne napięcie wejściowe dla stanu wysokiego,UOH, UOL – napięcia wyjścia odpowiadające stanom: wysokiemu i niskiemu.

Amplituda logiczna, która została przedstawiona na wykresie 1, wyraża się wzorem:AL=UOH−UOL [V ]

Strona 3

Badanie właściwości układów TTL17 października 2013

Korzystając ze wzorów oraz wykresu otrzymujemy następujące wartości:UI L ≈ 0,83 VUO L ≈ 0,325 VUI H ≈ 1,55 VUO H ≈ 4 VM ZL=U IL−UOL ≈ 0.83−0,325=0,505[V ]M ZH=∣U IH−UOH ∣≈ 4−1.55=2.45[V ] AL=UOH−UOL ≈ 4−0,325=3.675 [V ]

Rezystancje wyjściową wyliczamy korzystając (po przekształceniu) z wzoru prawa Ohma:

R=ΔUΔI

[ Ω ]

Wybieramy punkt pracy:IO = 21,37mA = 0,02AUO = 2,134 V

Dla tak wybranego punktu pracy rezystancja wyjściowa w stanie 1 wynosi:

R=ΔUΔI

=2,1340,021

=101.619 [Ω]

Prąd zwarcia bramki to 46,6mA.

Strona 4