Amorphous Silicon 박막트랜지스터의 Negative Bias Illumination Stress 하에서의 물리적 Parameter 기반 신뢰성 특성분석

정현광, 공동식, 김용식, 배민경, 김재형, 김우준, 허인석, 이재욱, 김윤혁, 전성우, 조춘형, 김동명, 김대환 a)

School of Electrical Engineering, Kookmin University, Seoul, 136-702, Korea a)drlife@kookmin.ac.kr

초록

본 논문에서는 비정질 실리콘 박막 트랜지스터의 광전압 스트레스에 따른 신뢰성의 원인을 각 물리적 메커니즘 분리를 통해 정량적으로 분석하였다. 전체적인 문턱전압 이동치 (DVT) 중에서 각각의 메커니즘이 차지하는 비율이 얼마나 차이가 나는지 상대적인 분석을 통해서 광전 신뢰성의 원인을 정량적으로 이해할 수 있음을 확인하였다. 결과적으로 photon 에너지가 subgap state 의 생성에 상관성이 있다라는 점, 전체 DVT 중 게이트 절연막에 trapping 되는 전하에 의한 성분 DVOX 가 차지하는 비율(DVOX /DVT)은 photon 에너지와 band offset 사이의 관계가 결정한다는 점 등을 도출할 수 있었다. 이러한 방법론은 차세대 대면적 고성능 AMLCD 기술을 위한 비정질 실리콘 박막 트랜지스터 개발방향을 올바르게 판단하고 체계적으로 설계하기 위한 도구로 유용할 것이다.

1. 서론

비정질 실리콘 박막 트랜지스터(Amorphous Silicon (a-Si) Thin-Film Transistor (TFT))는 그간 대면적 AMLCD backplane에 주요 소자로 활용되어 왔다. 그러나 긴 응용 역사에 비해 a-Si TFT 소자의 특성 및 신뢰성에 관한 정량적 분석 및 설계도구에 대한 연구는 그리 체계적이지 못하였다. 이에 비해, a-Si TFT를 활용한 display backplane에 있어 속도, 해상도, 대면적, 개구율, 색감 및 대비, 색 불량 및 색 빠짐 등 거의 모든 사양이 과거에 비해 높은 성능을 요구하고 있어, 설계 마진이 좁아지고 동작 시 발생하는 광전 신뢰성 열화 원인을 이해하는 것이 매우 중요하게 되었다. 따라서 a-Si TFT의 특성 및 신뢰성에 관한 정량적 분석 및 설계도구를 확립하고, 이를 이용하여 a-Si TFT의 특성 및 신뢰성을 분석하는 기술이 매우 시급히 요구된다. 본 논문에서는 선행연구를 통하여 개발한 subgap density-of-states (DOS) 추출법을 a-Si TFT에 적용함으로써 negative bias illumination stress (NBIS)하에서의 문턱전압 (VT) 불안정성 (instability)의 물리적 메커니즘에 대한 정량분석을 수행함으로써 전체적인 문턱전압 이동치 (DVT) 중에서 각각의 메커니즘이 차지하는 비율을 추출하였으며, 이 과정에서 photo-illumination에 사용된 photon의 에너지 (혹은 파장)의 효과를 함께 분석함으로써 제안된 분석법의 타당성을 함께 검증하였다. 2. 소자구조 및 측정조건

실험에 사용된 a-Si TFT 소자는 그림 1 과 같이 일반적으로 사용되는 back channel etched bottom gate 구조이며, glass 기판 위에 표준 5 mask 를 이용하여 제조하였다. Gate 제조에 있어 Ti/Cu(50/300 nm) 이중 층을, gate insulator 로 SiNx(450 nm)를, TFT active layer 로 a-Si thin-film(120 nm)을 각각 sputter, PECVD, sputter 와 photolithography 를 이용하여 제작하였다. Source/drain 전극 형성 전, 50 nm 의 a-Si layer 를 n+로 도핑하여 ohmic contact 특성을 구현하였다. Source/drain 으로는 Ti/Cu(20/300 nm)을 sputter 공정을 통해 형성하였고, passivation layer 로는 SiNx(100 nm)가 PECVD 를 통해 증착되었다.

전기적 측정 측정에 사용된 장비는 Agilent 4156C Semiconductor Parameter Analyzer 와 HP 4284A High Precision LCR Meter 였으며, photo-illumination 을 위한 광소스는 단일파장(l=1306 nm, Eph=0.948 eV, optical power Popt=760 μW)과 commercial backlight unit (leff=513 nm,

Eph,eff=2.42 eV, photo intensity=3,000 nit) 두 가지 경우를 각각 사용하였다. NBIS 조건은 VG=-20 V, VD=10 V 이며, backlight 는 TFT 의 아래에서, 단일파장은 TFT 의 위에서 각각 빛을 조사하였다. 그림 2 는 열평형 상태 및 NBIS 조건에서의 a-Si TFT 의 에너지밴드를 나타낸다. 단일파장의 경우, a-Si 에 비해 sub-bandgap 에 해당하여 band-to-band electron-hole generation 은 일어나지 않으며, band offset 을 고려했을 때 NBIS 시 gate 에서 gate oxide conduction band minimum (EC)로의 electron photo-excitation 과 a-Si valence band maximum (EV)에서 gate oxide EV 로의 hole photo-excitation 이 모두 무시할 만하다(그림 2(c)). 그러나 a-Si thin-film 내부의 subgap states 를 타고 일어나는 photo-induced electron-hole generation 은 여전히 존재할 수 있다. 반면, backlight 의 경우, a-Si 에 비해 above-bandgap 에 해당하여 band-to-band electron-hole generation이 일어나며, NBIS 시 gate 에서 gate oxide EC 로의 electron photo-excitation 과 a-Si EV 에서 gate oxide EV 로의 hole photo-excitation 이 모두 상당히 일어날 수 있다(그림 2(b)). 3. 결과 및 토의

측정된 a-Si TFT 의 transfer 특성곡선(IDS-VGS)의 NBIS time(tNBIS)에 따른 경향을 그림 3의 symbol에 나타내었다. 모두 IDS-VGS 곡선이 왼쪽으로 이동하고 있으나, 단일파장과 backlight 의 photo-intensity 가 다르기 때문에 NBIS-induced DVT 자체를 직접 비교하기는 어렵다. 그러나 본 연구의 주제가 NBIS-induced VT instability 메커니즘 자체를 정량분석하는 것이기 때문에 NBIS-induced DVT 에 영향을 미치는 요소들을 각각 정량적으로 분리하고자 하였다. 먼저 그림 4 와 같이 multi-frequency C-V method[1]를 이용하여 a-Si EC 근방의 acceptor-like DOS(gA(E))를 tNBIS 에 따라 추출하였다. NBIS 에 따른 gA(E)의 증가는 backlight 의 경우가 상대적으로 뚜렷하다. 따라서, gA(E) creation은 photon의 에너지가 클수록 큰 것을 알 수 있었다. 또한 generation-recombination current (IG-R) spectroscopy[2]와 DeAOTS(density-of-states based amorphous oxide TFT simulator) model[3]을 조합하여, subgap 전 영역의 DOS 와 interface states density (Dit(E))를 tNBIS 에 따라 그림 5 와 같이 추적하였다. 앞서 추출한 gA(E) 뿐만 아니라 a-Si EV 근처의 donor-like tail states (gTD(E))와 shallow donor states (gSD(E)), Dit(E) 등의 tNBIS-evolution 이 성공적으로 추출되었다. 더욱이 그림 5 의 DOS parameter 로부터 계산한 IDS-VGS 특성은 그림 3의 line에 model로 표시하였으며, 측정된 IDS-VGS 특성의 tNBIS 의존성을 매우 잘 재현함을 확인할 수 있다.

추출된 DOS 와 DeAOTS model 은 IDS-VGS 특성의 tNBIS-evolution 의 원인을 물리적 메커니즘 단위로 분리하는 것을 가능하게 해준다. 그림 6 은 그 결과를 보여준다. 여기서 NBIS-induced VT shift 전체 값(DVT)은 photo-generated hole 의 gate insulator 내부로의 charge trapping 에 의한 negative DVT 성분 (DVOX), shallow donor states creation 에 의한 negative DVT 성분 (DVND), gA(E) 증가에 따른 positive DVT 성분 (DVgA(E)), Dit(E) 증가에 따른 positive DVT 성분 (DVDitA(E))으로 각각 분리할 수 있다. tNBIS=500 sec 와 11,000 sec 후 각각의 분석 데이터를 보면, NBIS 에 따른 gA(E)와 Dit(E) 증가는 VT 와 subthreshold swing (SS)를 모두 증가시키지만, 그보다 훨씬 큰 DVOX 와 DVND 의 negative shift 에 의해 최종 VT 는 negative shift 하는 것을 알 수 있다. tNBIS=500

제19회 한국반도체학술대회

sec 후의 결과를 기준으로 비교해보면, backlight 의 경우 전체 DVT 중 gate insulator 에 trapping 되는 charge 에 의한 성분 DVOX 가 차지하는 비율(DVOX /DVT)은 173 %인 반면, 단일파장(l=1306 nm)의 빛을 조사한 경우 DVOX

/DVT=83.6 %였다. 이는 그림 2 의 에너지 밴드로부터 잘 설명된다. 단일파장의 경우에 비해 backlight illumination 경우는 a-Si 입장에서 above-bandgap 에 해당하기 때문에 band-to-band generation 이 일어나며 이렇게 generation 된 hole 은 gate insulator 내부로 trapping 되기 쉽다. 또한, NBIS 시 gate 에서 gate oxide EC 로의 electron photo-excitation 과 a-Si EV 에서 gate oxide EV 로의 hole photo-excitation 이 모두 상당히 일어날 수 있기 때문에 이러한 photo-excited charge injection 이 허용되지 않는 단일파장 경우에 비해 DVOX /DVT 값이 매우 크게 되는 것이다.

한편, shallow donor states creation 에 의한 성분 DVND 가 차지하는 비율(DVND /DVT)은 backlight-illumination 의 경우 194.8 %, 단일파장의 경우 56.4 %로 photon 의 에너지가 클수록 큼을 알 수 있었다.

4. 결론

본 논문에서는 선행연구를 통하여 개발한 subgap DOS 추출법을 a-Si TFT 에 적용함으로써, NBIS-induced DVT 의 물리적 메커니즘에 대한 정량분석을 수행하였다. 그 결과, 전체 DVT 중 각각의 메커니즘이 차지하는 비율을 추출할 수 있었으며, 이 과정에서 EC 근처 gA(E)의 증가와 DVND /DVT 비율은 photon 의 에너지가 증가할수록 커진다는 점, DVOX /DVT 비율은 photon 에너지와 band offset 사이의 관계가 결정한다는 점 등을 도출할 수 있었다.

차세대 대면적 고성능 AMLCD 응용을 위한 a-Si TFT 신뢰성 향상 및 이를 고려한 체계적인 설계에 있어, 제안된 model 및 방법론이 효과적으로 활용될 수 있을 것이다.

Acknowledgements This work was supported by the National Research Foundation (NRF) grant funded by the Korea government (MEST) (No. 2010-0013883 and 2009-0080344). References [1] S. Lee, et al., IEEE Electron Device Lett., vol. 31, no. 3, pp. 231-233,

2010 [2] M. Bae, et al., IEEE Electron Divece Lett., vol. 32, no. 9, pp.

1248-1250, 2011 [3] Y. W. Jeon, et al., IEEE Transactions on Electron Devices, vol. 57, no.

1, pp. 2988-3000, 2010

그림 1. 제작된 a-Si TFT 구조.

그림 2. 에너지 밴드 diagram. (a) 열평형 상태, (b) backlight, (c) λ=1306 nm.

그림 3. NBIS 시간에 따른 IDS-VGS 특성의 변화. (a) backlight, (b) λ=1306 nm.

그림 4. Multi-frequency C-V method를 통해 추출된 gA(E)의 tNBIS-evolution. (a) backlight, (b) λ=1306 nm.

그림 5. 추출된 subgap DOS 및 Dit의 tNBIS-evolution. (a) DOS under backlight illumination, (b) Dit under backlight illumination (c) DOS under λ=1306 nm, (d) Dit under λ=1306 nm.

그림 6. A-Si TFT의 NBIS-induce DVT의 메커니즘에 대한 정량분석. (a) backlight, (b) λ=1306 nm.

제19회 한국반도체학술대회