Exercitiul 2

Studiul în Spice al porții logice NAND realizată C-MOS. O poartă NAND (Not AND) este o celulă de bază în implementarea circuitelor integrate digitale. Implementarea ei cu tranzistoare MOS atât cu canal n cât și cu canal p (tehnologia MOS complementară sau c-MOS) se observă în figura de mai jos. La etajul superior avem 2 tranzistoare MOS cu canal p în paralel, iar la etajul inferior avem 2 tranzistoare MOS cu canal n plasate in serie. Cele 2 intrări ale porții NAND sunt pe porțile tranzistoarelor și sunt comandate de sursele de tensiune de tip PWL: V2 si V3.

Etape:

1) Adăugarea librăriei: Se dă click pe Add library și se adaugă biblioteca breakout.olb

2) Se vor folosi tranzistoarele MbreakP3 și MbreakN33) Se editează perechile de puncte pentru sursele PWL ca în figurile

următoare:click dreapta pe sursă -> More -> Edit source Component.

Pentru sursa V2

Pentru sursa V3

4) Se pornește simularea: Pspice -> New Simulation Profile . Apoi, se selectează Pspice ->Edit Simulation Profile.

5) Se poziționează un marker de tensiune ca în figura următoare, între etajul pMOS și cel nMOS:

6) Pspice ->Run și se vizualizează următoarele forme de undă pentru intrări și ieșire. Ieșirea este reprezentată de markerul poziționat anterior.

7) Se editează sursa V2 ca în figura următoare pentru a observa două tranziții ale ieșirii

8) Se observă ieșirea și curenții prin tranzistoare:

Se observă că, întradevăr, curentul prin tranzistoare este diferit de 0 doar în momentul comutării ieșirii din "0" logic în "1" logic, dar și din "1" logic în "0" logic.