Reti Logiche 1 - uniroma2.it · Analisi di Reti Sequenziali Passare dallo schema logico di una Rete Sequenziale alla descrizione del suo comportamento tramite ASF. 1) Assegnare i

Reti Logiche 1

Prof. B. Buttarazzi

A.A. 2009/2010

Reti Sequenziali

Sommario

• Analisi di Reti Sequenziali

• Sintesi di Reti Sequenziali

30/06/2010 Corso di Reti Logiche 2009/10 2

• Sintesi di Reti Sequenziali

• Esercizi

Analisi di Reti Sequenziali

Passare dallo schema logico di una Rete Sequenziale alla descrizione del suo comportamento tramite ASF.

1) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di


1) Assegnare i nomi alle variabili di ingresso (x) di uscita (z) e di stato (y).

2) Individuare le espressioni booleane che rappresentano le uscite (z) e le variabili di stato futuro (Y).

3) Costruzione della tabella di flusso.

4) Tracciamento e studio del diagramma degli stati.

Modello di Rete Sequenziale

x1

x2

z1

z2

z

Rete

Combinatoria

uscitaingresso


xn

zm

Y1

.

.

Yk

y1

.

.

yk

stato

futuro

stato

presente

Esercizio n.1Fare l’analisi della rete sequenziale mostrata in figura


Q

Clock

D00

Q

Q

D

Clock

1

1

1

Fare l’analisi della rete sequenziale mostrata in figura

Esercizio n.1


1) Assegnare i nomi alle variabili di ingresso

(x) di uscita (z) e di stato attuale (y) e

Futuro (Y).

2) Individuare le espressioni booleane che

rappresentano le uscite (z) e le variabili di

stato futuro (Y).

3) Costruire la tabella di flusso.

4) Tracciare e analizzare il diagramma degli

stati.

Q

Clock

D00

Q

Q

D

Clock

1

1

1


Esercizio n.1- Soluzione

Y0

Y1

y 0

x

y 1



(x) di uscita (z) e di stato attuale (y) e

futuro (Y).



stato futuro (Y).



stati.

Q

Clock

D00

Q

Q

D

Clock

1

1

1

y1


1011

0

)( yxyxyY

xY

++=

=


Y0

Y1

y 0

x

y 1



(x) di uscita (z) e di stato attuale (y) e futuro

(Y).


rappresentano le uscite (z) e le variabili

di stato futuro (Y).



stati.

Q

Clock

D00

Q

Q

D

Clock

1

1

1

y1


1011

0

)( yxyxyY

xY

++=

=


Y0

Y1

y 0

x

y 1



(x) di uscita (z) e di stato attuale (y) e futuro

(Y).



stato futuro (Y).



stati.

Q

Clock

D00

Q

Q

D

Clock

1

1

1

y1

Si tratta di una rete di MOORE con un ingresso e 2 FF quindi 4 stati.

Per vedere come si comporta genero l’automa corrispondente

x1 ingresso

y0 y1 indicano lo stato attuale

Y Y indicano lo stato futuro fzx1



Y0Y1 indicano lo stato futuro fz

fy

M1

Mp

x1

Y0

Y1

y0

y1

x y1 y0 Y1 Y0

000 01

001 01

010 111011

0

)( yxyxyY

xY

++=

=


Si tratta prima di ricavare la Tabella Caratteristica ovvero Y0 Y1 in funzione delle 3

variabili x y0y1 dalle equazioni booleane.

In questo caso si ottiene



010 11

011 01

100 10

101 10

110 00

111 00

x y1 y0 Y1 Y0

000 01

001 01

010 11



0 1

00y1y0

x

01 10


010 11

011 01

100 10

101 10

110 00

111 00

00 01 10

01 10

11 00

01 00

01

11

10

3) Tracciamento e analisi del diagramma degli stati.


0 1

00y1y0

x

01 10 0


00 01 10

01 10

11 00

01 00

01

11

10

00

10 11

01 0

0

0

1

11

1

0

x y1 y0 Y1 Y0

000 01

001 01

010 111011

0

)( yxyxyY

xY

++=

=

3) Tracciamento e analisi del diagramma degli stati.

Si tratta di ricavare Y0 Y1 in funzione delle 3 variabili x y0y1 dalle equazioni booleane.

In questo caso si ottiene



010 11

011 01

100 10

101 10

110 00

111 00

Esercizio n.2Data la rete sequenziale mostrata in figura caratterizzata

dalle funzioni:

1011

0

)( yxyxyY

xY

++=

=

Dire quale sequenza deve essere

Y0

Y1

y 0

x

y 1


Dire quale sequenza deve essere

applicata in ingresso (x) affinché la

rete giunga nello stato (Y0=Y1=1)

partendo dallo stato (Y0=Y1=0),

assumendo all’inizio x=0.

Q

Clock

D00

Q

Q

D

Clock

1

1

1

y1

Per rispondere alle domanda occorre fare l’analisi della

rete.

Esercizio n.2 - Soluzione


Fare l’analisi della rete significa determinare l’Automa.

In questo caso si ottiene:….

Per rispondere alle domanda occorre fare l’analisi della rete.

Fare l’analisi della rete significa determinare l’Automa.

In questo caso si ottiene:….


x


0 1

00y1y0

x

01 10

01 10

11 00

01 00

01

11

10

00

10 11

01 0

0

0

1

11

1

0

Dire quale sequenza deve

essere applicata a x affinché

la rete giunga nello stato

0 1

00y1y0

x

01 10

01 10

11 00

01 00

01

11

10



la rete giunga nello stato

(Y0=Y1=1) partendo dallo

stato (Y0=Y1=0), assumendo

all’inizio x=0.

La risposta è: 010

00

10 11

010

0

0

1

11

1

0

Passare da una descrizione a parole del funzionamento di

una macchina sequenziale alla Rete logica corrispondente.

Consiste nei seguenti passi:

Sintesi di Reti Sequenziali


Consiste nei seguenti passi:

1. Specifica dei requisiti

2. Progetto dell’ASF

3. Determinazione della tabella di flusso

(minimizzazione)

4. Determinazione delle Mappe di Karnaugh

(minimizzazione)

5. Realizzazione dello schema logico

Specifica dei requisiti




(minimizzazione)


(minimizzazione)


Il primo passo di specifica dei requisiti (che deve avere la rete) consiste

nella descrizione a parole di quello che si vuole ottenere dalla rete, dei

legami esistenti fra sequenze di uscita e sequenze in ingresso.

(minimizzazione)





(minimizzazione)


(minimizzazione)


Progetto dell’ASF


Dopo la prima fase di specifica dei requisiti si passa alla descrizione in maniera astratta ma significativa (attraverso l’automa a stati finiti) del funzionamento della rete sequenziale.

In tale fase viene prodotto il DIAGRAMMA DEGLI STATI (automa a stati finiti), la cui realizzazione dipende solitamente dall'abilità del progettista.

La costruzione del DIAGRAMMA DEGLI STATI ha come obiettivo l'introduzione degli stati interni.


x x




(minimizzazione)


(minimizzazione)


Determinazione della tabella di flusso


Per descrivere ulteriormente la

procedura di sintesi ci serviremo di

un esempio.

Immaginiamo di aver definito

l’ASF di seguito rappresentato,

già con gli stati α,β,γ codificati (per 3

stati bastano 2 FF ovvero 2 variabili di

stato).

00 01 11 10

00 00,1 01,0 00,1 11,0

01 00,1 01,1 00,1 01,0

11 00,1 11,0 11,1 11,0

10 - - - -

x1x2

y1y2

α=(00)

β=(01)

γ=(11)


x1 x2 ingresso

Z uscita


Si tratta di un Automa di Mealy corrisponde ad un modello del tipo

riportato in figura

Determinazione della tabella di flusso



Y1Y2 indicano lo stato futuro

fz

fy

M1

Mp

x1

x2

Z

Y1

Y2

y1

y2




(minimizzazione)


(minimizzazione)

5. Realizzazione dello schema logicox1x2

Determinazione delle Mappe K


Come si vede lo

stato è descritto da

2 FF, ovvero 2

variabili di stato

y1,y2

Stato Futuro, output prodotto

00 01 11 10

00 00,1 01,0 00,1 11,0

01 00,1 01,1 00,1 01,0

11 00,1 11,0 11,1 11,0

10 - - - -

α=(00)

β=(01)

γ=(11)

y1y2

Quindi dalla tabella di flusso si possono derivare 3 tabelle

00 01 11 10

x1x2

y1y2



00 00,1 01,0 00,1 11,0

01 00,1 01,1 00,1 01,0

11 00,1 11,0 11,1 11,0

10 - - - -

α=(00)

β=(01)

γ=(11)

Tabella n.1 che descrive la funzione Y1 stato futuro del FF-1

00 01 11 10

α=(00)

x1x2

y1y2



00 00,1 01,0 00,1 11,0

01 00,1 01,1 00,1 01,0

11 00,1 11,0 11,1 11,0

10 - - - -

α=(00)

β=(01)

γ=(11)


00 01 11 10

00 0 0 0 1α=(00)

x1x2

y1y2



00 0 0 0 1

01 0 0 0 0

11 0 1 1 1

10 - - - -

β=(01)

γ=(11)

Y1= x2y1 + x1y1 +2 x1x2’ y2’

00 01 11 10

00 00,1 01,0 00,1 11,0α=(00)




00 00,1 01,0 00,1 11,0

01 00,1 01,1 00,1 01,0

11 00,1 11,0 11,1 11,0

10 - - - -

β=(01)

γ=(11)

00 01 11 10

00 0 1 0 1α=(00)

x1x2

y1y2




00 0 1 0 1

01 0 1 0 1

11 0 1 1 1

10 - - - -

β=(01)

γ=(11)

Y2= x1’x2 + x1x2’+ x1 y1

00 01 11 10

00 00,1 01,0 00,1 11,0α=(00)

Tabella n.3 che descrive la funzione di uscita, Z



00 00,1 01,0 00,1 11,0

01 00,1 01,1 00,1 01,0

11 00,1 11,0 11,1 11,0

10 - - - -

α=(00)

β=(01)

γ=(11)

00 01 11 10

00 1 0 1 0α=(00)

x1x2

y1y2

Tabella n.3 che descrive la funzione di uscita, Z



00 1 0 1 0

01 1 1 1 0

11 1 0 1 0

10 - - - -

α=(00)

β=(01)

γ=(11)

Z= x1’x2’+ x1x2 + x2 y1’ y2




(minimizzazione)


(minimizzazione)

Realizzazione schema logico


Date le espressioni in forma minima:

Y1= x2y1 + x1y1 +2 x1x2’ y2’

Y2 = x1’x2 + x1x2’+ x1 y1

Z = x1’x2’+ x1x2 + x2 y1’ y2

si può con facilità disegnare lo schema logico del circuito sequenziale

associato:

(minimizzazione)


Per la sintesi della parte combinatoria del circuito sequenziale si può utilizzare un PLA.



Per la memorizzazione delle variabili di stato possono essere utilizzati dei FF-D.

Realizzazione schema logicoy1 y2 x2 x1


Y1= x2y1 + x1y1 + x1x2’ y2’

Y2 = x1’x2 + x1x2’+ x1 y1

Z=x1’x2’+ x1x2 + x2 y1’ y2

Y1 Y2 Z

x1 x2 ingresso

Z uscita



Y1

Y

2 Z



Y1Y2 indicano lo stato futuro

y1

y2

x2

x1

Sintesi di una Rete Sequenziale

Dato l’automa descritto dalla Tabella di flusso 1 fare la sintesi

della rete sequenziale corrispondente utilizzando un Latch SR.

(Traccia: utilizzare la funzione inversa indicata nella Tabella 2)

Esercizio n.3


Tabella 2

y Y S R

0 0 0 -

0 1 1 0

1 1 - 0

1 0 0 1

0 1

0

yx

1 0

0 11

Tabella 1

Si tratta di un automa di MOORE ad un solo ingresso (x) a 2 stati

(un solo elemento di memoria M1), quindi lo schema sarà del

tipo:



fy

M1

x

y Y

però trattandosi di un Latch SR lo schema potrebbe essere

E’ un Automa di MOORE ad un solo ingresso (x) e a 2 stati (un

solo Latch SR ), quindi si tratta di trovare lo schema di

connessione di x y y’ che determina i segnali S ed R in modo che

avvengano correttamente le transizioni di stato indicate

nell’automa dato.



nell’automa dato.

S

R

y

yo

Q

Q

fx

Schema per S ed R

S =…………

R = …………..



S

R

y

yo

Q

Q

fx

Infatti la Tabella 2 inversa indica per ogni possibile transizione di

stato la configurazione dei segnali SR da inviare in ingresso.

Partendo dalla tabella inversa possiamo risolvere il problema

facilmente.



Tabella 2

y Y S R

0 0 0 -

0 1 1 0

1 1 - 0

1 0 0 1

0 1

0

yx

1 0

0 11

Tabella 1

1) Partendo dalla tabella di flusso si vede che:

se x=0 e y=0 allora Y=1




Allora riscriviamo la tabella di flusso andando a mettere negli incroci



0 1

0

yx

01 00

10 111

Tabella 1

0 1

0

yx

1 0

0 11

Tabella 1

Allora riscriviamo la tabella di flusso andando a mettere negli incroci

(riga-colonna) non soloY (lo stato futuro) ma la coppia yY (stato

attuale stato futuro).

2) Sostituiamo nella Tabella di flusso alle coppie yY i valori SR

corrispondenti della Tabella inversa.

0 1

0

yx

01 00

10 111

Tabella 1



10 111

y Y S R

0 0 0 -

0 1 1 0

1 1 - 0

1 0 0 1

0 1

0

yx

01 00

10 111

Tabella 1…otteniamo

2) Sostituiamo nella Tabella di flusso alle coppie yY i valori SR

corrispondenti della Tabella inversa.



10 111

y Y S R

0 0 0 -

0 1 1 0

1 1 - 0

1 0 0 1

0 1

0

yx

10 0-

01 -01

Tabella 1’

1yx

Tabella 1’

…la tabella 1’ che ci indica le espressioni per S ed R



0 1

0

yx

10 0-

01 -01

SR

0 1

0

yx

10 0-

01 -01

Tabella 1’



0 1

0

yY

0 -

1 01

R=xy

0 1

0

yY

1 0

0 -1

S= xy

Da cui risulta il seguente schema:



S Q

R Q0

x

Riepilogo 1

• ANALISI RETI SEQUENZIALI:

passare dallo schema logico di una Rete Sequenziale alla

descrizione del suo comportamento tramite ASF

-assegnare i nomi alle variabili di ingresso (x) di uscita


-assegnare i nomi alle variabili di ingresso (x) di uscita

(z) e di stato (y)

-individuare le espressioni booleane che rappresentano le

uscite e le variabili di stato futuro

-costruzione della tabella di flusso

-tracciamento e studio del diagramma degli stati.

• SINTESI RETI SEQUENZIALI:

passare da una descrizione a parole del funzionamento di

una macchina sequenziale alla Rete logica corrispondente

Riepilogo 2


corrispondente

-specifica dei requisiti

-progetto dell’ASF

-determinazione della tabella di flusso (minimizzazione)

-determinazione delle Mappe di Karnaugh (minimizzazione)

-realizzazione dello schema logico

Documents

Reti Logiche 1 - uniroma2.it · Analisi di Reti Sequenziali Passare dallo schema logico di una Rete Sequenziale alla descrizione del suo comportamento tramite ASF. 1) Assegnare i