Upload
rivaldy-firmansyah
View
65
Download
8
Embed Size (px)
DESCRIPTION
kjdbcksjdbcjhsd
Citation preview
BUKU AJAR
RANGKAIAN DIGITAL
oleh :FERRY SATRIA, BSEE, MT.
JURUSAN TEKNOLOGI INFORMASIPOLITEKNIK INDRAMAYU
OKTOBER 2008
DAFTAR ISI
KATA PENGANTAR …………………………………………………………………………… iDAFTAR ISI …………………………………………………………………………………… ii
SISTEM BILANGAN DAN KODE................................................................................................1
A. SISTEM BILANGAN..............................................................................................................1B. SISTEM KODE......................................................................................................................3
GERBANG-GERBANG DASAR LOGIKA..................................................................................5
TEKNIK MINIMISASI...................................................................................................................9
1) TEOREMA ALJABAR BOOELAN.............................................................................................92) KARNAUGH MAP (K-MAP).................................................................................................113) DIAGRAM VENN..................................................................................................................124) DIAGRAM VEITH.................................................................................................................135) TEKNIK TABULASI QUINE MC CLUSKEY............................................................................13
TEKNIK IMPLEMENTASI.........................................................................................................15
1) SOP....................................................................................................................................162) POS....................................................................................................................................17
MULTIPLEXER DAN DEMULTIPLEXER..............................................................................18
A. MULTIPLEXER...................................................................................................................18B. DEMULTIPLEXER...............................................................................................................21
DECODER DAN ENCODER.......................................................................................................23
A. DECODER...........................................................................................................................23B. ENCODER...........................................................................................................................28
RANGKAIAN ARITMATIKA.....................................................................................................29
1) PENJUMLAHAN BINER (BINARY ADDER).........................................................................292) RANGKAIAN PENGURANG (SUBSTRACTOR).....................................................................333) RANGKAIAN PEMBANDING (COMPARATOR)...................................................................36
REGISTER.....................................................................................................................................41
FLIP FLOP.....................................................................................................................................42
1) R – S LATCH..................................................................................................................432) D FLIP FLOP (DATA/DELAY FLIP FLOP)...............................................................453) J – K FLIP-FLOP............................................................................................................45
COUNTER......................................................................................................................................47
1. ASYNCHRONOUS COUNTER..............................................................................................47UP COUNTER........................................................................................................................48DOWN COUNTER.................................................................................................................49UP/DOWN COUNTER...........................................................................................................51
2. Synchronous Counter............................................................................................................52
RANGKAIAN DIGITAL _____________
Sistem Bilangan dan Kode
A. Sistem Bilangan
1. Bilangan desimal yaitu sistem bilangan dengan basis 10 yang mempunyai 10
buah simbol, yaitu 0, 1, 2, …., 9
Contoh : bilangan (175)10 memiliki arti 1 x 102 + 7 x 101 + 5 x 100 = 175
Angka-angka penyusun bilangan desimal disebut digit.
2. Bilangan biner yaitu sistem bilangan dengan basis 2 dan hanya mempunyai dua
simbol, yaitu 1 dan 0. sistem bilangan biner lebih cocok digunakan pada
elektronika digital. Menunjukkan eksponen dengan basis 2 yaitu 20 = 1, 21= 2,
dst. Contoh : ( 1 0 1 1 )2 dalam bilangan desimal memiliki arti
MSB LSB
1 x 23 + 0 x 22 + 1 x 21 + 1 x 20 = 1110
setiap digit biner disebut bit, bit paling kanan disebut LSB ( Least Significant
Bit ). Bit paling kiri disebut MSB (Most Significant Bit) untuk bilangan biner
pecahan, bit MSB dimulai dari 2-1. contoh (0,11)2 = 1 x 2-1 + 1 x 2-2 = 0,75
3. Bilangan oktal yaitu bilangan dengan basis 8. dalam sistem ini digit yang
digunakan berjumlah 8 buah yakni ; 0,1,2,3,4,5,6, dan 7. kolom oktal pada
suatu bilangan menunjukkan eksponen dengan basis 8.
4. Bilangan heksadesimal yaitu bilangan dengan basis 16, dan mempunyai 16
simbol yang berbeda yakni ; 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E, dan F. contoh :
(AB5)16 = 10 x 162 + 11 x 161 + 5 x 160 = 2741
Konversi Sistem Biner, Oktal, dan Heksadesimal ke Sistem Desimal
Konversi biner ke desimal
Contoh : 1010011 = 83
Jika di depannya ada bit 0 maka dikali 2, jika ada bit 1 maka dikali 2 ditambah
1. seperti contoh di atas 1010 = 10 kemudian 10 x 2 = 20, (20 x 2) + 1 = 41,
(41 x 2) + 1 = 83
Jika bilangan binernya adalah pecahan, contoh ; 11011.101 = 27, 625
0,101 = 1 x 2-1 + 0 x 2-2 + 1 x 2-3 = 0,625
Konversi bilangan oktal ke desimal
Contoh : 758 = 7 x 81 + 5 x 80 = 61
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
1
RANGKAIAN DIGITAL _____________
Sama dengan konversi bilangan biner ke desimal hanya basisnya berbeda.
Konversi bilangan heksadesimal ke desimal
Contoh : B316 = 11 x 161 + 3 x 160 = 179
Konversi Sistem Bilangan Desimal ke Sistem Biner, Oktal dan Heksadesimal
Konversi desimal ke biner
Dengan cara pembagian, bilangan desimal yang akan diubah secara berturut-
turut dibagi 2, sisa pembagian akan bernilai 0 atau 1 yang akan membentuk
bilangan biner dengan sisa terakhir menunjukkan MSBnya. Contoh : 15
15 / 2 = 7 sisa 1 LSB
7 / 2 = 3 sisa 1
3 / 2 = 1 sisa 1
1 / 2 = 0 sisa 1 MSB
jika bilangan desimal ke biner, contoh : 0,75
0,75 x 2 = 1,5 0,5 x 2 = 1,0 jadi (0,75)10 = 0,11
Konversi sistem desimal ke oktal
Dengan metode bagi dan faktor pembaginya adalah 8. contoh : 75
75/8 = 9 sisa 3
9/8 = 1 sisa 1 jadi 7510 = (113)8
Konversi sistem desimal ke sistem heksadesimal
Dengan metode bagi 16 dan faktor pembaginya 16. pembagian ini dihentikan
jika hasil baginya lebih kecil dari 16. contoh : 74/16 = 4 sisa 10 = A jadi
7410 = 4A16
Konversi biner ke oktal
Dengan mengelompokkan bilangan biner menjadi kelompok 3 bit dimulai dari
LSB selanjutnya dikonversikan ke sistem oktal. Contoh : 10 100 = 248
2 4
Konversi sistem biner ke sistem heksadesimal
Dengan cara mengelompokkan bilangan biner menjadi kelompok 4 bit dimulai
dari LSB, selanjutnya dikonversikan ke sistem heksadesimal. Contoh :
1110 1000 = E816 = (232)10
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
2
RANGKAIAN DIGITAL _____________
B. Sistem Kode
Kode BCD
Kode BCD (Binary Coded Decimal) sering ditulis BCD 8421 menggunakan
kode biner 4 bit untuk mempresentasikan masing-masing digit desimal dari
suatu bilangan. Kode BCD berbeda dengan sistem biner. Contoh :
1910 = 100112 sistem biner
1910 = 0001 1001 BCD kode BCD
Kode Excess – 3 (XS – 3)
Masing-masing digit dari suatu bilangan desimal yang akan dikodekan dengan
XS-3, ditambah dengan 3 desimal, kemudian hasilnya dikonversikan seperti
cara pada konversi BCD. Contoh : 5 + 3 = 8 sistem desimal.
1000 sistem XS – 3
Kode Gray
Pada kode gray hanya ada 1 bit saja yang berubah jika setiap kali kode itu
berubah nilainya secara berurutan misalnya dari 12 ke 13
Konversi biner ke gray 4 bit :
B = 1100 = 12 B = 1101 = 13
G = 1010 B = 1011
MSB biner = MSB gray, jika di depan bit biner tersebut sama dengan bit biner
itu maka pada gray menjadi 0, namun jika berbeda di gray menjadi 1, seperti
contoh di atas.
Rangkaian konversi biner ke gray 4 bit :
G3 = B3 G2 = B3 B2
G1 = B2 B1 G0 = B1 B0
Rangkaian konversi gray ke biner 4 bit :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
3
RANGKAIAN DIGITAL _____________
B3 = G3
B2 = G2 B3
B1 = G1 B2
B0 = G0 B1
Konversi gray ke biner
G = 1010
B = 1100
Jika di depannya bertemu 0 pertahankan seperti digit sebelumya, jika bertemu 1
maka ubah dari digit sebelumnya. Seperti contoh di atas.
Kode ASCII (American Standard Code for Information Interchange)
Merupakan kode biner untuk mempresentasikan bilangan, huruf dan simbol,
sehingga disebut juga kode alfanumerik. Kode alfanumerik yang lain misalnya
EBCDIC (american Standard Coded Decimal Interchange Code).
Istilah-istilah :
Bit = binary digital = angka biner
Byte = kelompok 8 bit
Nibble = kelompok 4 bit
Word = umumnya 16 bit
Digit = angka
1 byte = 8 bit = 2 nibble
1 kbyte = 1 x 210 byte = 1024 byte
1 Mbyte = 1024 Kbyte = 220 byte = 1048576 byte
1 Gbyte = 1024 Mbyte = 1048576 Kbyte = 230 byte
1 Kbit = 128 byte
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
4
RANGKAIAN DIGITAL _____________
Gerbang-Gerbang Dasar Logika
Tabel kebenaran
Tabel kebenaran atau truth tabel merupakan tabel yang menunjukan pengaruh
pemberian level logika pada input suatu rangkaian logika terhadap keadaan
level logika outputnya. Dalam tabel itu ditampilkkan semua kemungkinan
pengaruh keadaan variabel input terhadap keadaan output rangkaian logika.
Contoh: tabel kebenaran dengan dua input.
input output
A B Y
0 0 …
0 1 …
1 0 …
1 1 …
Gerbang OR
didefinisikan sebagai gerbang logika yang memberikan keadaan logika 1 pada
outputnya, jika keadaan salah satu atau lebih inputnya berlogika 1.
Tabel kebenaran gerbang OR 2 input
input output
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Simbol gerbang OR 2 input
persamaan logika untuk gerbang OR 2 input
Y = A + B atau Y = A or B
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
5
RANGKAIAN DIGITAL _____________
Gerbang AND
Gerbang logika yang memberikan keadaan level logika 1 pada outputnya, jika
dan hanya jika semua keadaan inputnya berlevel logika 1.
Tabel kebenaran gerbang AND 2 input.
input output
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Simbol gerbang AND 2 input
persamaan logika untuk gerbang AND 2 input
Y = A . B atau Y = AB atau Y = A and B
Gerbang NOT
Merupakan suatu gerbang logika yang keadaan outputnya selalu kebalikan
dari inputnya. jadi gerbang NOT berfungsi sebagai inverter ( pembalik )
inputnya.
Tabel kebenaran gerbang NOT
Input Output
A Y
0 1
1 0
Simbol gerbang NOT
persamaan logika untuk gerbang NOT : Y= atau Y = not A
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
6
RANGKAIAN DIGITAL _____________
Gerbang NOR
Merupakan gerbang logika gabungan dari gerbang OR dan gerbang NOT.
Outputnya merupakan komplemen atau kebalikan dari gerbang OR, yaitu
memberikan keadaan level logika 0 pada outputnya, jika keadaan satu atau
lebih inputnya berlogika 1.
Tabel kebenaran gerbang NO R
input Output OR Output NOR
A B Y=A+B Y =
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0
Simbol gerbang NOR input:
persamaan logika untuk gerbang NOR
Y =
Gerbang NAND
Adalah gerbang logika yang didalamnya terdapat gabungan gerbang AND dan
NOT. Outputnya merupakan komplemen atau kebalikan dari gerbang AND,
yakni memberikan keadaan level logika 0 pada outputnya, jika dan hanya jika
keadaan inputnya berlogika 1.
Tabel kebenaran gerbang NAND 2 input
input Output AND Output NAND
A B AB Y =
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
7
RANGKAIAN DIGITAL _____________
Simbol gerbang NAND 2 input:
persamaan logika gerbang NAND:
Y =
Gerbang EX – OR
Didefinisikan sebagai gerbang logika yang memberikan keadaan level logika 1
pada outputnya, jika dan hanya jika salah satu keadaan inputnya berlevel
logika 1.
Tabel kebenaran gerbang EX – OR
input output
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Simbol gerbang EX – OR 2 input
persamaan logika gerbang EX – OR
F = atau F= A B
Gerbang EX – NOR
Merupakan kebalikan dari gerbang EX - OR, yaitu memberikan keadaan level
logika 1 pada outputnya, jika keadaan semua inputnya sama.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
8
RANGKAIAN DIGITAL _____________
input output
A B Y
0 0 1
0 1 0
1 0 0
1 1 1
Simbol gerbang EX – NOR 2 input
persamaan gerbang EX – NOR 2 input
F = atau F = +
Nama lain EX-NOR = (Coincidense Gate)
Teknik Minimisasi
Teknik mininmisasi digunakan untuk menyederhanakan rangkaian supaya
gerbang logika yang digunakan bisa lebih sedikit, sederhana, dan ekonomis.
Teknik penyederhanaan rangkaian logika ada beberapa cara, diantaranya :
1) Teorema Aljabar Booelan
Keluaran dari satu atau beberapa kombinasi beberapa buah gerbang dapat
dinyatakan dalam suatu teorema aljabar boolean. Teknik ini memanfaatkan
Aljabar Boolean dengan notasi-notasi khusus dan aturan-aturan yang berlaku
untuk elemen-elemen logika termasuk gerbang logika.
Postulat dan Dualitasnya Masing-Masing :
Postulat 1
- X + 0 = X ; X . 1 = X
- X . 0 = 0 ; X + 1 = 1
Postulat 2
- X + Y = Y + X
- X . Y = Y . X
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
9
RANGKAIAN DIGITAL _____________
Postulat 3
- X + ( Y . Z ) = ( X + Y ) ( X + Z )
- X . ( Y + Z ) = ( X . Y ) + ( X . Y )
Postulat 4
- X + ( Y + Z ) = ( X + Y ) + Z
- X . ( Y . Z ) = ( X . Y ) . Z
Postulat 5
- X + = 1
- X . = 0
Beberapa teorema aljabar Boolean;
a) Teorema Idempotency
o X + X = X
o X . X = X
b) Teorema Absorption
o X + XY = X
o X.(X + Y) = X
c) Teorema Identity
Jika X + Y = X, dan X.Y = X
Maka X = Y
d) Teorema Complement
Jika X + Y = 1, dan X.Y = 0
Maka X =
e) Teorema Involution
f) Teorema Van De Morgan
o F =
o F =
g) Teorema Elimination
o x +
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
10
RANGKAIAN DIGITAL _____________
o
h) Teorema Consensus
o
2) Karnaugh Map (K-Map)
Seperti yang telah disinggung diatas bahwa Aljabar Boolean dapat
digunakan untuk menyederhanakan persamaan logika. Tapi cara ini
menggunakan persamaan matematis yang cukup panjang. Cara lain yang lebih
mudah dan sederhana adalah dengan menggunakan Peta Karnaugh Map ( K –
Map ), persamaan akhir yang dihasilkan selalu merupakan persamaan yang
tersederhana.. Peta K – Map berupa table yang berisi semua kemungkinan dari
kombinasi yang ada sehingga jumlah kotak yang ada sebanyak 2n; dimana n =
jumlah bit dari bilangan biner. Misalkan untuk menyederhanakan persamaan ;
dapat diketahui dari persamaan bahwa jumlah
bit-nya ( n ) = 3, yaitu A, B, dan C. jadi jumlah kotak dari peta K – Map adalah
2n = 23 = 8 kotak.
Syarat-syarat dari pemetaan peta K – Map adalah sebagai berikut :
a) Kelompokkan kotak-kotak berlogik 1 yang bersebelahan, dengan anggota
sebanyak 2n yaitu 1,2,4,8,16,…..dan seterusnya, membentuk pola persegi
atau persegi panjang.
b) Jumlah anggota dalam suatu kelompok harus dibuat semaksimal mungkin,
dan jumlah grup (kelompok) harus dibuat seminimal mungkin.
c) Pengelompokkan dilakukan sampai seluruh kotak berlogik 1 tergabung
dalam pengelompokkan.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
11
RANGKAIAN DIGITAL _____________
Contoh K-map 3 variabel :
BC
A 00 01 11 10
0 0 1 3 2
1 4 5 7 6
Contoh K-map 4 variabel :
CD
AB 00 01 11 10
00 0 1 3 2
01 4 5 7 6
11 12 13 15 14
10 8 9 11 10
Contoh :
F =
BC
A 00 01 11 10
0 1 1 1 1
1 0 1 0 0
F = +
Persamaan output jadi lebih sederhana.
3) Diagram Venn:
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
12
RANGKAIAN DIGITAL _____________
4) Diagram veith :
5) Teknik tabulasi Quine Mc Cluskey
Tabulasi merupakan salah satu cara untuk menyederhanakan rangkaian logika,
cara ini melibatkan beberapa table yang mengelompokan masing-masing
bilangan logika.
Ketentuan dalam mengerjakan tabulasi Quine Mc Cluskey, diantaranya :
- Penggabungan dilakukan dengan yang terdekat
- Penggabungan dilakukan dimana baris yang berada di atas harus lebih
besar dari yang bawah.
- Selisih bernilai 2n
- Setelah tidak bisa digabungkan maka buatlah table Prime Implicant.
Misalkan untuk menyederhanakan persamaan logika F = F ( A,B,C ) =
m0 = 0 0 0 0 = 0 ( jumlah logic 1 )
m1 = 0 0 0 1 = 1
m3 = 0 0 1 1 = 2
m8 = 1 0 0 0 = 1
m11 = 1 0 1 1 = 3
m12 = 1 1 0 0 = 2
m13 = 1 1 0 1 = 3
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
13
RANGKAIAN DIGITAL _____________
Tabel 1 Tabel 2
Tabel Prime Implicant
PI 0 1 3 8 11 12 13
(0,1) V V 0 0 0 0 0
(0,8) V 0 0 V 0 0 0
(1,3) 0 V V 0 0 0 0
(8,12) 0 0 0 V 0 V 0
(3,11) 0 0 V 0 V 0 0
,13) 0 0 0 0 0 V V
Hasil _ _ _ _ V _ V
Jadi Hasil \ penyederhanaan dari persamaan diatas adalah :
ABCD
11 = 1 0 1 1
13 = 1 1 0 1
F = A C D + A B D = A D ( B + C )
Keterangan : Tabel 1 bilangan-bilangan logika dikelompokan.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
0
11,8
3,12
11,13
(0,1)…1
(0,8)…8
(1,3)…2
(8,12)…4
(3,11)…8
(12,13)…1
14
RANGKAIAN DIGITAL _____________
Teknik Implementasi
Implementasi merupakan suatu teknik untuk merealisasikan suatu persamaan
logika ke dalam bentuk rangkaian logika.
Keuntungan dari teknik implementasi :
Dari segi ekonomis kita dapat menggunakan sedikit komponen karena
rangkaian dapat lebih sederhana dengan keandalan dan kualitas yang sama
dengan rangkaian yang belum sederhananya.
Dengan menggunakan satu jenis gerbang logika (NAND atau NOR) kita dapat
mengimplementasikan rangkaian logika. Karena dari gerbang NAND atau
NOR dapat diperoleh fungsi AND; OR; EX-OR; EX-NOR dan NOT gate.
Dengan begitu rangkaian kita akan lebih ekonomis.
Rangkaian pengganti AND, OR dan NOT gate.
AND - Gate OR - Gate NOT - Gate
Penulisam persamaan logika outputnya ada dua bentuk yakni SOP (Sum of
Product) dan POS (Product of Sum).
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
15
RANGKAIAN DIGITAL _____________
1) SOP adalah bentuk persamaan yang melakukan operasi OR terhadap AND.
Persamaan outputnya merupakan penjumlahan dari beberapa suku. Masing-
masing suku dapat terdiri dari satu variabel atau terdiri dari hasil kali beberapa
variabel. Persamaan SOP terdiri dari suku-suku yang mempunyai level logika 1
pada outputnya. Pada bentuk SOP setiap sukunya dinamakan minterm,
disingkatnya dengan m(huruf kecil). Tanda sigma ∑ digunakan sebagai
operator-eperator penjumlahan(operasi logika OR). Contoh :
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0
F = + + atau f(A,B,C) = ∑ m (1,3,6) atau
f(A,B,C) = m1 + m3 + m6
F = + +
+ +
F = +
Persamaan dalam bentuk SOP dapat diimplementasikan hanya dengan
menggunakan gerbang-gerbang NAND. rangkaiannya menggunakan AND,
OR, dan NOT gate :
Rangkaiannya hanya menggunakan gerbang NAND :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
16
RANGKAIAN DIGITAL _____________
2) POS (Product of Sum): adalah bentuk persamaan yang melakukan operasi
AND terhadap OR. Persamaan outputnya merupakan perkalian beberapa suku,
masing-masing suku dapat merupakan suatu variabel tunggal atau
merupakan hasil penjumlahan beberapa variabel. Persamaan POS terdiri dari
suku-suku yang mempunyai level logika output nol. Pada bentuk POS setiap
suku dinamakan maxterm (M) tanda phi (π) digunakan sebagai pengganti
operator-operatr perkalian (operasi ogika AND). Contoh :
F = (A+B)·(A+ ) atau f (A,B,C) = M0 · M2 atau f (A,B,C) = π M (0,2)
setiap persamaan logika output yang berada dalam bentuk POS dapat langsung
diimplementasikan hanya dengan gerbang-gerbang NOR.
hanya menggunakan gerbang-gerbang NOR
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
17
RANGKAIAN DIGITAL _____________
Multiplexer dan Demultiplexer
A. Multiplexer
Merupakan rangkaian logika yang berfungsi memilih data yang ada pada
inputnya untuk disalurkan ke outputnya dengan bantuan sinyal pemilih atau
sinyal kontrol. Multiplexer disebut juga sebagai pemilih data, jumlah input
multiplexer adalah 2n ( n = 1,2,3,…) dengan merupakan jumlah bit sinyal
pemillih.
Rangkaian analogi untuk mengetahui cara kerja multiplexer :
Multiplexer dapat diumpamakan seperti saklar putar, dalam hal ini
pemindahan saklar dilakukan dengan memberikan sinyal pemilih. Untuk MUX
1 OF 2 pada gambar pemberian sinyal pemilih 0 (S=0) menyebabkan data pada
input 0 dipilih untuk disalurkan ke Y, demikian juga pemberian sinyal pemilih
1.
Multiplexer pada dasarnya adalah rangkaian logika berbentuk AND – OR atau
SOP.
MUX 1 0f 2
Simbolnya :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
18
RANGKAIAN DIGITAL _____________
tabel kebenarannya
S F
0 D0
1 D1
F = 0 + 1 jika S = 0 maka F = D0 ; S = 1 maka F = D1
Rangkaian dalamnya :
MUX 1 of 4
Simbolnya :
Tabel kebenaran MUX 1 of 4:
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
19
RANGKAIAN DIGITAL _____________
Pemilih output
S1 S0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
Y = 1 0 0 + 1 0 1 + 1 0 2 + 1 0 3
Rangkaian dalam MUX 1 of 4
Simbol MUX 1 of 8
Contoh :
f (R,S,T,U) = ∑ m (0,2,4,5,6,8,10,13). Dengan menggunakan1 of 8 MUX
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
20
RANGKAIAN DIGITAL _____________
R S T U F F(u)
0 0 00
1
1
0
0 0 10
1
1
0
0 1 00
1
1
11
0 1 10
1
1
0
1 0 00
1
1
0
1 0 10
1
1
0
1 1 00
1
0
1
1 1 10
1
0
00
B. Demultiplexer
Demultiplexer atau De-Mux sering disebut sebagai “distributor”
Simbol De-Mux 2 kanal 1 bit :
Rangkaian dalam De-Mux 2 kanal 1 bit :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
21
Rangkaiannya sebagai berikut
Persamaan outputnya : Y0 = Y1 =
Persamaan output :Y0 = 1 0XY1 = 1 0XY2 = 1 0X
Y3 = 0 1X
RANGKAIAN DIGITAL _____________
De-Mux 4 kanal 1 bitSimbolnya :
De-Mux 2 kanal 2 bit menggunakan 2 ( De-Mux 2 kanal 2 bit) :
Rangkaian dalamnya :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
22
Persamaan outputnya Y00 = I0
Y01 = I1
Y10 = I0
Y11 = I1
RANGKAIAN DIGITAL _____________
Decoder dan Encoder
A. Decoder
Decoder adalah suatu rangkaian logika yang berfungsi mengubah kode yang
lebih dikenal oleh mesin (machine) menjadi kode yang lebih di kenal oleh
manusia (human).
Simbol dari decoder 3 ke 8 jenis active high
Tabel Input-Output Decoder 3 ke 8 (active high)
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
23
RANGKAIAN DIGITAL _____________
INPUT OUTPUT
B2 B1 B0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
0 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0
Rangkaiannya : Persamaan outputnya :
Y0 =
Y1 = B0
Y2 = B1
Y3 = B1 B0
Y4 = B2
Y5 = B2 B0
Y6 = B2 B1 Y7 = B2 B1 B0
BCD to decimal decoder
Decoder ini berfungsi untuk mengubah kode BCD ke nilai
decimal
Tabel Input-Output BCD to Desimal Decoder (active high)
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
24
RANGKAIAN DIGITAL _____________
NO INPUT OUTPUT D C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y90 0 0 0 0 1 0 0 0 0 0 0 0 0 01 0 0 0 1 0 1 0 0 0 0 0 0 0 02 0 0 1 0 0 0 1 0 0 0 0 0 0 03 0 0 1 1 0 0 0 1 0 0 0 0 0 04 0 1 0 0 0 0 0 0 1 0 0 0 0 05 0 1 0 1 0 0 0 0 0 1 0 0 0 06 0 1 1 0 0 0 0 0 0 0 1 0 0 07 0 1 1 1 0 0 0 0 0 0 0 1 0 08 1 0 0 0 0 0 0 0 0 0 0 0 1 09 1 0 0 1 0 0 0 0 0 0 0 0 0 1
Don't care
1 0 1 0 0 0 0 0 0 0 0 0 0 01 0 1 1 0 0 0 0 0 0 0 0 0 01 1 0 0 0 0 0 0 0 0 0 0 0 01 1 0 1 0 0 0 0 0 0 0 0 0 01 1 1 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0 0 0 0
Pada table diatas terdapat keadaan don’t care(d) yaitu keadan untuk semua
kombinasi input yang tidak digunakan, karena bilangan decimal dari 0 s/d 9.
don’t care nya adalah : 1010 , 1011 , 1100 , 1101 , 1110 , 1111
Pada K-Map keadaan don’t care ini bebas bisa 1 atau 0 , menguntungkan asal
diatur sehingga persamaan outputnya sederhana dan lebih mudah.
K-Map Untuk persaman output YO:
BA DC 00 01 11 10
00 1 0 0 001 0 0 0 011 d d d d10 0 0 d d
Setelah menyelesaikan K-map untuk tiap output , maka diperoleh Persamaan
Output sebagai berikut :
Y0 = Y1 = A
Y2 = B
Y3 = BAY4 = C Y5 = C AY6 = CB
Y7 = CBAY8 = DY9 = DA
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
25
RANGKAIAN DIGITAL _____________
Decoder BCD ke 7 segment
Suatu input dari kode–kode bilangan biner dapat ditampilkan ke dalam bentuk
desimal dengan menggunakan decoder BCD to 7 segments.
Nilai bilangan desimal BCD pada input D, C, B & A akan diperagakan pada 7
segmen sesuai dengan pola angka – angka desimal ( dari 0 s/d 9 ).
Decoder BCD ada 2 macam, yaitu output dengan aktif level rendah ( 0 ) dan
output dengan level tinggi ( 1 ), sehingga dibutuhkan 7 segmen dengan
common yang berbeda. Untuk aktif level rendah ( 7447 ) menggunakan 7
segmen common anoda dan yang aktif level tinggi ( 7448 ) menggunakan 7
segmen common katoda.
Maksud 7 segmen common anoda adalah LED – LED pada 7 segmen itu
seluruh anodanya disatukan sebagai common. Sedangkan, katoda – katodanya
sebagai input a, b, c, d, e, f, dan g dan sebaliknya untuk 7 segmen common
katoda.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
a
b
c
d
e
f
g
330
330
330
330
330
330
330
a
b
c
d
e
f
g
7447input
LSB
MSB
A
B
C
D
+ 5 V
Common anoda
26
a
c
b
d
e
fg
RANGKAIAN DIGITAL _____________
BCD to 7 segments decoder (common anoda)
BA DC 00 01 11 10
00 0 1 0 001 1 0 0 011 d d d d10 0 0 d d
Ya = +C Yb = C A+CBPersamaan Output lainnya:
Yd = A+CBA+CYe = C +AYf = BA+ A+ BYg = +CBA
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
Desimal D C B A Ya Yb Yc Yd Ye Yf Yg
0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 1 1 0 0 1 1 1 1
2 0 0 1 0 0 0 1 0 0 1 0
3 0 0 1 1 0 0 0 0 1 1 0
4 0 1 0 0 1 0 0 1 1 0 0
5 0 1 0 1 0 1 0 0 1 0 0
6 0 1 1 0 0 1 0 0 0 0 0
7 0 1 1 1 0 0 0 1 1 1 1
8 1 0 0 0 0 0 0 0 0 0 0
9 1 0 0 1 0 0 0 0 1 0 0
Keadaan
Don’t
Care
1 0 1 0 1 1 1 0 0 1 0
1 0 1 1 1 1 0 0 1 1 0
1 1 0 0 1 0 1 1 1 0 0
1 1 0 1 0 1 1 0 1 0 0
1 1 1 0 1 1 1 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1
BA DC 00 01 11 10
00 0 0 0 001 0 1 0 111 d d d d10 0 0 d d
27
RANGKAIAN DIGITAL _____________
B. Encoder
Encoder adalah suatu rangkaian logika yang berfungsi untuk mengubah kode
yang lebih di kenal manusia menjadi kode yang lebih dikenal mesin.
a) Input aktif rendah, maksudnya encoder akan aktif dengan diberikan logik 0
pada inputnya. Sedang output aktif rendah maksudnya adalah keadaan/bilangan
biner yang muncul pada output encoder, komplemen 1 dari desimal input
binernya.Contoh :
Pada input diberikan bilangan desimal 9, yang muncul pada output encoder
0110, untuk menunjukkkan bilangan 9 maka output encoder harus dihubungkan
dengan katoda LED atau 7 segmen common anoda.
b) Untuk otuput encoder aktif tinggi, maksudnya keadaan/bilangan biner yang
muncul pada output encoder, bilangan yang sesuai dengan ekivalen biner dari
desimal input yang diberikan pada encoder.
Contoh :
Pada input diberikan bilangan 9, yang muncul pada output encoder 1001. Untuk
menunjukkan bilangan 9 maka output encoder harus dihubungkan dengan
anoda LED, sedangkan katoda LED dihubungkan ke ground.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
28
ENCODER
RANGKAIAN DIGITAL _____________
Rangkaian Aritmatika
1) Penjumlahan Biner (Binary Adder)
Binary adder merupakan rangkaian logika kombinasi yang berfungsi
melakukan operasi penjumlahan bilangan biner.
Rangkaian penjumlah :
- Half adder
- Full adder
- Serial adder
- Parallel adder
- Look a head carry adder (fast adder)
1. Half adder merupakan rangkaian penjumlah yang tidak menyertakan previous
carry.
fungsi half adder : suatu half adder dapat dipergunakan untuk menjumlahkan 2
bilangan biner 1 bit. Jika bilangan yang akan dijumlahkan lebih dari 1 bit
maka tidak dapat digunakan half adder.
Tabel kebenaran Half Adder
A B CO S
0 0 0 0
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
ENCODER
29
RANGKAIAN DIGITAL _____________
0 1 0 1
1 0 0 1
1 1 1 0
S = B + A = A B Co= AB
Yang di maksud carry dapat dilihat pada contoh di bawah ini :
0 0 1
+ 1 + 1, carry nya = 1
110
simbol half adder :
Ket : Output S = Sum C0 = Carry Out
2. Full adder adalah rangkaian penjumlah yang menyertakan previous carry pada
inputnya.
Tabel kebenaran Full adder
ABC
i
n
C
o
S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
30
Rangkaian dalam half
adder :
RANGKAIAN DIGITAL _____________
Cin = carry nput
Persamaan outputnya :
S = Cin + + Cin
( Cin + B Cin ) + A ( + B Cin )
( B Cin ) + A ( ) =
Co = B Cin + Cin + + Cin
Cin ( + ) + ( + Cin )
Cin ( ) + AB
Rangkaian dalamnya :
simbolnya :
Cin = carry input
Membentuk full adder dari 2 half adder :
Rangkaian untuk menjumlahkan 2 bilangan biner 3 bit :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
31
RANGKAIAN DIGITAL _____________
Misalnya :
A = 101B = 110 +
1100
Rangkaiannya seperti di bawah ini :
BCD adder
Pemberian aturan koreksi :
Faktor koreksi 6 dapat diberikan jika hasil penjumlahan
- Lebih dari 9, atau
- Pada posisi tersebut (MSB) dihasilkan carry
Contoh: 438 = 0100 0011 1000199 = 0001 1001 1001 +
637 = 0101 1101 0001 faktor koreksi = 0000 0110 0110 + 0110 0011 0111 6 3 7
FK = S3S1 + S3S2 = S3 (S1 + S2) FK = faktor koreksi
FK’ = Co3 + FK
FK’ = 1 → faktor koreksi = 0110
= 0 → faktor koreksi = 0000
Berikut ini adalah rangkaian yang menjumlahkan 2 bilangan BCD 1 digit:
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
32
RANGKAIAN DIGITAL _____________
2) Rangkaian Pengurang (Substractor)
Rangkaian pengurang terdiri dari :
o Half subtractor (HS).
o Full subtractor (FS).
o Serial subtractor.
o Parallel subtractor.
Half subtractor (HS)
Pada half subtractor kita hanya bias memasukan dua input
saja. Oleh karena itu, maka half subtractor hanya bias
digunakan untuk mengurangi bilangan biner 1 bit.
Simbol :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
33
RANGKAIAN DIGITAL _____________
Keterangan : X,Y = input
Bo = Borrow Out
D = Different (x-y), dengan
syarat x>y.
Tabel Kebenaran HS
Persamaan Output :
D = X + Y
Bo = XY
Rangkaian dalam :
Full Subtractor (FS)
Pada full subtractor kita bisa mengurangi bilangan biner
yang lebih dari 1 bit. Hal itu dikarenakan full subtractor
memiliki tiga input, dengan tambahan input Bi (borrow input).
Simbol :
Keterangan : Bi = borrow input
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
34
Input Outputx y Bo D0 0 0 00 1 1 11 0 0 11 1 0 0
RANGKAIAN DIGITAL _____________
Tabel kebenaran
Input OutputX Y Bi Bo D0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 1 01 0 0 0 11 0 1 0 01 1 0 0 01 1 1 1 1
Operasi yang dilakukan :
D = X – Y – Bi
Persamaan output :
D = X + Y + Bi
Bo = X ( Y + Bi ) + YBi atau
Bo = X ( Y + Bi ) + YBi
Rangkaian dalam :
Aplikasi
Rangkaian pengurang 4 bit
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
35
Bo D
FS
A B Bi
Bo D
FS
A B Bi
Bo D
FS
A B Bi
Bo D
HS
A B
A B
RANGKAIAN DIGITAL _____________
3) Rangkaian Pembanding (Comparator)
Comparator biner merupakan rangkaian logika yang berfungsi membandingkan
keadaan-keadaan inputnya. Jenis komparator biner terdiri atas non-equality
comparator dan equality comparator.
1. Non-Equality Comparator
Non-equality comparator didefinisikan sebagai rangkaian logika yang
memberikan keadaan output tinggi jika keadaan input-inputnya berbeda.
Tabel kebenaran non-equality comparator
2. Equality Comparator
Equality comparator didefinisikan sebagai rangkaian logika yang memberikan
keadaan output tinggi jika keadaan input-inputnya sama.
Tabel Kebenaran equality comparator
Rangkaian Equality comparator
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
INPUT OUTPUT
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
INPUT OUTPUT
A B Y
0 0 1
0 1 0
1 0 0
1 1 1
36
RANGKAIAN DIGITAL _____________
Rangkaian comparator 3 bit 2 bilangan ( X Y )
Rangkaian untuk mendeteksi bilangan genap dari data 4 bit :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
37
RANGKAIAN DIGITAL _____________
Bit Parity
Bit parity ini ada 2 jenis yaitu parity ganjil ( “odd parity “) dan parity genap
(even parity). Pada system pengiriman data yang menerapkan parity ganjil.
Jumlah logic 1 pada setiap word data termasuk bit parity adalah ganjil. Dan
pada system pengiriman data yang menerapkan parity genap jumlah logic 1.
Pada setiap word data termasuk bit parity adalah genap.Bit parity dapat
ditempatkan pada posisi MSB atau pada posisi LSB.
Fungsi dari bit parity ini adalah untuk mendeteksi kesalahan (error) yang terjadi
pada pengiriman data digital dari suatu system pengirim ke system yang lain
(penerima). Yang di maksud dengan kesalahan (error) di sini adalah data yang
diterima pada penerima tidak sama (berbeda dengan data yang dikirimkan oleh
pengirim.
Contoh parity ganjl :
Pada suatu system pengiriman data yang menerapkan parity genap :
Data yang dikirimkan = 1 0 1 0 1 1 0 1 (jumlah logic 1 = ganjil)
Data yang diterima = 1 0 0 0 1 1 1 1( jumlah logic 1 = ganjil)
Error Error Pada contoh di atas ,jumlah error adalah 2 bit ( genap ) sehingga kesalahan
yang terjadi tidak terdeteksi karena jumlah logic 1 pada data yang diterima
masih ganjil.
Kelemahan lain dari system tersebut di atas adalah tidak dapat mendeteksi
posisi bit tempat terjadinya kesalahan ; sehingga kesalahan yang terjadi tidak
dapat diperbaiki ( dikoreksi ).
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
38
RANGKAIAN DIGITAL _____________
Contoh Parity genap :
Pada suatu system pengiriman data yang menerapkan parity genap:
Data yang di kirimkan = 1 1 0 1 0 1 1 1 (jumlah logic 1 = genap)
Data yang diterima = 1 0 0 1 1 1 1 0 (jumlah logic 1 = ganjil)
Errror
Pada contoh di atas, jumlah kesalahan (Error) adalah 3 bit (ganjil) sehingga
kesalahan tersebut dapat diketahui karena jumlah logic 1 pada data yang
diterima adalah ganjil.
Pada system pengiriman data digital yang menerapkan parity genap. Jika pada
proses pengiriman data tersebut terjadi kesalahan pada salah satu posisi bit
dalam suatu word data maka kesalahan tersebut akan dapat dideteksi pada sisi
penerima karena jumlah logic 1 dari word data tersebut menjadi ganjil.
Kelemahan dari system tersebut adalah hanya dapat mendeteksi adanya
kesalahan pada data yang diterima apabila jumlah lokasi (posisi) bit tempat
terjadinya kesalahan adalah ganjil ; jika lokasi (posisi) bit tempat terjadinya
kesalahan berjumlah genap, maka kesalahan yang terjadi tidak terdeteksi.
Pada table dibawah ini ditunjukan suatu table kebenaran 3 bit even parity
generator dengan input – input D2, D1 dan D0 dan output EP.
INPUT OUTPUTD2 D1 D0 Ep0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1
Dari table 1, persamaan logic output EP dapat diturunkan sebagai berikut :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
39
RANGKAIAN DIGITAL _____________
EP = D0 + D1 + D2 + D2 D1 D0
EP = ( D0 + D1 ) + D2( + D1 D0 )
EP = ( D1 D0 ) + D2 ( )
EP = D1 (D1 D0 )
Dari persamaan tersebut , rangkaian 3 bit even paryti generator dapat digambarkan sebagai berikut :
Rangkaian parity generator berada pada bagian pengirim ( sumber data ) ;
pada bagian pertama terdapat rangkaian pendeteksi kesalaha ( checker )
dengan variable output error .Jika erroe = 1 berarti bahwa data yang diterima
mengandung kesalahan tunggal ( 1 bit ).Berikut rangkaian 3 bit even paryti
generatot checker :
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
40
RANGKAIAN DIGITAL _____________
Register
Yaitu elemen yang terdiri atas beberapa flip – flop yang digunakan untuk
menyimpan data yang berbentuk biner yang panjangnya lebih dari satu bit.prinsip
penyimpanan data pada register adalah memindahkan data yang ada pada inputnya
ke outputnya. Dan untuk memindahkan data tersebut dengan cara memberikan
pulsa clock.
1. Register Paralel
Perhatikan gambar dibawah ini:
Gambar tersebut menunjukkan register paralel karena memiliki input dan
output berupa saluran data paralel dengan panjang n-bit atau dalam contoh ini 4
bit yang terdiri atas beberapa flip – flop D. data dimasukan secara serempak
melalui saluran D3D2D1D0. Dan dibaca outputnya secara serempak melalui
Q3Q2Q1Q0.
2. Register Geser
Yaitu register yang melakukan penyimpanan data secara seri dengan
memasukan data bit demi bit, disebut register geser karena dalam
memindahkan data dari input ke outputnya register ini melakukan pergeseran
bit yang ada di dalam elemennya.
Contoh:
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
41
RANGKAIAN DIGITAL _____________
Mekanisme penyimpanan datanya dilakukan dengan memasukkan terlebih
dahulu bit LSB dari data yang akan disimpan ke bagian elemen MSB register.
Jumlah clock yang diberikan sama dengan jumlah data yang akan disimpan.
Flip Flop
Apabila kita definisikan kedalam kata-kata, flip flop adalah
suatu rangkaian logika yang memiliki dua output, keadaan
output yang satu selalu berbalikan dengan keadaan output
yang lainnya.
Flip flop termasuk ke dalam rangkaian
sekuensi, karena pada flip flop keadaan outputnya tidak hanya
tergantung pada keadaan input saja tapi juga dipengaruhi
oleh keadaan outputnya juga.
Jenis-jenis flip flop :
1. D flip flop
2. R-S flip flop
3. J-K flip flop
4. Latch
5. J-K master slave FF
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
42
RANGKAIAN DIGITAL _____________
1) R – S Latch
Simbol Diagram
Suatu flip flop bisa dikatakan berada dalam keadaan set,
jika output Q = 1. dan = 0. Sebaliknya, suatu flip flop bisa
dikatakan berada pada keadaan reset jika output Q = 0 dan
= 1. Flip flop merupakan suatu elemen yang dapat
menyimpan data 1 bit dan biasa disebut sebagai elemen
memori terkecil. Nama lain dari set adalah preset dan nama
lain dari reset adalah clear. Tabel
kebenaran
Input OutputKeadaan
S R
0 0 1 1Illegal
(forbidden)
0 1 1 0 Set
1 0 0 1 Preset
1 1Memory
(mengingat)
Selain menggunakan NAND gate, R-S latch juga bisa
dirancang dari dua buah NOR gate. Jika menggunakan NAND
gate berarti active low input, jika menggunakan NOR gate
berarti active high input.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
43
RANGKAIAN DIGITAL _____________
Tabel kebenaran
Input Output Keadaan
S R
0 0 Memory/
Mengingat
0 1 1 0 Set/Preset
1 0 0 1 Reset/Clear
1 1 0 0 Illegal/
forbidden
Pada kedua latch terdapat perbedaan yaitu pada keadaan
illegal terjadi jika input-inputnya berlogik 0 (NAND gate) dan
input-inputnya berlogik 1 (NOR gate). Begitupun dengan
keadaan memori (mengingat), keadaan memori terjadi bila
inputnya berlogik 1 (NAND gate) dan berlogik 0 (NOR gate).
Selain R-S flip flop terdapat juga R-S-T flip flop, yaitu flip flop
jenis R-S FF yang ditambahkan satu input yaitu input clock
(T).
Simbol Diagram
Tabel Kebenaran
Input Output Keadaan
T S R n+1 n+1
0 X X n n Memory
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
44
RANGKAIAN DIGITAL _____________
/Mengingat
1 0 0 n n Memory
/Mengingat
1 0 1 0 1 Clear/Reset
1 1 0 1 0 Set
1 1 1 1 1 illegal /Dilarang
Ket: Qn adalah output dari suatu flip flop sesaat sebelum
suatu input clock aktif
Qn+1 adalah keadaan output ff setelah dipengaruhi pulsa
clock.
2) D Flip flop (Data/Delay flip flop)
Setelah tadi kita membahas mengenai R-S flip flop
sekarang kita akan membahas D flip flop. D flip flop
merupakan pengembangan dari R-S T flip flop, flip flopnya
juga menggunakan R-S T FF dengan input R dan S digabung
menjadi satu yaitu input D.
Keunggulan flip flop D daripada R-S T FF adalah pada D FF
tidak ada keadaan illegal pada outputnya.
Simbol Diagram
Tabel Kebenaran
Input Output Keadaan
Cloc
k
D n+1 n+1
0 X n n Memory
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
45
RANGKAIAN DIGITAL _____________
1 0 0 1 Reset
1 1 1 0 Set
Ket : X = merupakan keadaan don’t care yaitu bisa berlogik 1
atau 0.
3) J – K Flip-flop
Pada perkembangan selanjutnya dibuatlah J-K FF yang
mempunyai kelebihan yaitu memiliki keadaan toggle. Pada
keadaan toggle, output akan berubah secara tiba-tiba setelah
masuknya input clock.
Simbol Diagram
Tabel Kebenaran
Clock
Input OutputKeadaan
J K
0 X X Memory
1 0 0 Memory
1 0 1 0 1 Reset
1 1 0 1 0 Set
1 1 1 Toggle
Flip-flop ini memiliki fungsi antara lain :
a. Menyimpan data 1 bit
b. Membagi frekuensi menjadi ½ nya
c. Menghitung pulsa input (clock)
Input Flip Flop : input sinkron (D, S, R, J, K)
Input asinkron (clear,preset)
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
46
RANGKAIAN DIGITAL _____________
Asinkron : jika input asinkron aktif maka input-input lainnya
tidak ada pengaruhnya, memiliki pengaruh yang dominan
terhadap outputnya. Jika salah satu/kedua input aktif maka
pengaruh input-input lainnya termasuk clock menjadi hilang.
Sinkron : akan berpengaruh jika saat itu input clock aktif, jika
tidak aktif tidak ada pengaruhnya terhadap output.
4 macam clock :
clock = 1 = aktif
input clock pada input tersebut akan aktif pada saat (c k
=1) maka outputnya dimungkinkan akan
berubah, di saat lain tidak.
Clock = 0 = aktif
outputnya hanya mungkin berubah jika ck = 0
kedua clock di atas disebut juga level triggered flip flop
input clock tersebut hanya aktif sesaat saja, pada saat transisi dari
level tinggi ke level rendah. Disebut juga Falling Edge = Negative
Edge = Sisi Turun.
aktif pada transisi naik. (Rising Edge = Positive Edge = Sisi Naik)
kedua clock tersebut = Edge Triggered flip flop, dan banyak di pakai.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
47
RANGKAIAN DIGITAL _____________
Counter
1. Asynchronous Counter
Cirinya adalah input clocknya terpisah-pisah. Untuk merancang Counter
Asinkron pertama-tama perlu ditentukan terlebih dahulu Modulo. Sebuah
rangkaian penghitung (counter), dapat dirangkai dengan
menggunakan beberapa buah flip-flop. Jumlah flip-flop yang
akan digunakan tergantung jenis rangkaian counter yang akan
kita buat, contohnya : up counter modulo 5. Pada rangkaian
up counter modulo 5 berarti pada rangkaian itu terdapat lima
keadaan output, oleh karena itu kita cukup menggunakan tiga
flip-flop saja. Suatu rangkaian penghitung (counter) terbagi
atas :
1. Rangkaian penghitung maju (up counter).
2. Rangkaian penghitung mundur (down counter).
3. Rangkaian penghitung maju –mundur (up/down counter).
Untuk Modulo 2n jumlah Flip-Flop yang digunakan adalah n buah. Misal untuk
membuat counter dengan Modulo 8 yang berarti 23 Flip-Flpo yang digunakan
adalah 3 buah.
Contoh Modulo 2n :
Rancang Counter dengan Modulo 8.
Dengan cara tersebut dapat dirancang Counter asinkron modulo 8 dengan 3
flip – flop :
UP COUNTER
pencacah modulo – 8 dengan flip – flop J – K
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
48
RANGKAIAN DIGITAL _____________
Timing diagram
Contoh Modulo yang tidak 2n
Modulo 10 up Counter
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
49
RANGKAIAN DIGITAL _____________
Pada counter ini, saat counter menunjukkan 1010 maka flip-
flop 3 dan 1 harus di-clear atau boleh juga semua flip-flop di-
clear. Caranya ialah dengan mengambil output Q dari FF-3
dan FF-1, sedangkan dari FF-2 dan FF-0 diambil dari Q.
Kemudian semua output itu di-NAND-kan, maka output NAND
adalah 0 lalu output itu dimasukkan ke clear semua flip-flop.
DOWN COUNTER
1) Down counter modulo 8
Pada rangkaian down counter input clock FF-1 dan FF-2 diambil dari Q, hal ini
dilakukan supaya pada timing diagram Q1 dan Q2 toggle pada saat sisi naik.
Timing diagram
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
50
RANGKAIAN DIGITAL _____________
Down counter modulo 14
Pada rangkaian ini pada saat counter menunjukkan 0000
maka harus diubah menjadi 1101. Caranya adalah dengan
mengaktifkan set pada FF-3, FF-2, dan FF-0. Sedangkan pada
FF-1 harus diaktifkan input clear-nya.
Timing diagram
UP/DOWN COUNTER
1) Up/down counter modulo 12
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
51
RANGKAIAN DIGITAL _____________
Timing diagram Up/down counter modulo 12
2. Synchronous Counter
Pada pencacah asinkron, flip-flop pada suatu tingkat hanya akan memberikan
respon setelah flip-flop pada tingkat sebelumnya menyelesaikan transisi.
Operasi pada pencacah sinkron adalah hasil modifikasi dari pencacah asinkron
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
52
RANGKAIAN DIGITAL _____________
sehingga flip-flop didetaki secara serempak oleh pulsa masukan, yangmana
operasi ini dapat mengurangi waktu tunda propagasi pada pencacah sehingga
meningkatkan frekuensi pengoperasian. Pada umumnya, perancangan sinkron
lebih kompleks dibandingkan dengan perancangan asinkron. Tapi dari segi
kegunaannya pencacah sinkron memiliki keistimewaan dibandingkan dengan
pencacah asinkron, diantaranya :
a) Perubahan output pencacah sinkron terjadi secara serentak
b) Tidak terjadi “glitch”
c) Kombinasi output pencacah sinkron dapat diatur sesuai dengan kebutuhan
perancang
d) Memiliki keadaan/kombinasi output rangkap
Untuk mempermudah perancangannya didalam pencacah sinkron dikenal table
eksitasi, table eksitasi ini disesuaikan dengan jenis flip-flop yang dapat
digunakan untuk perancangan pencacah sinkron.
*Table eksitasi J-K flip-flop
Output Input
Qn Qn+1 J K
0 0 0 0
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
53
RANGKAIAN DIGITAL _____________
0 1
0 11 1
1 0
1 00 1
1 1
1 1
0 0
1 0
*Tabel eksitasi R-S flip-flop
Output Input
Qn Qn+1 R S
0 00 0
0 1
0 1 1 0
1 0 0 1
1 10 0
1 0
* Tabel eksitasi D flip-flop
Output Input
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
Contoh perancangan ; Rancang suatu “counter sinkron” modulus 3 dengan urutan
output 0, 3, 5.
d = 1, 2, 4, 6, 7
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
Output Input
Qn Qn+1 R S
0 0 0 d
0 1 1 0
1 0 0 1
1 1 d 0
Output Input
Qn Qn+1 J K
0 0 0 d
0 1 1 d
1 0 d 1
1 1 d 0
54
RANGKAIAN DIGITAL _____________
Des Qc Qb Qa
0 0 0 0
3 0 1 1
5 1 0 1
ff >> ff-2 ff-1 ff-0
J1 =
K 1 = 1
J2 = Qb
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
BA
C 00 01 11 10
0 d d d d
1 d 1 d d
BA
C 00 01 11 10
0 1 d d d
1 d 0 d d
BA
C 00 01 11 10
0 0 d 1 d
1 d d d d
BA
C 00 01 11 10
0 d d 1 d
1 d d d d
BA
C 00 01 11 10
0 d d 0 d
1 d 1 d d
55
BA
C 00 01 11 10
0 1 d d d
1 d d d d
RANGKAIAN DIGITAL _____________
K2=1
DAFTAR PUSTAKA
1. Ronald J. Tocci; “DIGITAL SYSTEMS”; Prentice Hall Inc.
2. Johnson & Karim; “DIGITAL SYSTEM”, Phracmatic Approach.
____________________________________________________________________________ Kerjasama Politeknik Negeri Bandung – Politeknik Indramayu
56