Upload
imane-ensem
View
291
Download
4
Embed Size (px)
Citation preview
7/24/2019 Rapport projet fin d'tudes.pdf
1/124
Ddicace
1 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
DdicaceA mes chers parents
qui mont soutenu et encouragdurant ces annes dtudes.Quils trouvent ici le tmoignage de mon profonde reconnaissance.
A mes frres et mes sursEt spcialement ma sur aine ManalVotre prsence invisible ne cesse de me rjouir le cur
A mes grands-mres que jadore
A toute ma famille et mes amisJe vous dois, pour votre sympathie et votre appui continu, des
Remerciements que les mots ne peuvent traduire.
A toute lquipe de lEMSEM qui mont offert
Lopportunitdavoir lexprience de marier entre la thorie et laPratique.
A mes frres dans la foi.
A tous ceux qui me nomment dans le secret deleur cur
A tous ceux qui maime
A tous ceux quejaime
Je ddie ce travailAboubaker BACHA
7/24/2019 Rapport projet fin d'tudes.pdf
2/124
Ddicace
2 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
DdicaceA loccasion de la mmoire de fin dtude, je ddie cet humble travail:
A mon dfunt pre ABDELLAH que dieu ait son me en paix, mon cher pre que jesprais quil
soit prsent avec moi dans ce jours trs important de ma vie, mais la volont du dieu passe avant
tout.
A ma trs chre et douce mre ESSAADIA pour son amour, sa disponibilit constante, ses
encouragements et son soutien permanent sans lesquels je ne serais parvenu ce niveau dtudes.
Que Dieu, le Tout-Puissant, la bnisse et dverse profusion Ses grces dans sa vie.
A ma grande mre AICHA que jaime beaucoup que dieu prolonge sa vie avec pleine de sant.
A mes grands frres RACHID et TARIK qui ont jou le rle du pre idal pour moi, pour leursoutien moral ainsi que matriel, leur esprit comprhensif et leur affection durant toute la priode
de ma formation.
A ma sur AMAL et mon petit frre REDA.
A tous mes chers amis pour avoir tmoign un solide sens de fraternit envers moi.
MOHAMMED LAKHLOUFI
7/24/2019 Rapport projet fin d'tudes.pdf
3/124
Remerciement
3 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
RemerciementIl nous est agrable de nous acquitter dune dette de reconnaissance auprs de toutes les personnes,
dont lintervention au cours de ce stage a favoris son aboutissement.
Nos remerciements les plus sincres vont Mr Mounir BERRADA, notre encadrant la
LYDEC, pour sa disponibilit et ses conseils pertinents grce auxquels nous avons pu mener
terme ce travail.
Nous tenons exprimer notre gratitude nos encadrant pdagogiques de lENSEM Mr Ahmed
ERRAMI et Mme Aawatif HAYAR, pour les conseils quils nous ont prodigus, leur suivi
continu et leur encadrement judicieux, ainsi que leur assistance pour la rdaction du rapport.
Nous tenons remercier galement tous les membres de jury qui nous ont honors pour avoir
accept de juger notre travail ainsi que Mr Jamal BAYALIqui nous a aid durant la phase de la
ralisation de notre systme.Nous ne saurons oublier dans nos remerciements tout le corps professoral de lENSEM,pour les
efforts quil a dploypour nous assurer une meilleure formation.
Que tous ceux et celle qui ont contribu de prs ou de loin laccomplissement de ce travail
trouvent lexpression de nos remerciements les plus chaleureux.
7/24/2019 Rapport projet fin d'tudes.pdf
4/124
Rsum
4 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
RsumNotre projet de fin dtude consiste proposer une solution faible cot pour la mise en uv re
dune plateforme pilote sur site de supervision des postes moyennes tension de la socit
LYonnaise Des Eaux de Casablanca (LYDEC).
Notre travail consiste alors tudier, dvelopper, concevoir et tester la plateforme dacquisition
pour la tlsurveillance distance de ltat des postes sources fourni par des dtecteurs dedfauts dj installs.
Ce systme de supervision est compos dun module dacquisition qui permet dacqurir ltat des
postes et envoyer par la suite les donnes relatives aux postes vers un module concentrateur via la
liaison radio.
7/24/2019 Rapport projet fin d'tudes.pdf
5/124
Summary
5 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
SummaryOur graduation project consists on finding a solution at lower cost for the implementation of a
pilot platform to supervise the Medium Voltage stations of LYDEC.
So we are lead to study, design, develop and test the acquisition platform for remote monitoring
of the state of these stations supplied by fault detectors that already installed.
An acquisition module composes this monitoring system which acquires the state of MT stationsand sends the data to a hub via radio transmission.
7/24/2019 Rapport projet fin d'tudes.pdf
6/124
6 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
().
.
.
7/24/2019 Rapport projet fin d'tudes.pdf
7/124
Sommaire
7 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
SommaireDEDICACE
............................................................................................................................................ 1
DEDICACE ............................................................................................................................................ 2
REMERCIEMENT
.................................................................................................................................. 3
RESUME ............................................................................................................................................... 4
SUMMARY
............................................................................................................................................. 5
..................................................................................................................................................... 6
SOMMAIRE ........................................................................................................................................... 7
INTRODUCTION GENERALE
............................................................................................................... 11
CAHIER DES CHARGES ........................................................................................................................ 12CHAPITRE 1 : PRESENTATION DE LORGANISMEDACCUEIL................................................ 13
1.1 PRESENTATION DE LA LYDEC ................................................................................................................. 14
1.2 ACTIONNARIAT.................................................................................................................................. 14
1.3 INVESTISSEMENT............................................................................................................................... 15
1.4 ORGANIGRAMME DE LYDEC............................................................................................................... 15
DIR.ADMINISTRATION ET FINANCES.................................................................................................................... 17
DIRECTION DES RESSOURCES HUMAINES............................................................................................................... 17
DIR.COMMUNICATION ET DEV.DURABLE............................................................................................................ 17
DIRECTION DE LAUDIT...................................................................................................................................... 17
DIR.TECHNIQUE ET INNOVATION........................................................................................................................ 17
DIR.INMAE ET GESTION DU CONTRAT................................................................................................................. 17
DIR.SYSTEMES D'INFORMATIONS....................................................................................................................... 17
DIR.DEVELOPPEMENT CLIENTELE....................................................................................................................... 17
DIR.EXPLOITATION EAU ET ASSAINISSEMENT........................................................................................................ 17
DIR.EXPLOITATION ELECTRICITE ET ECLAIRAGE PUBLIC............................................................................................ 17
DIRECTION...................................................................................................................................................... 17
DIRECTION DES OPERATIONS.............................................................................................................................. 17
DIRECTION GENERALE .......................................................................................................................... 17
1.5 ORGANIGRAMME DE LA DSI................................................................................................................ 18
http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701432http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701433http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701433http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701433http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701435http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701435http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701435http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701435http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701435http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701442http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701442http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701442http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701443http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701443http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701443http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701444http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701444http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701444http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701443http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701442http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701441http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701440http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701439http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701438http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701437http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701436http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701435http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701434http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc328701433http://c/Users/Mohammed/Desktop/PFE2012/PFE%20final/Rapport%20PFE%20version%20final.docx%23_Toc3287014327/24/2019 Rapport projet fin d'tudes.pdf
8/124
Sommaire
8 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
CONCLUSION ...................................................................................................................................... 19
CHAPITRE 2 : ARCHITECTURE DE LA PLATEFORME DE SUPERVISION......................................... 20
2.1 RESEAU DELECTRICITE DE LYDEC..................................................................................................... 21
2.2 ARCHITECTURE DE LA PLATEFORME DE SUPERVISION........................................................................... 21
CONCLUSION ...................................................................................................................................... 24
CHAPITRE 3 : ETUDE ET CONCEPTION DU MODULE DACQUISITION............................................ 25
PARTIE I :ETUDE MATERIELLE....................................................................................................................... 26
3.1 CONCEPTION DE LA CARTE DACQUISITION........................................................................................... 26
3.1.1 Structure de la carte ................................................................................................................ 26
3.1.2 Description des diffrentes fonctionnalits de la carte ........................................................... 27
3.2 LES MICROCONTROLEURS................................................................................................................... 28
3.2.1 Gnralits ............................................................................................................................... 28
3.2.2 Les avantages du microcontrleur .......................................................................................... 28
3.2.3 Contenu dun microcontrleur................................................................................................. 28
3.3 LES PICS............................................................................................................................................. 29
3.3.1 Structure dun PIC.................................................................................................................... 29
3.3.2 Structure minimale d'un PIC .................................................................................................... 30
3.3.3 Familles des PICs ...................................................................................................................... 30
3.3.4 Choix de PIC ............................................................................................................................. 31
3.4 PRESENTATION DU PIC18F2550............................................................................................................ 32
3.4.1 Description ............................................................................................................................... 32
3.4.2 Brochage du PIC 18F2550 ........................................................................................................ 33
3.4.3 Architecture et circuits internes de PIC18F2550 ...................................................................... 343.5 LE BUS I2C........................................................................................................................................ 40
3.5.1 La mmoire de stockage EEPROM ........................................................................................... 41
3.5.2 Schma de cblage de lEEPROM avec le PIC 18F2550........................................................... 42
3.6 HORLOGE RTCDS1307.................................................................................................................... 44
3.6.1 Description de lhorloge DS1307.............................................................................................. 44
3.6.2 Brochage de lhorloge DS1307 avec le PIC 18F2550................................................................ 47
3.7 INTERFAAGE USBENTRE UN ORDINATEUR PCET LA CARTE DACQUISITION................................................... 48
3.7.1 Gnralit sur le bus USB ................................................................................................................ 48
3.7.2 Interfaage avec PIC via port USB ................................................................................................. 50
3.8 LA TRAME DE DONNEES...................................................................................................................... 50PARTIE 2 :ETUDE LOGICIELLE............................................................................................................................. 52
3.1 ORGANIGRAMME DE FONCTIONNEMENT GENERAL DU SYSTEME................................................................... 52
3.2 ORGANIGRAMME DEMISSION DE LA TRAME DE DONNEES...................................................................... 54
3.3 CONTROLE PAR CRC.......................................................................................................................... 55
3.4 STOCKAGE DE DONNEES...................................................................................................................... 56
3.5 HORODATAGE.................................................................................................................................... 58
3.6 COMMUNICATION PIC-HOTE VIA LINTERFACE USB............................................................................. 60
3.6.1 Le protocole HID ...................................................................................................................... 60
3.6.2 Les Routines HID ...................................................................................................................... 60
7/24/2019 Rapport projet fin d'tudes.pdf
9/124
Sommaire
9 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
CONCLUSION ....................................................................................................................................... 61
CHAPITRE 4 : MODULE EMETTEUR-RECEPTEUR RADIO......................................................... 62
4.1 CHOIX DU MODULE EMETTEUR-RECEPTEUR............................................................................................... 63
4.2 ETUDE DU MODULE EMETTEUR-RECEPTEUR RADIO..................................................................................... 63
4.3 INDICATEUR INTENSITE DU SIGNAL REUE (RSSI) ....................................................................................... 654.4 INTERET DE LEXPLOITATION DU SIGNAL RSSI ............................................................................................ 66
4.5 DESCRIPTION DE LANTENNE UTILISEE: .................................................................................................... 69
CONCLUSION ....................................................................................................................................... 71
CHAPITRE 5 : ETUDE ET CONCEPTION DU MODULE CONCENTRATEUR............................. 72
PARTIE I :ETUDE MATERIELLE............................................................................................................................ 70
5.1 CONCEPTION DU MODULE CONCENTRATEUR............................................................................................. 70
5.1.1 Structure .................................................................................................................................. 70
5.1.2 Fonctionnement ....................................................................................................................... 70
5.2 TUDE DU MODULE GSM/GPRSMC45 ................................................................................................. 71
5.3 INTERFAAGE ENTRE LE MODULE ACQUISITION ET LE MODULEMC45 ........................................................... 71
5.4 COMMUNICATION ENTRE LE MODULE ACQUISITION ET LE MODULE GSM/GPRS :LES COMMANDES AT ............. 73
5.4.1 Introduction ............................................................................................................................. 73
5.4.2 Commandes ddies au service SMS ....................................................................................... 74
PARTIE II :ETUDE LOGICIELLE............................................................................................................................. 75
CONCLUSION ....................................................................................................................................... 80
CHAPITRE 6 : REALISATION DE LA CARTE DACQUISITION ET DU CONCENTRATEUR..... 81
6.1 SIMULATION........................................................................................................................................ 82
6.1.1 Prsentation de ISIS ................................................................................................................. 82
6.1.2 Prsentation de ARES ............................................................................................................... 83
6.2 ENVIRONNEMENT DE PROGRAMMATION.................................................................................................. 83
6.2.1 Introduction ............................................................................................................................. 83
6.2.2 Avantages du C ........................................................................................................................ 83
6.2.3 Inconvnients du C ................................................................................................................... 84
6.2.4 Prsentation du MikroC ........................................................................................................... 84
6.3 EASYPIC7 ............................................................................................................................................ 87
6.3.1 Prsentation............................................................................................................................. 87
6.3.2 Implmentation sur easypic7................................................................................................... 896.4 TEST DE LEMISSION ET LA RECEPTION SUR LA PLATEFORME EASYPIC7 ............................................................ 91
6.5 REALISATION DE LA CARTE DACQUISITION ET CONCENTRATEUR.................................................................... 94
6.6 TUDE ECONOMIQUE............................................................................................................................ 97
CONCLUSION GENERALE................................................................................................................. 100
ANNEXES .......................................................................................................................................... 101
ANNEXES A
....................................................................................................................................... 102
ANNEXES B ....................................................................................................................................... 104
ANNEXES C ....................................................................................................................................... 106
7/24/2019 Rapport projet fin d'tudes.pdf
10/124
Sommaire
10 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
ANNEXES D ....................................................................................................................................... 110
ANNEXES E ....................................................................................................................................... 115
LISTE DES ACRONYMES .................................................................................................................... 117
LISTE DES FIGURES......................................................................................................................... 118
LISTE DES TABLEAUX...................................................................................................................... 120
WEBOGRAPHIE ................................................................................................................................. 121
7/24/2019 Rapport projet fin d'tudes.pdf
11/124
Introduction gnrale
11 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Introduction gnraleLYDEC souhaite quiper ses postes moyennes tension par un systme de tlsurveillance qui
permet la transmission dtat distance de ses postes vers le centre superviseur de gestion du
superviseur en temps rel ainsi lchange des donnes en cas de panne (courant de dfaut).
Ce systme de tlsurveillance a comme objectif la supervision en temps rel des postes
moyennes tension, ainsi lquipe LYDEC interviendra rapidement en cas de dfaut dtect et
ceci en intervenant directement dans le poste en panne contrairement ltat actuel qui
demande assez de temps et de ressources humaines avant la dtection de lanomalie.Ce systme de transmission dtat doit tre appliqu tous les postes LYDEC qui sont
denviron 4000 et doit prendre en considration les problmes des interfrences lmission
vu quon peut transmettre deux tats relatifs deux postes ou plus, et que la frquence
dmission est commune.
Il existe notamment dans le march des systmes dvelopps (automates) comme solution du
problme mais ils reprsentent linconvnient de leur prix trs lev par rapport au nombre
important des postes.LYDEC jugea donc ncessaire la mise en place d'un systme capable de rsoudre ce problme
avec le moindre cout cest pour cette raison quonnous a t confi la tche de ltude et la
conception dun tel systme.
7/24/2019 Rapport projet fin d'tudes.pdf
12/124
Cahier des charges
12 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Cahier des chargesLe systme de supervision des postes de transformations moyennes tension doit rpondre
aux objectifs spcifies par le cahier des charge impos par la LYDEC et qui consiste :
Acqurir ltat du poste la sortie du dtecteur de dfaut.
Former une trame qui dcrit ltat du poste; cette trame doit contenir le numro de la
carte dacquisition, ltat du poste et la date de lmission.
Lenvoi de la trame par radio sur chaque changement dtat du poste sur la frquence
169.4 MHz alloue par lANRT la LYDEC.
Rception de la trame en provenance des cartes dacquisition par le concentrateur.
Dcodage des trames.
Transformation des trames en des paquets SMS.
Lenvoi des paquets SMS vers le poste superviseur via le rseau GSM.
Une alimentation par pile, pour lautonomie des cartes en cas de coupure dlectricit
La rcupration de lhistorique des dernires informations relatives aux postes, en cas
de perte de communication radio ou GSM
7/24/2019 Rapport projet fin d'tudes.pdf
13/124
13 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
CHAPITRE 1 : Prsentation de lorganisme daccueil
Dans ce chapitre nous allons prsenter lorganisme daccueil, ses activits, ainsi
que le dpartement dans lequel nous avons effectu le stage.
7/24/2019 Rapport projet fin d'tudes.pdf
14/124
CHAPITRE 1 : Prsentation de lorganisme daccueil
14 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
1.1Prsentation de la LYDEC
LYDEC (Lyonnaise Des Eaux de Casablanca) est une filiale de Suez Lyonnaise des Eaux, le 15
avril 1997, LYDEC sest vu confier la gestion dlgue de la distribution dlectricit, deau
potable et du service dassainissement liquide et lclairage public Casablanca et
Mohammedia.
Depuis le dbut, elle a mobilis tous ses moyens pour offrir un service de qualit aux
habitants. Les actions et les investissements se sont multiplis pour doter la ville
d'infrastructures la mesure de son dveloppement, moderniser les services la clientle
travers une meilleure qualit d'accueil et une facturation modernise et fiable, lutter contre
les inondations et scuriser les installations lectriques.
Poursuivant son engagement auprs de ses clients, LYDEC continue investir dans les
nouvelles technologies en lanant le paiement des factures par internet. Avec ce systme de
paiement le client bnficie de plusieurs avantages savoir un service gratuit et accessible 24
heures sur 24 sept jours sur 7 au Maroc et l'extrieur du pays un gain de temps apprciable
pour le client qui ne se dplace pas pour le rglement de ses factures une opration
enregistre en temps rel et la scurit de la transaction.
Elle couvre actuellement les communes urbaines de Casablanca, Mohammedia, Ain Harrouda
et les 14 communes rurales de la Wilaya de Casablanca, soit une population denviron 4.5
millions dhabitants qui bnficient de ses services.
Son effectif est de 3200 employs, son chiffre d'affaires de 4,450 milliards dedirhams.
1.2Actionnariat
Le capital social de LYDEC stablit 800 millions de dirhams rpartit comme suit:
Figure 1 :Actionnariat de la LYDEC aprs lintroduction en bourse.
http://fr.wikipedia.org/wiki/Dirhamhttp://fr.wikipedia.org/wiki/Dirham7/24/2019 Rapport projet fin d'tudes.pdf
15/124
CHAPITRE 1 : Prsentation de lorganisme daccueil
15 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
1.3Investissement
Pour accompagner le dveloppement de l'agglomration, LYDEC a engag des actions de
grande envergure pour un volume d'investissements trs important (voir figure 2).
Figure 2 : investissement de LYDEC en MDH
1.4Organigramme de LYDEC
Lorganigramme de la LYDEC dcrit par la figure 3 laisse entrevoir une structure compose de
directions, de divisions, de dpartements et de services (voir figure3).
Autour de la direction gnrale qui constitue lorgane central de lentreprise gravitent huit
directions :
la direction des ressources humaines.
la direction de la communication.
la direction eau et assainissement.
la direction lectricit.
la direction administrative et financire.
la direction commerciale.
la direction des affaires juridiques.
la direction des systmes dinformations.
7/24/2019 Rapport projet fin d'tudes.pdf
16/124
CHAPITRE 1 : Prsentation de lorganisme daccueil
16 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Cette dernire dont nous avons lhonneur de faire partie utilise elle seule 76 personnes rparties en
trois dpartements (voir figure 4) :
Dpartement dveloppement.
Dpartement tlcom.
Dpartement architecture.
Six services spcialiss assurant des fonctions spcifiques au sein de cette direction :
Service Informatique Technique.
Service Systmes.
Service scurit. Service support.
Service SIG.
Service Supervision.
7/24/2019 Rapport projet fin d'tudes.pdf
17/124
CHAPITRE 1 : Prsentation de lorganisme daccueil
17 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Figure 3 : organigramme de LYDEC
Dir. Administration
et Finances
Direction desressources
Dir. Communication
et dev. Durable
Direction de laudit Dir. Technique et
innovation
Dir. Inmae et Gestion
ducontrat
Dir. Systmes
d'informations
Dir. Dveloppement
Clientle
Dir. Exploitation eau
et assainissement
Dir. Exploitation
lectricit et
clairage public
Direction
Support
Direction des
oprations
Directionrelationspromoteurs
et
amnageurs
Dlgationcasaanfa
Dlgationainchock
Dl
gationelfida
Dlg
ationbenmsik
Dlgationainsebaa
Dlg
ationbernoussi
Dlgationmohammedia
Dir.Bureau
dtudes
Dir.Oper.
Ecla
irage
Dir
.Des
affaires
Dir.m
oyens
gn
raux
Dir.Dev.Dela
perfo
rmance
Dir
.Des
achat
setdes
Dir.clien
tleoprationnelle
Direct
iongrandclients
Direction
Gnrale
7/24/2019 Rapport projet fin d'tudes.pdf
18/124
CHAPITRE 1 : Prsentation de lorganisme daccueil
18 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
1.5Organigramme de la DSI
Figure 4 : organigramme DSI
7/24/2019 Rapport projet fin d'tudes.pdf
19/124
19 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Conclusion
Ce chapitre a dcrit lorganisme daccueil ses activits ainsi que le service dans lequel sest
droul ce stage, sa fonction dans la socit, gnralement ce sont des informations utiles afin
de cadrer le milieu de stage et sinitier au contexte gnral du projet.
7/24/2019 Rapport projet fin d'tudes.pdf
20/124
20 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
CHAPITRE 2 : Architecture de la Plateforme de Supervision
Dans ce chapitre nous allons faire une description de la structure du rseau dlectricit de
LYDEC, par la suite nous dtaillerons les diffrents blocs qui constituent la plateforme de
supervision des postes de transformation Moyenne Tension (MT).
7/24/2019 Rapport projet fin d'tudes.pdf
21/124
CHAPITRE 2 : Architecture de la Plateforme de Supervision
21 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
2.1Rseau dlectricit de LYDEC
Le rseau de distribution dElectricit de la LYDEC se compose de :
9 postes sources dont 2 appartenant lONE dune puissance de 1360 MVA
2731 postes de distribution publique MT/BT dune puissance de 1.173,8 MVA
1344 postes clients dune puissance de 978,4 MVA;
7800 Km de rseau.
Les postes sources sont les postes qui connectent le rseau de lONE (Fournisseur de lnergie
lectrique) et la LYDEC (Distributeur). A ce niveau lnergie lectrique fournie par l'oprateur
national (ONE) subit une transformation pour abaisser la tension (225 kV/20 KV)
Les postes de distribution publiques sont les postes dont la LYDEC a lentire responsabilit,
cest ce niveau que seffectue la transformation en basse tension (20 kV/380 V) ou (20
kV/220 V).
Les postes clients sont gnralement forms des industriels qui consomment une grande
partie de lnergie lectrique. Le rle de la LYDEC se rduit leur raccorder au rseau et
mettre des compteurs pour facturer la consommation.
Le rseau de LYDEC occupe alors des zones critiques qui ncessitent lintervention et la
surveillance distance de ses postes en cas de courant de dfaut do il est ncessaire
dassurer la mise en uvre dune plateforme pilote sur site pour la supervision des postes.
2.2Architecture de la plateforme de supervision
Il sagit dun systme de transmission dtat des postes de distribution moyennes tension de la
LYDEC, ltat du poste est localis par des dtecteurs de default lis aux postes puis acheminer
vers le systme de supervision objet de notre travail et dont larchitecture est dcrite dans la
figure 5.
7/24/2019 Rapport projet fin d'tudes.pdf
22/124
CHAPITRE 2 : Architecture de la Plateforme de Supervision
22 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Figure 5: Schma synoptique de la plateforme de supervision
7/24/2019 Rapport projet fin d'tudes.pdf
23/124
CHAPITRE 2 : Architecture de la Plateforme de Supervision
23 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Ce systme de supervision se compose de trois blocs principaux :
bloc dacquisition.
bloc concentrateur.
bloc superviseur.
Module acquisition:
Il sagit des cartes dacquisitions (chaque carte dacquisition est lie un poste).Ces cartes
sont construites autour dun microcontrleur PIC et sont munies des entres (Toute 0u Rien)
TOR, ces cartes permettent de localiser ltat des postes par des dtecteurs de dfauts lis aux
postes, de faire le traitement des donnes relatives aux postes et de les envoyer via une liaison
radio la frquence 169.475 alloue par lANRT vers le bloc concentrateur.
Module concentrateur:
Cest le point central qui rcolte lensemble de donnes en provenance des cartes
dacquisitions qui se trouvent dans son rayon daction qui les traite et les transforme en
message SMS. Ces SMS sont ensuite envoys via le rseau GSM vers le bloc superviseur.
Module Superviseur:
Il sagit dun ordinateurcapable de rcolter les informations (donnes SMS) lies aux postes
en provenance des concentrateurs via le rseau GSM, de les archiver dans une base de
donnes accessible par intranet et de les prsenter sur une interface graphique.
7/24/2019 Rapport projet fin d'tudes.pdf
24/124
24 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Conclusion
Dans cette partie nous avons dtaill le schma bloc de la plateforme de supervision des
postes lectriques de transformation.
Trois quipes participent la mise en uvre de ce projet. Notre quipe est charge de ltude,
de la conception ainsi que de la ralisation des deux modules acquisition /concentrateur alors
quune deuxime quipe est charge de la modlisation du systme et de la planification radio
et en fin une troisime quipe est charge de la mise en uvre des applications informatiques
au niveau du poste de supervision.
7/24/2019 Rapport projet fin d'tudes.pdf
25/124
25 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
CHAPITRE 3 : Etude Et Conception du module dAcquisition
Dans le chapitre prcdent, nous avons prsent une description gnrale de notre systme
de tlsurveillance. Nous passerons maintenant ltude et la conception de chaque bloc de
la plateforme de supervision, dans ce chapitre nous aborderons dabordla partie acquisition.
7/24/2019 Rapport projet fin d'tudes.pdf
26/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
26 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Partie I : Etude matrielle
3.1 Conception de la carte dacquisition
3.1.1 Structure de la carte
Figure 6: Schma de conception de la carte dacquisition
La carte dacquisitiondont le synoptique est donn dans la figure 6 comporte essentiellement
les blocs suivants :
Un Circuit dalimentation: pour alimenter le pic et ces priphriques.
Unit de traitement des donnes qui est le cur la notre,elle permet lacquisition des
entres TOR, de la formation de la trame, et de son envoie vers le module radio.
Un systme de signalisation LEDs qui donne une indication visuelle de ltat de
fonctionnement du poste de transformation.
Une Mmoire EEPROM qui permet de stocker localement lhistorique des pannes
relatives aux postes.
Une Horloge temps rel qui joue le rle dun vrai calendrier pour lhorodatage des
dfauts des postes.
7/24/2019 Rapport projet fin d'tudes.pdf
27/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
27 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Un Port USB qui permet lchange des donnes entre lunit de traitement et un
ordinateur hte ainsi que la configuration des paramtres de fonctionnement de la
carte localement via cet hte.
3.1.2 Description des diffrentes fonctionnalits de la carte
3.1.2.1 Traitement de donnes
Acquisition des Entres TOR.
Traitement et formation de la trame de donnes
Transmission de donnes vers lmetteur radio
Lunit de traitement qui gre ces fonctions est un microcontrleur PIC qui offre un bon
compromis entre les performances et le cot. Dans le paragraphe 3.4 nous donnons une
description dtaille du PIC 18F2550 que nous avons utilis dans ce projet.
3.1.2.2 Stockage de donnes
La carte doit tre capable de stocker les donnes relatives ltat des postes dans une
mmoire morte accessible en lecture et en criture ainsi loprateur pourrait par la suite
rcuprer localement lhistorique des pannes des postes en cas de perte de communication
sur son ordinateur portable via une interface USB. Dans le paragraphe 3.5 nous donnons une
description dtaille du circuit 24C64.
3.1.2.3 Horodatage
La carte dacquisitionest munie dun circuit horloge en temps rel qui compte les secondes,
les minutes, les heures, jours, mois et les annes. Ces informations permettent de prciser la
date et lheuredu dfaut la source. Dans le paragraphe 3.6 nous donnons une description
dtaille du circuit dhorloge DS1307.
3.1.2.4 Accs local via une interface USB
La carte doit tre munie dune interface USB permettant la communication entre celle-ci et un
ordinateur via le bus USB ainsi loprateur pourrait rcuprer localement les dernires
informations relatives aux postes ou changer les paramtres de fonctionnement de la carte.
7/24/2019 Rapport projet fin d'tudes.pdf
28/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
28 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.2 Les microcontrleurs
3.2.1 Gnralits
Un microcontrleur est une unit de traitement de linformation de type microprocesseur
contenant tous les composants dun systme informatique, savoir le microprocesseur, les
mmoires et les priphriques (ports, timers, convertisseurs). Chaque fabricant a sa ou ses
familles de microcontrleur. Une famille se caractrise par un noyau commun (le
microprocesseur, le jeu dinstruction).
3.2.2 Les avantages du microcontrleur
Lutilisation des microcontrleurs pour les circuits programmables plusieurs points forts. Ilsuffit pour sen persuader, dexaminer laspectaculaire volution de loffre des fabricants de
circuits intgrs en ce domaine depuis quelques annes.
Tout dabord, un microcontrleur intgre dans un seul et mme botier ce qui, avant
ncessitait une dizaine dlments spars. Il rsulte donc une diminution vidente de
lencombrement du matriel et ducircuit imprim.
Cette intgration a aussi comme consquence immdiate de simplifier le trac du
circuit imprim puisquil nest plus ncessaire de vhiculer des bus dadresses et de
donne dun composant un autre.
Laugmentation de la fiabilit du systme puisque, le nombre des composants
diminuant, le nombre des connexions composants/supports ou composants/circuits
imprim diminue.
Diminution de la consommation lectrique.
3.2.3 Contenu dun microcontrleurUn circuit microcontrleur doit contenir dans un seul botier tous Les lments de bases Qui
sont donns dans la figure 7.
7/24/2019 Rapport projet fin d'tudes.pdf
29/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
29 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Figure 7: Structure interne dun microcontrleur
3.3 Les PICs
3.3.1 Structure dun PIC
Les PIC, au mme titre que les microprocesseurs, sont composs essentiellement de registres
ayant chacun une fonction bien dfinie. Les PIC possdent galement des priphriques
intgrs, tels qu'une mmoire EEPROM, un timer, des ports d'entres/ sorties ou bien encore
un convertisseur analogique/numrique. Selon le type de PIC utilis, on retrouvera en interne
un certain nombre de registres et priphriques possdant des caractristiques diffrentes.
Les diffrences de caractristiques selon le PIC utilis sont essentiellement :
La taille de la RAM interne ; La taille de lEEPROM intgre ;
Le type de mmoire programme : FLASH, EPROM ou OTP et la taille de celle-ci.
Le nombre de timers intgrs ;
Le nombre et les caractristiques des convertisseurs analogiques/numriques intgrs
Les bus de communications disponibles (RS232,USB ,ETHERNET,)
Un systme watchdog
7/24/2019 Rapport projet fin d'tudes.pdf
30/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
30 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.3.2 Structure minimale d'un PIC
La structure minimale d'un PIC est constitue des lments ci-dessous :
Une mmoire de programme qui contient le code binaire. Ce dernier correspond aux
instructions que doit excuter le microcontrleur. La capacit de cette mmoire est
variable selon les PIC
Une mmoire RAM qui sauvegarde temporairement les donnes. Sa capacit est aussi
variable selon les PIC
Une Unit Arithmtique et Logique (UAL ou ALU en anglais) qui est charge
d'effectuer toutes les oprations arithmtiques de base (addition, soustraction, etc.)
ainsi que les oprations logiques de base (ET, OU logique, etc.) sur les nombres entiers.
Des ports d'entres/sorties qui permettent au PIC de communiquer avec des
priphriques externes quils soient de type numrique ou analogique.
3.3.3 Familles des PICs
Figure 8 : Familles des PIC
La famille des PIC est subdivise en trois grandes familles (voir figure 8).
La famille Baseline (PIC 10 et 12): cette famille travaille avec des mots de12 bits,
elle possde un jeu dinstruction rduit (33 instructions).
7/24/2019 Rapport projet fin d'tudes.pdf
31/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
31 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
La famille MID Range (PIC 16) : elle utilise des mots de 14 bits (dont font partie les
16F84 et 16F87X), avec un jeu dinstruction aussi rduit de 35 instructions
La famille High Performance (PIC 18 et 24) : cette puissante famille travaille avec
des mots de 16 bits et 75 instructions, elle comporte plus de 150 circuits allant de 18 100 broches, et de capacit de mmoire importante.
3.3.4 Choix de PIC
Le choix dun microcontrleur est primordial car cest de lui que dpendent en grande partie
les performances, la taille, la facilit dutilisation et le prix du montage. En fait ce choix est
impos dans le cahier de charge. Ce PIC doit ;
Comporter le maximum des circuits internes, avoir une capacit de mmoire trs importante,un flash USB pour tablir la communication entre la carte et un ordinateur via le bus USB et
bien sur une consommation faible dnergie. Ce sont toutes ces caractristiques qui ont
conduit notre choix vers les PIC appartenant la famille High Performance de la srie 18. Ce
qui va nous permettre de rpondre toutes les contraintes imposes par le cahier des charges
Ainsi nous sommes intresss dans notre tude deux types de PIC le circuit 18F2550, et le
circuit 18F4550. Nous donnons dans le tableau ci-dessus les principales caractristiques de
ces deux PICs.
Tableau 1 : Caractristiques des PIC 18F2550 et 18F4550
7/24/2019 Rapport projet fin d'tudes.pdf
32/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
32 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
La diffrence entre ces deux versions des PIC nexiste quau niveau du nombre des entres et
sorties, le nombre des canaux du convertisseur analogique-numrique CAN et la disponibilit
dautres circuits internes quon ne va pas les exploiter dans notre projet.
Le systme de tlsurveillance de la LYDEC contient des centaines des cartes dacquisition et
des dizaines des concentrateurs vu le nombre important des postes de distribution, donc nous
avons jou sur laspect conomique ; les entres-sorties du pic 18F2550 sont suffisantes, le
18F2550 est disponible dans le march avec un prix moins cher et une taille minimale (moins
dencombrement).
3.4 Prsentation du PIC18F2550
3.4.1 Description
Nous allons maintenant nous intresser la structure interne du PIC 18F2550, avec lequel
nous avons travaill.
Le 18F2550 est un microcontrleur de MICROCHIP qui fait partie intgrante de la famille des
High Range (18) dont la mmoire programme est de type flash (F) .Ce microcontrleur est
capable daccepter une frquence dhorloge maximale de 40Mhz.
Figure 9: Description de PIC de la srie 18F2550
7/24/2019 Rapport projet fin d'tudes.pdf
33/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
33 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.4.2 Brochage du PIC 18F2550
Figure 10: Brochage de PIC18F2550
LA figure 10 dcrit le brochage du PIC 18F2550 qui possde 28 broches rparties comme
suivant :
24 broches constituent 3 ports, chaque port comporte 8 entres/sorties : PORTA,PORTB et PORTC.
Une seule broche du PORTE RE3 .
Deux broches VSS sont relies la masse. En fait, en interne, ces pins sont
interconnects.
Une broche pour lalimentation VDD de PIC.
7/24/2019 Rapport projet fin d'tudes.pdf
34/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
34 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.4.3 Architecture et circuits internes de PIC18F2550
Figure 11 : Architecture interne de PIC18F2550
Larchitecture de PIC 18F2550 contient plusieurs circuits internes, savoir essentiellement:
Les mmoires.
Les ports dentres/sorties.
Les Timers.
Les convertisseurs analogique/numrique
7/24/2019 Rapport projet fin d'tudes.pdf
35/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
35 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Le bus USB
Le port srie asynchrone EUSART
1. Les mmoires
La mmoire du 18F2550 est divise en 3 parties (voir tableau 2) :
1.1.La mmoire de programme FLASH :
Cest cette mmoire qui contiendra le programme une fois compil et transfr vers le PIC. Sa
capacit est 16 k mots de 16 bits, et elle est structure dans un seul bloc partant de ladresse 0
jusquladresse07FFF.
1.2.La mmoire de donnes RAM:
La mmoire de donnes RAM est en relation avec le bus de donnes. Elle est volatile, les
informations contenues dans cette mmoire sont perdues en cas de coupure de lalimentation.
Cette mmoire a une taille de 2048 octets et elle est organise dans 8 Banques, chacune
contient 256 octets.
Le Banque 4 est utilise aussi comme une mmoire RAM tampon pour le module USB si ce
dernier est activ, sinon il est comme les autres Banques.
1.3.La mmoire de donnes EEPROM:
Elle est constitue de 256 octets, la particularit de cette mmoire est la possibilit desauvegarder les donnes qui lui seront confies mme en cas de coupure dalimentation, il est
noter que les temps daccs en lecture et criture de cette mmoire sont relativement
importants.
Tableau 2 : taille des mmoires de PIC 18F2550
2. Les ports dentres/sorties
Pour le PIC 182550, Quatre ports dE/Ssont implments : les portes A, B, C et E. Le port A
comporte 7 E/S, les ports B et C comportent 8 E/S chacun, et le port E possde une seule
entre RE3. Un registre interne au PIC, nomm TRIS, permet de dfinir le sens de chaque
broche d'un port d'entres/sorties. En rgle gnrale, un bit positionn 0 dans le registre
7/24/2019 Rapport projet fin d'tudes.pdf
36/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
36 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
TRIS donnera une configuration en sortie pour la broche concerne ; si ce bit est positionn
1 , ce sera une broche d'entre.
2.1.Particularit du port A
Tableau 3 : Broches et fonctions du port A
7/24/2019 Rapport projet fin d'tudes.pdf
37/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
37 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
2.2.Particularit des ports B et C
Tableau 4 : Broches et fonctions des ports B et C
2.3.
Particularit du port E
Pour le port E de PIC 18F2550, il existe une seule broche RE3/MCLR/Vpp :
RE3 : Entre/sortie logique, valid si MCLR gale 0.
MCLR : Entre externe de Reset
Vpp : Entre de dtection tension de programmation
7/24/2019 Rapport projet fin d'tudes.pdf
38/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
38 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3. Le Timer
Un timer est un registre interne au microcontrleur, celui-ci sincrmente au grs d'une
horloge. Ce registre peut servir par exemple pour raliser des temporisations, ou bien encore
pour faire du comptage (par l'intermdiaire d'une broche spcifique : RA4/TOKI). Le PIC
18F2550 possde 4 timers configurables par logiciel.
Timer0:
Le timer0 est un Timer 16 bits (comptage de 0000 FFFF) capable de fonctionner en 8 ou 16
bits. Les registres associs au timer0 sont:
TMROL: compteur du Timer0 (8 bits de poids faible).
TMROL: compteur du Timer0 (8 bits de poids fort).
T0CON: registre de configuration du Timer0.
Timer1:
Le Timer1 est capable de compter jusqu FFFF, il est compos dun compteur 16 bits
configurable en deux fois 8 bits. Parmi les registres associs au Timer1 on trouve :
TMR1L : compteur 8 bits de poids faible du Timer1
TMR1H : compteur 8 bits de poids fort du Timer1
T1CON : registre de configuration du Timer1
Timer2:
Le Timer2 est un Timer 8 bits associ un pr diviseur et un post-diviseur. Le registre T2CON
permet de configurer le Timer2 et TRM2 contenant la valeur courante du Timer2.
Time 3:
Ce Timer est un Timer 16 bits utilis en deux fois 8 bits. Il peut tre utilis comme Timer ou
bien comme compteur synchrone ou asynchrone.
4.
Le convertisseur
Le CAN est un priphrique intgr destin mesurer une tension et la convertir en nombre
binaire qui pourra tre utilis par un programme. Le PIC 18F2550 travaille avec un
convertisseur analogique/numrique qui permet un chantillonnage sur 10 bits. Le signal
numrique peut donc prendre 1024 valeurs possibles. On sait que pour pouvoir numriser
une grandeur, nous devons connatre la valeur minimale quelle peut prendre, ainsi que sa
valeur maximale ; Vref+ et Vref-
7/24/2019 Rapport projet fin d'tudes.pdf
39/124
7/24/2019 Rapport projet fin d'tudes.pdf
40/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
40 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Le registre BAUDCON pour la configuration de la vitesse de fonctionnement.
3.5 Le bus I2C
I2C (Inter Integrated Circuit), bus appele galement "interface deux fils". La liaison I2C est
une liaison srie de type bidirectionnelle "Half-duplex" sur laquelle on peut raccorder enmme temps plusieurs lments qui rpondent au standard I2C, selon le principe d'un rseau
parallle. Sur ce rseau, un des lments est dsign comme matre et tous les autres sont
dsigns comme esclaves. L'criture ou la lecture de donnes sur un bus I2C s'effectue de
faon synchrone avec deux fils seulement s'appellent SDA et SCL:
SCL = Serial CLock = ligne d'horloge de synchronisation bidirectionnelle.
SDA = Serial DATA= ligne de donnes bidirectionnelle.
Le bus I2C est contrl par un matre gnralement un microcontrleur (voir figure 13). Ilpossde un ou plusieurs esclaves, chaque esclave est identifi par une adresse unique (sur 7
bits ou parfois 10 bits)
Figure 13 : Exemple de rseau I2C
7/24/2019 Rapport projet fin d'tudes.pdf
41/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
41 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Exemple d'esclaves :
DS1307: horloge temps rel (Real Time Clock)
o Adresse 7 bits (1 1 0 1 0 0 0)
MAX517 / MAX 518 : convertisseur numrique analogique (DAC) de rsolution 8 bits
o Adresse 7 bits (0 1 0 1 1 A1 A0)o A1 et A0 correspondent aux niveaux logiques appliqus ces 2 entres
24xx64 : EEPROM srie 64 kbits
o Adresse 7 bits (1 0 1 0 A2 A1 A0)o A2, A1 et A0 correspondent aux niveaux logiques appliqus ces 3 entres
3.5.1 La mmoire de stockage EEPROM
3.5.1.1 Description
Le 24C64 dont les caractristiques sont dcrites dans le tableau 5 est une mmoire morte
programmable et effaable lectriquement (EEPROM) .elle est utilis comme une mmoire de
stockage secondaires dans le cas de perte de donnes cause de coupure dalimentation.
LEEPROM 24C64 est utilise dans de nombreuses applications industrielles et commerciales
qui ncessitent une tension et une puissance faibles.
3.5.1.2 Caractristiques
Tableau 5 : Caractristiques de lEEPROM24C64
3.5.1.3
Brochage
Figure 14 : Brochage de lEEPROM 24C64
Alimentatio 5V
Taille 8192*8 8192 mots de 8 bits
Protocole Protocole de transfert de donnes bidirectionnel
7/24/2019 Rapport projet fin d'tudes.pdf
42/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
42 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
SCL (Serial Clock Line) : horloge de synchronisation bidirectionnelle.
La frquence de l'horloge (f SCL) est gnre par le maitre et prend trois valeurs typiques :
100 kHz (100 kilobits par seconde) : mode standard
400 kHz (400 kb/s): Fast mode
1 MHz (1 Mb/s): High-speed mode
SDA (Serial Data Line) : ligne de donnes bidirectionnelle. Les donnes transitent sur la ligne
SDA, au rythme impos par le matre (horloge SCL).
A0, A1, A2 : entres logiques spcifiant ladresse de lEEPROM, On peut donc connecter jusqu'
8 botiers 24C64 sur un bus.
WP (WRITE PROTECT) : ce bit li la masse permet la protection de lcriture lEEPROM.
Figure 15 : Architecture interne de lEEPROM24C64
3.5.2 Schma de cblage de lEEPROM avec le PIC 18F2550
La figure 16 dcrit le schma de cblage du PIC 18F2550 (mode maitre) avec la mmoire
EEPROM 24C64 (mode esclave) via le bus I2C.
7/24/2019 Rapport projet fin d'tudes.pdf
43/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
43 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.5.2.1 Schma
Figure16 : Schma de cblage de lEEPROM avec le PIC 18F2550
Il est possible de connecter plusieurs mmoires 24C64 sur un mme bus I2C et de les
diffrencier par leur adresse physique, qui est dfinie par l'tat logique donn aux broches A0,
A1 et A2 du composant. Ici il n'est fait usage que d'une seule mmoire sur le bus I2C et
l'adresse physique est spcifie $01 (broches A1 et A2 la masse).Les deux rsistances R4 et R5 sont des rsistances de pull-up servent garder ltathaut des
lignes SCL et SDA au repos.
7/24/2019 Rapport projet fin d'tudes.pdf
44/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
44 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.6 Horloge RTC DS1307
3.6.1 Description de lhorloge DS1307
Le circuit DS1307 est une horloge temps rel (Real Time Clock) bus de communication srie
i2C, ainsi qu'une RAM non volatile, qui fournit l'information temporelle (secondes, minutes,
heures, jours, dates, mois et annes). Le DS1307 travaille dans le mode standard (frquence
d'horloge f SCL de 100 kHz).
3.6.1.1 Brochage
Figure 17: Brochage du circuit DS1307
3.6.1.2 Description des broches
VCC: Alimentation principale +5V.
X1, X2 : Broches associs un quartz.
VBAT : Alimentation par pile de +3V.
GND: La masse.
SDA : ligne de donnes bidirectionnelles.
SCL : horloge de synchronisation.
SQW/OUT (Square Wave/Output Driver):Cest une sortie qui fournit un signal
logique de frquence 1 Hz, 4096 Hz, 8192 Hz ou 32768 Hz, selon la configuration
choisie dans le registre de contrle interne.
7/24/2019 Rapport projet fin d'tudes.pdf
45/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
45 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.6.1.3 Architecture interne
Figure 18 : Architecture interne dhorloge DS1307
3.6.1.4 Adresses du RTC et la RAM
Figure 19 : Adresse RTC et RAM dhorloge DS1307
Les registres RTC et contrle sont situs dans des emplacements d'adresse 00h 07h.
Les registres de RAM sont situs dans des endroits adresse 08h 3Fh (voir figure 20).
7/24/2019 Rapport projet fin d'tudes.pdf
46/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
46 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.6.1.5 Registres de lhorloge
Figure 20 : Registres de contrle et de configuration de lhorloge
Les informations du temps et de calendrier sont obtenues par la lecture des octets des
registres (registre de la seconde, la minute, lheure), le contenu de ces registres est de format
BCD. Le bit 7 du registre 0 est le bit de larrt de lhorloge.
7/24/2019 Rapport projet fin d'tudes.pdf
47/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
47 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.6.2 Brochage de lhorloge DS1307 avec le PIC18F2550
3.6.2.1 Schma
Figure 21 : Schma de cblage dhorloge DS1307 avec le PIC
La figure 21 dcrit le schma de cblage du circuit dhorloge DS1307 avec le microcontrleur
PIC 18F2550 via le bus I2C.
7/24/2019 Rapport projet fin d'tudes.pdf
48/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
48 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.6.2.2 Description du schma
La communication dhorloge externe DS1307 (esclave) avec le PIC (matre) seffectue
aussi via le bus I2C travers les broches SDA et SCL, ladresse I2C (7 bits) du DS1307
est 1101000. Deux rsistances de pull-up sont places entre les lignes SDA et SCL et
l'alimentation pour la protection.
Les broches X1 et X2 sont associs un quartz d'horlogerie de frquence nominale
32,768 KHz.
On peut brancher une pile de sauvegarde entre la broche 3 (VBAT) et la masse pour
conserver la date et lheure en cas de coupure dalimentation principale. Si on ne veut
pas utiliser une pile de sauvegarde, la broche 3 doit tre relie la masse.
La sortie SQW/OUT est relie une rsistance de pull-up et la masse. Il est drain
ouvert ( lair), mais peut tre connect la broche RB0/INT de PIC en mode
interruption.
3.7 Interfaage USB entre un ordinateur PC et la carte dacquisition
3.7.1 Gnralit sur le bus USB
Nous avons opt pour ce type de communication srie afin de commander notre carte
dacquisition sans toucher lunit de contrle de la carte. En effet le bus USB permet la
communication entre le PIC et un terminal (ordinateur..) ainsi on peut modifier le programme,
effacer lancien programme et implmenter un autre nouveau, rcuprer lhistorique de
donnes et changer les paramtres de fonctionnement de la carte .Ainsi le contrle se fait
depuis notre ordinateur et sans toucher au matriel.
Figure 22 : Composition dun cble USB
7/24/2019 Rapport projet fin d'tudes.pdf
49/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
49 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
La connectique USB se compose de 4 fils disposs dans une paire torsade afin de garantir une
meilleure immunit aux bruits. Un fils VBUS amne+5V dalimentation, un autre est pour la
masse et deux fils destins au transfert de donnes (D+ et D-) (voir figure 22).
Un priphrique USB donne une information sur sa vitesse de transfert selon le branchement
des broches D+ et D-, il travaille en pleine vitesse si une rsistance de rappel pull-up est
connecte D+ et en basse vitesse si elle est connecte D-.
Figure 23 : Paquet de transaction de lUSB
Chaque transaction USB est caractrise par quatre types de paquet :
SOF (Start of frame) : cest une trame de 11 bits
Token (En-tte): informe le priphrique USB que lhte veut lire, envoyer les
informations ou commencer les transferts.
Data (Optionnel): paquet de donne.
Acknowledge (Handshake): un paquet daccus de rception pour les transactions.
Il existe 4 modes de transfert sur le bus USB :
Transfert de contrle : utilis pour la configuration dun priphrique
Transfert par Interruption: utilis par les priphriques ayant peu de donnes
transmettre
Transfert par Bloc : qui permet le transfert de gros volume de donnes.
Transfert Isochrone : utilis par les priphriques pleine et haute vitesse.
La topologie est une topologie toile srie ou encore tiered star qui tolre jusqu' 5niveaux de concentrateurs. La spcification limite le nombre de priphrique 127.
Le protocole USB est, comme tous les autres protocoles un protocole encapsulation. Le clientdriver communique les demandes de transfert des applications via des IRP (I/O Packet). Puis,lUSB driver traduit chaque transfert en une suite de transactions. Ensuite lUSB HostController driver regroupe les transactions en trames et finalement lUSB Host Controllertraduit les transactions en paquets et enchane les trames.
7/24/2019 Rapport projet fin d'tudes.pdf
50/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
50 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.7.2 Interfaage avec PIC via port USB
Figure 24 : Schma de connexion USB avec le PIC
3.8 La trame de donnes
Selon le cahier des charges, le poste de supervision doit rcuprer comme informations ;
ladresse source (numro du poste en panne), ladresse destination (numro du
concentrateur), les tats des postes (entres TOR), ainsi que les dates des pannes. Cest pour
cette raison que nous avons opt pour le format de la trame suivant:
Tableau 6 : Format de la trame de donnes
1. Synchronisation :
Cette squence va nous servir synchroniser entre le module acquisition et le moduleconcentrateur ainsi rcuprer la donne utile relative au poste.
2. Source :
Vu que La LYDEC dispose de 4000 postes, chaque poste doit tre identifi par un numro
unique le champ source est cod alors sur 2 octets fin didentifier tous les postes.
7/24/2019 Rapport projet fin d'tudes.pdf
51/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
51 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3. Destination
Chaque concentrateur peut grer environ 128 postes qui se trouvent dans son champ
daction, dou un octetsest suffisant pour lidentification de tous les concentrateurs
4. Etat des ETOR
Les entres TOR permettent de localiser les tats des postes donns par les dtecteurs de
dfaut, chaque carte dacquisition contient 8 entres TOR
5. Date
Pour la date, on a fix un champ de 6 octets, un octet rserv pour la seconde, un autre pour la
minute, et un troisime pour lheure, les autres 3 octets sont utiliss successivement pour le
jour, le mois et lanne.
6. CRC
CRC veut dire (Cyclic Redundancy Code) ; Le calcul de CRC permet au rcepteur d'un message
de vrifier que les donnes transmises ne contiennent pas d'erreurs. Pour faire cela,
l'metteur du message calcule une valeur "Checksum" qui est fonction du contenu du
message, puis l'ajoute la fin du message. Le rcepteur fait le mme calcul, et contrle que le
"CheckSum" a la mme valeur que celui de l'metteur ainsi on vrifie bien lintgrit de la
donne.
7/24/2019 Rapport projet fin d'tudes.pdf
52/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
52 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Partie 2 : Etude logicielle
3.1 Organigramme de fonctionnement gnral du systme
Figure 25 : organigramme de fonctionnement du systme.de transmission dtat
Routine RS232
Stockage de la donne
Calcul CRC
Emission de la trame + CRC
Dtection de la synchronisation
Rception trame + CRC
Lecture de lhorloge
Formation de la trame
Stockage dans lEEPROM
LED rougeLED verte
Test dfaut
Dbut
Initialisation
NON OUI
7/24/2019 Rapport projet fin d'tudes.pdf
53/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
53 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Lorganigrammede la figure 25 dcrit le fonctionnement gnral de notre systme. Si le test
de dfaut localis par le dtecteur de panne est positif, une LED rouge sallume indiquant ltat
de ce poste, dans le cas chant une LED verte sallume.Si le dfaut est dtect on lit la date et
lheure depuis le circuit dhorloge temps rel DS1307en suivant la procdure dcrite dans le
paragraphe horodatage avec circuit DS1307.
La dtection de dfaut est suivie par la formation dune trame de N bits contenant des
informations sur le poste en panne et essentiellement lidentifiant du poste, ltat de ce
dernier, lheure et la date du dfaut. Ces informations sont stockes par la suite dans une
mmoire EEPROM dont le but est de les rcuprer en cas de perte de communication (voir
paragraphe stockage de donnes). Ensuite en procdant par la mthode de calcul du champ
CRC (code correcteur derreur) dtaill dans le paragraphe contrle par CRC, on rajoute la
trame ce champ CRC calcul et la squence de synchronisation que nous avons choisie (voir
chapitre 5 partie logicielle). Ainsi on commence lmission de notre trame bit par bit (cette
mission est dcrite par lorganigramme mission de la trame de donnes).
A la rception, nous rcuprons la trame en dtectant la squence de synchronisation. Pour
sassurer de lintgrit de notre trame on applique lalgorithme dtaill dans le paragraphe
contrle par CRC au niveau rception. Dans le cas positive (reste de la division polynomiale de
la trame par le polynme gnrateur est gal zro), la donne est stocke puis envoye via la
routine RS232 vers le module GSM qui va lacheminer sous forme dun message au poste
superviseur.
7/24/2019 Rapport projet fin d'tudes.pdf
54/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
54 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.2Organigramme dmission de la trame de donnes
Figure 26 : organigramme de lmission de la trame
Lorganigramme de la figure 26 reprsente la mthode que nous avons adopte pour
lmission de la trame de donnes de la carte dacquisition vers le concentrateur. Aprs
linitialisation du systme, on commence par la formation de la trame transmettreconstitue de 13 octets ( N=104) y compris le champ CRC, ensuite la mthode consiste
transmettre les N bits qui constituent la trame bit par bit : on transmet le premier bit suivi
dun dcalage gauche chaque fois dun bit , aprs on passe au deuxime bit et ainsi de suite
jusqu ce quon arrive transmettre tous les bits de la trame; autrement le compteur passe
la valeur N. Le contrle de lintgrit de la trame est vrifi par un contrle du champ CRC.
Compteur=N
Incrmentation compteur
Dcalage gauche de la trame
Envoie du premier bit MSB
Compteur=0
Initialisation
Formation de la trame de N bits
Dbut
7/24/2019 Rapport projet fin d'tudes.pdf
55/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
55 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
3.3Contrle par CRC
Figure 27 : Organigramme de contrle de la trame par CRC
Dbut
Division de la trame par un polynmegnrateur
Rcupration de CRC
Dcalage trame de N-1 droite
Reste
division=0
Emission trame + CRC
Rception trame
Division
(Trame reu / polynme gnrateur)
Calcul trame + CRC
(Trame XOR polynme gnrateur de
degr N)
Stockage trame
7/24/2019 Rapport projet fin d'tudes.pdf
56/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
56 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Le calcul de champ CRC utilise le principe de la division polynomiale. Ainsi, on va diviser la
trame mise par un polynme gnrateur de degr N et donc rcuprer le CRC, la rception,
on divise la trame reue contenant le CRC par ce mme polynme gnrateur. Si le reste est
nul ceci veut dire que notre trame reue est correcte (voir figure 27).
3.4Stockage de donnes
Figure 28 : Organigramme dcriture dans 24C64
La figure 28 dcrit la procdure de stockage de donnes dans lEEPROM 24C64, les tapes
ncessaires pour grer cette fonction sont :
7/24/2019 Rapport projet fin d'tudes.pdf
57/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
57 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
Lancement d'un START:
L'utilisateur doit mettre le bit SEN (de SSPCON2) "1".
- Les broches SDA et SCL tant toutes les deux "1", le module fait passer la broche SDA de
"1" "0" ce qui gnre une condition de START.
- Le bit S (de SSPSTAT) passe "1" pour signaler le START.
- A la fin du START, le bit SEN est remis "0" par le hard.
- Ds que le flag SSPIF (de PIR1) passe "1" pour signaler la fin du START, on peut charger
le registre de transmission SSBUF avec l'octet transmettre. Ne pas oublier de remettre ce
flag "0" par le soft.
Transmission :
- Ds que le registre SSBUF est charg, le bit BF (de SSPSTAT) passe "1" pour signaler que
la transmission est en cours.
- Au 8eme coup de CLK, la transmission est termine et le bit BF repasse "0".
Acquittement :
- Quand l'esclave rpond lACK, le bit ACKSTAT passe "0".
- La fin de lACK est signale par le Flag SSPIF qui passe "1". On doit alors remettre ce flag
"0" par soft.
Lancement d'un STOP :
- L'utilisateur doit mettre le bit PEN (de SSPCON2) "1". Le module fait alors passer SDA
"0" puis force SCL "1". Quand SCL est "1" il fait passer SDA de "0" "1", ce qui gnre une
condition de STOP.
- Le bit P (de SSPSTAT) passe "1" pour signaler le STOP.
- A la fin du STOP, le bit PEN est remis "0" par le hard.
- Le flag SSPIF (de PIR1) passe "1" pour signaler la fin du STOP.
Rponse du matre l'esclave :
Il s'agit soit d'un ACK soit d'un NOACK :
- Positionner le bit ACKDT (de SSPCON2) en fonction de la rponse faire.
- Mettre le bit ACKEN (de SSPCON2) "1".
- La fin de transmission de lACK ou du non ACK est signale par le flag SSPIF qui passe "1".
Ne pas oublier de le remettre "0" par soft.
Rception d'un octet par le matre :
7/24/2019 Rapport projet fin d'tudes.pdf
58/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
58 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
- Pour cela il faut mettre le module en rception en portant le bit RCEN "1".
- La fin de rception est signale par le passage "1" du flag SSPIF, que l'on remettra "0"
par soft.
- On peut alors lire l'octet reu dans SSBUF.
3.5Horodatage
Ecriture sur DS1307
L'metteur est le matre et le rcepteur est l'esclave (DS1307). Le registre d'adresse 0x04 du
DS1307 contient la date (daprs le datasheet du DS1307).
Pour rgler le calendrier au 27 du mois par exemple, il faut crire la donne 0x27 (codageBCD) dans le registre d'adresse 0x04 du DS1307.
Le bus I2C utilise le protocole suivant :
Figure 29 : Ecriture de la donne de lesclave DS1307
1) Pour initier le dialogue, le matre cre une condition Start2) Le matre envoie l'adresse de l'esclave (1010100) suivi du bit 0 (bit Write)3) L'esclave rpond (accus de rception : bit Acknowledge)4) Le matre envoie l'adresse du registre (0x04) crire5) L'esclave rpond (accus de rception : bit Acknowledge)6) Le matre envoie la donne (0x27) crire7) L'esclave crit la donne puis envoie un accus de rception (bit Acknowledge)8) Le matre termine le dialogue avec une condition Stop
Le bus I2C est maintenant libre (SCL = 1, SDA = 1 : niveaux de repos).
Lecture sur DS1307
Dans ce cas L'metteur est l'esclave et le rcepteur est le matre.
Les registres d'adresses 0x00 0x06 du DS1307 contiennent respectivement les secondes,minutes, heures, jours, dates, mois et annes (cf. datasheet du DS1307).
7/24/2019 Rapport projet fin d'tudes.pdf
59/124
CHAPITRE 3 : Etude Et Conception du module dAcquisition
59 Aboubaker BACHA & Mohammed LAKHLOUFI Rapport de projet de fin dtudesPromotion 2012
La figure 30, prsente la mthode comment lire, d'une seule traite, le contenu des registresd'adresses 0x00 0x06 du DS1307 :
Figure 30 : Lecture de la donne de lesclave DS1307
1) Pour initier le dialogue, le matre cre une condition Start2) Le matre envoie l'adresse de l'esclave (1010100) suivi du bit 0 (bit Write)3) L'esclave rpond (accus de rception : bit Acknowledge)
4)
Le matre envoie l'adresse du registre (0x00) lire5) L'esclave rpond (accus de rception : bit Acknowledge)6) Le matre met une condition Repeated Start7) Le matre envoie l'adresse de l'esclave (1010100) suivi du bit 1 (bit Read)8) L'esclave rpond (accus de rception : bit Acknowledge)9) L'esclave envoie le contenu du registre d'adresse 0x00 au matre10)Le matre rpond (accus de rception : bit Acknowledge)11)L'esclave envoie le contenu du registre d'adresse 0x01 (automatiquement
incrment) au matre12)Le matre rpond (accus de rception : bit Acknowledge)13)L'esclave envoie le contenu du registre d'adresse 0x02 (automatiquement
incrment) au matre14)Le matre rpond (accus de rception : bit Acknowledge)
21)L'esclave envoie le contenu du registre d'adresse 0x06 (automatiquement incrment)
au matre22)Le matre rpond (accus de rception : bit Not Acknowledge)23)Le matre termine le dialogue avec une condition Stop
Le contenu du registre d'adresse 0x00 du DS1307 est 0x06 (codage BCD : 06 secondes). Le contenu du registre d'adresse 0x01 est 0x56 (c'est--dire 56 minutes).
Le contenu du registre d'adresse 0x02 est 0x09 (c'est--dire 09 heures). Le contenu du registre d'adresse 0x03 est 0x03 (c'est--dire Mardi). Le contenu du registre d'adresse 0x04 est