Rangkaian Multilevel @2012,Eko Didik Metode Metode …didik.blog.undip.ac.id/files/2012/02/TSK205-Kuliah5-MetodeQuineMcK... · I Penyederhanaan fungsi logika ... I Bmin - Visualizer

Metode QuineMcKluskey dan

Rangkaian Multilevel

@2012,Eko DidikWidianto

MetodeQuine-McKluskey


Bacaan Lebih Lanjut

Ringkasan

Lisensi

Metode Quine McKluskey danRangkaian Multilevel

Kuliah#5 TSK205 Sistem Digital - TA 2011/2012

Eko Didik Widianto

Teknik Sistem Komputer - Universitas Diponegoro






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Umpan Balik

I Sebelumnya dibahas tentang optimasi rangkaian denganpenyederhanaan ekspresi logika secara Aljabar, petaKarnaugh dan rangkaian multi-output untuk rangkaianSOP maupun POS

I Dalam kuliah ini, akan dibahas tentang:I Penyederhanaan fungsi logika menggunakan metode

tabular Quine-McKluskey untuk aplikasi komputerI Program bantu komputer untuk melakukan sintesis

rangkaian logika minimum dan analisis rangkaian, yaituBmin, Qmls dan Qucs

I Sintesis dan analisis rangkaian multilevel (lebih dari 2 level)






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Kompetensi Dasar

I Setelah mempelajari bab ini, mahasiswa akan mampu:1. [C2] Mahasiswa akan mampu memahami algoritma/metode

tabular Quine-McKluskey untuk fungsi logika sehinggadihasilkan rangkaian yang minimum

2. [C3] Mahasiswa akan mampu menggunakan perangkatlunak komputer untuk menyederhanakan rangkaian logikadan untuk menganalisis rangkaian logika minimum

3. [C5] Mahasiswa akan mampu mendesain dan menganalisisrangkaian multilevel dengan tepat jika diberikan konstrainjumlah fan-in yang terbatas di teknologi implementasi chip,misalnya di FPGA jumlah masukan maksimal gerbangadalah 3 buah masukan

I LinkI Website: http://didik.blog.undip.ac.id/2012/02/24/

kuliah-sistem-digital-tsk-205-2011/I Email: [email protected]

http://didik.blog.undip.ac.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/

http://didik.blog.undip.ac.id/2012/02/24/kuliah-sistem-digital-tsk-205-2011/

mailto:[email protected]






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Bahasan

Metode Quine-McKluskeyAlgoritma Quine-McCluskeySimulasi dan Analisis RangkaianProgram Bantu Komputer


Bacaan Lebih Lanjut

Ringkasan

Lisensi




MetodeQuine-McKluskeyAlgoritma Quine-McCluskey

Simulasi dan AnalisisRangkaian

Program Bantu Komputer


Bacaan Lebih Lanjut

Ringkasan

Lisensi

Metode Quine-McKluskey (QM)I Digunakan untuk

menyederhanakan fungsi logikasehingga dihasilkan rangkaianlogika minimal

I Disebut juga metode tabular,karena menggunakan tabulasi

I Dikembangkan oleh W.V. Quineand Edward J. McCluskeyAlgoritma ini memberikan hasilyang deterministik untukmemastikan bahwa fungsilogika yang minimal telahtercapai

I Fungsinya seperti petaKarnaugh, namun lebih efisienuntuk digunakan di programkomputer

I Untuk fungsi dengan lebihdari 4 variabel

I Namun, jumlah variabel akanmenaikan waktu eksekusi(run-time) secaraeksponensial

(Willard Quine,Wikipedia)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Bahasan



Bacaan Lebih Lanjut

Ringkasan

Lisensi








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Algoritma Quine-McKluskey

Algoritma Quine McKluskey:1. Bangkitkan prime implicant2. Susun tabel prime implicant3. Sederhanakan tabel

3.1 Buang prime implicant esensial. Note: nanti disertakandalam fungsi akhirnya

3.2 Row dominance3.3 Column dominance

4. Selesaikan tabelTujuannya mencari prime implicant esensial (primer,sekunder, dst)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Buat Prime Implicant

Diinginkan rangkaian:f (x1, x2, x3, x4) =

∑m(0, 2, 5, 6, 7, 8, 10, 12, 13, 14, 15)

Langkah 1: Bangkitkan Prime Implicant

I Baris duplikat dihapus








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Susun Tabel Prime Implicant

Langkah 2: Susun Tabel Prime ImplicantI Disusun dari langkah 1, kolom 3








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Hapus Prime Implicant Esensial

Langkah 3a: Hapus Prime Implicant Essensial dari Tabel(Iterasi #1)

I Prime implicant esensial: x2x4 dan x2x4

I dibuang untuk penyederhanaan lebih lanjutI ditambahkan di solusi akhir








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Hapus Baris Dominan

Langkah 3b: Hapus Baris yang Mendominasi(Dominationg Row)

I Baris ke-14 dihapus karena setiap term perkalian yangmengkover 6 atau 12 akan mengcover 14

Langkah 3c: Pilih Kolom

I prime implicant x3x4 dan x2x3 saling mendominasi, bisadipilih salah satu

I x1x4 dan x1x2 saling mendominasi, bisa dipilih salah satu








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Hapus Prime Implicant Esensial SekunderLangkah 3a: Hapus Prime Implicant Essensial Sekunder(Iterasi #2)Terdapat 2 solusi

I Prime implicant esensial sekunder: x3x4 dan x1x4 ataux2x3 dan x1x2

I dibuang untuk penyederhanaan lebih lanjutI ditambahkan di solusi akhir








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Solusi Akhir

Langkah 4: Solusi AkhirI Tidak ada lagi baris yang perlu disederhanakanI Solusi minimum akan berisi prime implicant esensial

primer dan sekunder

I fmin = x2x4 + x2x4 +

{x3x4 + x1x4x2x3 + x1x2

}








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Bahasan



Bacaan Lebih Lanjut

Ringkasan

Lisensi








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Simulasi dan Analisis Rangkaian

I Skematik rangkaian fmin = x2x4 + x2x4 + x3x4 + x1x4








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Diagram Pewaktuan

I Diagram pewaktuanf (x1, x2, x3, x4) =

∑m(0, 2, 5, 6, 7, 8, 10, 12, 13, 14, 15)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Latihan

Diinginkan rangkaian:f (x1, x2, x3, x4) =

∑m(2, 3, 7, 9, 11, 13) +

∑d(1, 10, 15)

I Akan dikerjakan dengan software di slide berikutnya








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Bahasan



Bacaan Lebih Lanjut

Ringkasan

Lisensi








Bacaan Lebih Lanjut

Ringkasan

Lisensi


I Program bantu komputer (CAD: Computer-Aided Design)dapat dimanfaatkan untuk desain dan simulasi rangkaianlogika

I program desain: untuk mensintesis rangkaian logika darisuatu fungsi logika

I menghasilkan rangkaian logika minimalI Bmin - Visualizer of Boolean Minimization

(http://bukka.eu/bmin/0.5.0). Program GUI Qt untukminimalisasi fungsi logika dengan K-Map dan tabularQuine-McKluskey

I Qmls - Quine-McCluskey Logic Simplifier(http://sourceforge.net/projects/qmls/). Program CLIuntuk minimalisasi fungsi logika dengan tabularQuine-McCluskey

I program simulasi/analisis rangkain logikaI Qucs - Quite Universal Circuit Simulator

(http://qucs.sourceforge.net/). Program GUI Qt untukdesain dan simulasi rangkaian elektronik, termasuk rangkaiandigital

http://bukka.eu/bmin/0.5.0

http://sourceforge.net/projects/qmls/

http://qucs.sourceforge.net/








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Bmin: Visualizer of Boolean Minimization

I Program GUI untuk meminimalkan fungsi logikaI Dibuat oleh Jakub Zelenka. Versi terbaru 0.5.0I Pustaka grafis: QtI Masukan: Maxterm dan minterm, don’t careI Metode minimalisasi: peta Karnaugh dan Quine-McCluskeyI Representasi fungsi minimal: SOP dan POSI Batasan:

I Peta Karnaugh untuk fungsi sampai 6 variabelI Quine-McCluskey untuk fungsi sampai 10 variabelI Nama variabel harus satu buah karakter ASCII

I Alamat website: http://bukka.eu/bmin/0.5.0

http://bukka.eu/bmin/0.5.0








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Menu Utama Bmin








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Masukan BminFungsi f (x1, x2, x3, x4) =

∑m(2, 3, 7, 9, 11, 13) +

∑d(1, 10, 15)

I Jumlahvariabelmasukanmaksimal 10

I Namavariabel:karakter ascii

I Nilai variabel:0, 1, X (don’tcare)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Hasil Desain Bmin dengan K-map

I Masukan: f (d , c, b, a) = sum m(2, 3, 7, 8, 11, 13) + sum d(0, 10, 15)I Fungsi sederhana: f (d , c, b, a) = ab + a′c′ + acd (output)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Konversi ke POS

I Masukan: f (d , c, b, a) = prod m(1, 4, 5, 6, 9, 12, 14) ∗ prod d(0, 10, 15)I Fungsi sederhana: f (d , c, b, a) = (b + d)(a + c′)(a′ + b + c) (output)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Hasil Desain Bmin dengan QM

I Masukan: f (d , c, b, a) = sum m(2, 3, 7, 8, 11, 13) + sum d(0, 10, 15)I Fungsi sederhana: f (d , c, b, a) = ab + a′c′ + acd (output)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

QM: Konversi ke POS

I Masukan: f (d , c, b, a) = prod m(1, 4, 5, 6, 9, 12, 14) ∗ prod d(0, 10, 15)I Fungsi sederhana: f (d , c, b, a) = (b + d)(a + c′)(a′ + b + c) (output)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Qmls: Quine-McCluskey Logic Simplifier

I Program CLI (command line interface) untukmeminimalkan fungsi logika

I Dibuat oleh Dannel Albert <[email protected]>.Versi terbaru 0.2

I CLI, masukan diberikan dari command line atau file teksI Masukan: minterm, don’t care

I Nama variabel: string sebarang, bisa dengan indeks(misalnya: x4, a1 dan seterusnya)

I Metode minimalisasi: Quine-McCluskeyI Representasi fungsi minimal: SOPI Alamat website:










Bacaan Lebih Lanjut

Ringkasan

Lisensi

Masukan Fungsi dari File Teks

I Dari fungsi f (x1, x2, x3, x4) = m(2, 3, 7, 8, 11, 13) + d(0, 10, 15)I Menghasilkan fungsi sederhana yang sama:

f (x1, x2, x3, x4) = x3x4 + x ′2x ′

4 + x1x2x4








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Fungsi dengan 10 Variabel (Bmin)I Masukan: f ((j, i, h, g, f , e, d , c, b, a) =

sum m(1, 73, 75, 77, 79, 203, 205, 207, 329, 331, 335, 463, 1023) +sum d(201, 333, 457, 459, 461)

I Fungsi sederhana:f (j, i, h, g, f , e, d , c, b, a) = ab′c′d ′e′f ′g′h′i ′j ′ + ade′f ′gj ′ + abcdefghij(output)








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Fungsi dengan 10 Variabel (Qmls)

I Fungsi: f (x1, x2, x3, x4, x5, x6, x7, x8, x9, x10) =m(1023, 73, 75, 77, 79, 203, 205, 207, 329, 331, 335, 463, 1) +d(201, 333, 457, 459, 461)

I Fungsi sederhana:f (x1, x2, x3, x4, x5, x6, x7, x8, x9, x10) = x1x2x3x4x5x6x7x8x9x10 +x1′x4x5′x6′x7x10 + x1′x2′x3′x4′x5′x6′x7′x8′x9′x10








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Qucs: Quite Universal Circuit Simulator

I Program GUI untuk mensimulasikan rangkaianelektronika, termasuk rangkaian digital

I Dibuat oleh Michael Margraf. Versi yang digunakan 0.0.15(2009, uBuntu Lucid)

I Pustaka grafis: QtI Masukan: skematik rangkaian digitalI Alamat website: http://qucs.sourceforge.net/

http://qucs.sourceforge.net/








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Simulasi Rangkaian dengan Qucs

I Skematik rangkaian fmin = x2x4 + x2x4 + x3x4 + x1x4

I Simulasi digital menggunakan tabel kebenaran








Bacaan Lebih Lanjut

Ringkasan

Lisensi

Hasil Simulasi dengan Qucs






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Implementasi Rangkaian 2-Level

I Rangkaian 2-levelAND-OR dan NAND-NAND dibentuk dari persamaan SOPOR-AND dan NOR-NOR dibentuk dari persamaan POS






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Problem Fan-in

I Saat jumlah masukan bertambah, rangkaian 2-level akanmenemui kendala fan-in

I Fan-in: jumlah input ke suatu gerbang atau komponenrangkaian tertentu

I Tergantung teknologi yang digunakan untukmengimplementasikan rangkaian

I Di CPLD, fungsi SOP 2-level dengan tiap term lebih dari 2literal dapat langsung diimplementasikan

I Di FPGA dengan LUT 2-masukan, fungsi tersebut tidakdapat langsung diimplementasikan

I Perlu dikonversi menjadi fungsi dengan term 2-literalI Kendala fan-in lainnya adalah delay propagasi

I propagasi delay: waktu yang dibutuhkan untukmempropagasikan nilai masukan sampai ke keluarangerbang

I Jumlah masukan semakin banyak, delay propagasi akanbertambah






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Implementasi fungsi di CPLD

I Misalnya: f (x1, ..., x7) = x1x3x6 + x1x4x5x6 + x2x3x7 + x2x4x5x7

I Di CPLD, implementasi fungsi ini tidak ada masalah,karena mempunyai cukup masukan (7 input), gerbangAND (1 per term perkalian) dan gerbang OR (satu perkeluaran AND)






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Implementasi fungsi di FPGA

I Misalnya: f (x1, ..., x7) = x1x3x6 + x1x4x5x6 + x2x3x7 + x2x4x5x7I Di FPGA dengan LUT 2-masukan, fungsi tidak dapat langsung

diimplementasikanI Fungsi f mempunyai term dengan 3 dan 4 literal,

memerlukan gerbang AND 3-masukan dan 4-masukanI Terdapat 4 term perkalian yang harus di-OR-kan,

memerlukan gerbang OR 4-masukan

I Fan-in yang diperlukan untukmengimplementasikan fungsi initerlalu banyak untuk FPGA






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Sintesis Multilevel

I Untuk mengatasinya, fungsi harus dinyatakan dalamekspresi logika multilevel

I Hanya mengandung term dengan 2 literalI Implikasinya: rangkaian bisa lebih dari 2 level −→multilevel

I Teknik sintesis multilevel:I FaktoringI Dekomposisi fungsi






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Teknik Faktoring

I Memanfaatkan hukum distributif untuk menuliskan ekspresidengan term ber-literal lebih sedikit −→implementasi di FPGA dgLUT 2-masukan

f (x1, ..., x7) = x1x3x6 + x1x4x5x6 + x2x3x7 + x2x4x5x7

= x1x6 (x3 + x4x5) + x2x7 (x3 + x4x5)

= (x1x6 + x2x7) (x3 + x4x5)






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Contoh Faktoring

I Diberikan:

f = x1x2x3x4x5x6 + x1x2x3x4x5x6

= x1x3x4 (x2x5x6 + x2x5x6)






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Contoh Faktoring

I Nyatakan ekspresi berikut agar hanya membutuhkangerbang AND dan OR 2-masukan!

I f (x1, ..., x7) = x1x2x4x5 + x1x2x6x7 + x3x4x5 + x3x6x7

f (x1, ..., x7) = x1x2x4x5 + x1x2x6x7 + x3x4x5 + x3x6x7

= x1x2 (x4x5 + x6x7) + x3 (x4x5 + x6x7)

= (x1x2 + x3) (x4x5 + x6x7)






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Contoh Faktoring

I Nyatakan ekspresi berikut agar hanya membutuhkangerbang AND dan OR 2-masukan!

I f (x1, ..., x7) = x1x2x4x5 + x1x2x6x7 + x3x4x5 + x3x6x7

f (x1, ..., x7) = x1x2x4x5 + x1x2x6x7 + x3x4x5 + x3x6x7

= x1x2 (x4x5 + x6x7) + x3 (x4x5 + x6x7)

= (x1x2 + x3) (x4x5 + x6x7)






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Kompleksitas Wiring

I Space di Integrated Circuit (IC) ditempati olehI Gerbang-gerbang penyusun rangkaianI Wire yang dibutuhkan untuk menghubungkan gerbang

I Tiap literal dari suatu ekspresi logika diimplementasikan dengan1 wire yang membawa sinyal logik yang diinginkan

I Faktoring mengurangi jumlah literal, sehingga dapat digunakanuntuk mengurangi kompleksitas dalam rangkaian logika

I Parameter dalam sintesis:I cost rangkaian (jumlah gerbang)I fan-inI kecepatan rangkaian yang dihasilkanI kompleksitas wire






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Teknik Dekomposisi Fungsional

I Rangkaian dapat didekomposisi menjadi sub-subrangkaian

I Mengurangi kompleksitas rangkaian di wiring dan gerbanglogika

I Satu atau beberapa sub-rangkaian mengimplementasikanfungsi yang digunakan di beberapa bagian untukmembentuk rangkaian lengkapnya

I Ekspresi logika 2-level digantikan dengan dua atau lebihekspresi

I Ekspresi-ekspresi tersebut dikombinasikan untukmembentuk rangkaian multilevel

I CAD banyak memanfaatkan konsep dekomposisi fungsiI Mengimplementasikan fungsi general dengan konstrain

I Fungsi harus ’fit’ di block logika yang tersedia






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Contoh Dekomposisi

Ekspresi minimum: f = x1x2x3 + x1x2x3 + x1x2x4 + x1x2x4

I Rangkaian diimplementasikan dengan 4 gerbang AND, 1gerbang OR, dan 2 gerbang NOT dan 18 masukan kesemua gerbang

I Fan-in=3 untuk gerbang AND dan 4 untuk gerbang ORI Faktoring: f = (x1x2 + x1x2) x3 + (x1x2 + x1x2) x4I Misalkan g(x1, x2) = (x1x2 + x1x2)I Perhatikan:

g = (x1x2 + x1x2) =(

x1x2

)(x1x2

)= (x1 + x2) (x1 + x2)

= x1x1 + x1x2 + x2x1 + x2x2

= x1x2 + x1x2

I Sehingga, f dapat dinyatakan: f = gx3 + gx4I g adalah subfungsi. f (x1, x2, x3, x4) = h [g(x1, x2), x3, x4]I Implementasi rangkaian?






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Analisis Rangkaian Multilevel






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Bacaan Lebih Lanjut

1. Website project bmin: http://bukka.eu/bmin/0.5.02. Website project qmls: http://qmls.sourceforge.net/3. Qucs: Getting Started with Digital Circuit Simulation.

Download: http://qucs.sourceforge.net/docs/digital.pdf






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Ringkasan Kuliah

I Yang telah kita pelajari hari ini:I Penyederhanaan fungsi logika menggunakan metode

tabular Quine-McKluskey untuk aplikasi komputerI Program bantu komputer untuk melakukan sintesis

rangkaian logika minimum dan analisis rangkaian, yaituBmin, Qmls dan Qucs

I Sintesis dan analisis rangkaian multilevel (lebih dari 2 level)

I Latihan:I Lihat Tugas#3

I Yang akan kita pelajari di pertemuan berikutnya adalahteknologi CMOS untuk mengimplementasikan gerbanglogika

I Pelajari: http://didik.blog.undip.ac.id/files/2011/03/TSK205-Kuliah6-CMOS_TinjauanPraktikal.pdf

http://didik.blog.undip.ac.id/files/2011/03/TSK205-Kuliah6-CMOS_TinjauanPraktikal.pdf

http://didik.blog.undip.ac.id/files/2011/03/TSK205-Kuliah6-CMOS_TinjauanPraktikal.pdf






Bacaan Lebih Lanjut

Ringkasan

Lisensi

Lisensi

Creative Common Attribution-ShareAlike 3.0 Unported (CCBY-SA 3.0)

I Anda bebas:I untuk Membagikan — untuk menyalin, mendistribusikan,

dan menyebarkan karya, danI untuk Remix — untuk mengadaptasikan karya

I Di bawah persyaratan berikut:I Atribusi — Anda harus memberikan atribusi karya sesuai

dengan cara-cara yang diminta oleh pembuat karyatersebut atau pihak yang mengeluarkan lisensi.

I Pembagian Serupa — Jika Anda mengubah, menambah,atau membuat karya lain menggunakan karya ini, Andahanya boleh menyebarkan karya tersebut hanya denganlisensi yang sama, serupa, atau kompatibel.

I Lihat: Creative Commons Attribution-ShareAlike 3.0Unported License

http://creativecommons.org/licenses/by-sa/3.0/

http://creativecommons.org/licenses/by-sa/3.0/

Documents

Rangkaian Multilevel @2012,Eko Didik Metode Metode …didik.blog.undip.ac.id/files/2012/02/TSK205-Kuliah5-MetodeQuineMcK... · I Penyederhanaan fungsi logika ... I Bmin - Visualizer