Product Manual · 2015-04-21 · r1 12k 1% dgnd dgnd dgnd dgnd dgnd usb_d+ usb_d-usb1 ux60-mb-5st, miniusb type ab d-2 d+ 3 vb 1 id 4 g2 7 g3 6 g1 5 usb_5v c1 f c2 f d3 r r2 usb_5v

Product Manual FANDA (Flexiable And Adaptive) - FA3

(Xilinx FPGA XC7A100T - EVM 보드)

Embedded and Logic Solution

eLogics

RM607-1, Digital Empire, #685,Gasan-dong,

Geumcheon-gu Seoul, Korea. (Zip: 150-023)

Phone: (02) 2624-2573

Fax: (02)2624-2575

[email protected]

www.eLogics.co.kr

이로직스

서울 특별시 금천구 가산동 568번지

디지털엠파이어 607-1호 (우: 152-050)

전화: (02) 2624-2573

팩스: (02)2624-2575

[email protected]

www.eLogics.co.kr

© 2011 eLogics All rights reserved

mailto:[email protected]

mailto:[email protected]

Flexible AND Adaptive (FANDA-FA3) Manual V. 1.0 [2015-04-08]

Embedded and Logic Solution: eLogics

2

FANDA-FA3 Manual

Version Description Date Who

1.0 Initial Create 2015-04-08 Elogics



3

목차

1. 제품 설명................................................................................................................... 4

2. 제품 사양................................................................................................................... 4

3. 제품 구성................................................................................................................... 5

4. 보드 사진 및 구성도 ............................................................................................... 6

5. 블록별 부품 특징 ..................................................................................................... 7

6. FANDA-FA3 회로 설명 ........................................................................................... 8

7. 마이크로 브레이즈와 피코브레이즈 특징 ........................................................... 13

8. 콘넥터 설명 ............................................................................................................. 14

9. ISE PROM FILE(*.MCS) 만들기 ............................................................................ 17

10. EXAMPLE PROJECT ............................................................................................... 23



4

1. 제품 설명

FANDA-FA3은 Xilinx사의 Artix 시리즈 중 XC7A100T-FG324 패키지로 제작된 FPGA EVM보드

입니다. 보드 내에 Onchip PHY(10/100/1000)bps, 128Mbyte DDR3(16Bit)메모리 , LVDS

200Mhz OSC, USB2Serial,4Bbit LED, 4Bit DIP Switch등이 내장되어 있다. 또한 사용자

가 포트를 확장 할 수 있도록 60핀 IO포트가 2개 있습니다. 구동 전원은 5V 2A 전원

으로 동작하며, 동작상태를 표시하기 위한 Status LED등이 있습니다. 소프트웨어 적

으로 본 제품은 Xilinx 사에서 제공되는 Vivado, ISE Tool을 사용하며, H/W개발 언어인 VHDL,

Verilog를 습득및 여러가지 IP(UART, HDMI, DSP Block, MAC)들을 실습 할 수 있습니다. 보다

나은 설계 방법으로서 EDK, 어셈블리어(KSPSM6.EXE) Tool를 가지고 FPGA내부에 32Bit

MicroBraze, 8Bit Picobraze를 내장하는 방법과 예제 프로그램을 테스트 할 수 있는 EVM 보드

입니다. 단지 교육용만 아니라 여러 가지 용도로 응용 할 수 있도록 확장 I/O 포트가 내장되

어 있습니다.

2. 제품 사양

2.1. 하드웨어 사양

FPGA : Xilinx XC7A100T-CSG324(1000)만게이트 사용할 수 있음

DDR3-16Bit 128Mbyte(400Mhz)

AR8031-1Gbps 이더넷 PHY

Single USB2Serial Port

FPGA Configuration EEPROM(SPI PROM)

DC Power 5V 입력(역전압,과전압) 보호 회로

4 bit dip switch

4 bit LED, 전원 표시 LED

업보드 확장 콘넥터(2x40x2x2.0MM)

보드 사이즈: 115mm x 90mm

2.5V LVDS 200Mhz, 19.2Mhz OSC

전원 스위치

2.2. 소프트웨어 사양

ISE 12.4 , EDK (예제 코드), ISE 11.5 이상 지원됨

Vivado 2012, 2014.7 지원함

제공 소스: 마이크로 브레이즈 예제 기본

Serial Uart Source 코드

Picobraze Example 소스 코드

Analog Device ADC(Audio Codec 소스코드) – Audio Codec보드 구매 시

Wincap DLL 코드



5

2.3. 전기적 사양

5V 2A DC 아답터

1.0V FPGA CORE 전원

1.5V DDR3 메모리 전원

3.3V, 1.8V 선택 I/O 전원

3. 제품 구성

구분 수량 비고

FANDA-FA3 1 판매

제품 설명서 1 이로직스

회로도 PDF, ORCAD 원본 1 Webhard

제공 소스

- 마이크로브레이즈, Picobraze 예제코드 1 Webhard



6

4. 보드 사진 및 구성도

4.1. TOP 면 사진

4.2. BOTTOM면 사진



7

4.3. BLOCK DIAGRAM

5. 블록별 부품 특징

5.1. FPGA : XC7A100T-324 XILINX 28나노 공정으로 제조된 최신 칩

옵션에 따라서 XC7A15T, 35T, 50T, 100T-CG324

CSG324패키지

0.8 BALL 피치

Block RAM,PLL,DSP Slice Block

1.8V,3.3V I/O Port(선택적)

5.2. DDR3 : K4B1G1646G 1GBIT 16BIT SDRAM

16Bit DDR3 인터페이스

400Mhz 동작

96FGGA PIN

5.3. USB2SERIAL : FT232Q

USB2.0 고속 통신 UART모드 및 FIFO 모드 동작

Default : uart 통신 모드

5.4. 시스템 전원

CORE 전원: SC186-4A

DDR3

DC

RJ45

LVDS

OSC

PWR

1.0V

1.5V

1.8V

3.3V

SWITCH

1X4

P9P8

USB

ARTIX

XC7A100T-324

ETH

RNX9031



8

I/O 전원 : SC183-2A Switching Regulator

5.5. 10/100/1000bps 이더넷

Atheros 10/100/1000 이더넷 PHY

25Mhz Clock

RGMII 인터페이스,Autonegotiation

5.6. 보드 동작 클럭

2.5V MEMS LVDS OSC(7.0x5.0mm)

3.3V OSC (3.2 x 2.0mm)

6. FANDA-FA3 회로 설명

6.1. Main FPGA : Xilinx Artix XC7A100T-CSG324

FA3 보드의 전체 적인 제어를 담당함

USB2Serial 인터페이스, DDR3, MAC PHY 통신, SPI 통신

동작상태 LED 제어

확장 I/O PORT 제어

6.2. USB2Serial 회로도 .

FPGA내 BANK14 핀과 연결

3.3V I/O 전원

Mode 설정에 따라서 표준 Uart, FIFO , Jtag , SPI 모드로 사용함

Serial SPI Rom 사용

R6539K

VDD_3V3

C117

0.1uF

DGND

EECK

L9BEAD

VDD_3V3

C1244.7uF

DGND

VPHY

C114

27pF

USB_AD2 4

R32 2K

VCOREC115

27pF

VCORE

VDD_3V3

USB_AD3 4

DGND

USB_AD4 4

EEDT

R59 10K

USB_AD5 4

C116

0.1uFVDD_3V3

USB_AD6 4

C92

4.7

uF

USB_AD7 4

DGND

EECS

USB_AC0 4

DGND

DGND

VDD_3V3

USB_AC1 4

VPHY

UVCCA

USB_AC2 4

UVCCA

R64 10K

FT232_TXD 4FT232_RXD 4

USB_AC3 4

EECK

USB_AC4 4

EEDT

Y312MHz

U1

FT232HQ

VREGIN40

USBDM6

USBDP7

REF5

XTAT1

XOUT2

RESET34

EECS45

EESK44

EEDATA43

TEST42

AG

ND

4

VP

LL

8G

ND

9

GN

D10

GN

D41

GN

D11

AD013

AD114

AD215

AD316

AD417

AD518

AD619

AD720

AC021

AC125

AC226

AC327

VCCD39

VCORE38

VC

C-I

O24

VC

C-I

O46

AC428

AC529

AC630

AC731

VC

C-I

O12

VCCA37

VP

HY

3

GN

D22

GN

D23

GN

D35

GN

D36

GN

D47

GN

D48

AC832

AC933

D4

PG

B0010603M

R R1 12K 1%

DGND

DGND

DGND

DGND

DGND

USB_D+USB_D-

USB1UX60-MB-5ST, miniUSB Ty pe AB

D-2

D+3

VB1

ID4

G2

7

G3

6

G15

USB_5V

C1

4.7

uF

C2

0.1

uF

D3

PG

B0010603M

R

USB_5VR239K

USB_AC5 4USB_AC6 4

U57

93LC56BT-I

VCC6

GND2

CS5

CLK4

DI3

DO1

EECS

DGND



9

6.3. FPGA DDR3회로도

FPGA내 BANK35핀과 연결

1.5V I/O 전원

MIG(Memory IP Generator) 통해서 IP 생성

VREF 0.75V 전원

동작 주파수 400Mhz

6.4. 10/100/1000bps PHY이더넷 회로도

FPGA내 BANK14 핀과 연결

3.3V I/O 전원

RGMII 모드 사용

Picobraze를 이용한 MDIO통신

25Mhz Crystal

DDR_RST

DDR_A3

DDR_DQM1DDR_DQM0

DDR_DB9

DDR_A4

DDR_DB10

DDR_CS

DDR_A5

DDR_DB0

DDR_DQS0_PDDR_DQS0_MDDR_DQM0

CLK_DDRA#

DDR_DQS1_M

DDR_BA2

DDR_DQM1

DDR_DQS1_P

CLK_DDRA

DDR_CKE

DDR_RASDDR_CASDDR_WE

DDR_BA0DDR_BA1

DDR_OPT

DDR_A0

DDR_DB11

DDR_A6

U3

K4B1G1646QQ-HC(L)E6-667

DQ0E3

DQ1F7

DQ2F2

DQ3F8

DQ4H3

DQ5H8

DQ6G2

DQ7H7

BA0M2

BA1N8

BA2M3

RESETT2

VREFCAM8

VREFDQH1

ZQL8

LDME7UDMD3

DQ8D7

DQ9C3

DQ10C8

DQ11C2

DQ12A7

DQ13A2

DQ14B8

DQ15A3

RASJ3

CASK3

WEL3

ODTK1

CKEK9

CSL2

VDDQ.1A1

VDDQ.2A8

VDDQ.3C1

VDDQ.4C9

VDDQ.6E9

VDDQ.7F1

VDDQ.8H2

VDDQ.9H9

VDD.1B2

VDD.2D9

VDD.3G7

VDD.4K2

VDD.5K8

VDD.6N1

VDD.7N9

VDD.8R1

VDD.9R9

A0N3

A1P7

A2P3

A3N2

A4P8

A5P2

A6R8

A7R2

A8T8

A9R3

A10/APL7

A11R7

A12/BCN7

A13T3

CKJ7

CKK7

VSS.1A9

VSS.2B3

VSS.3E1

VSS.4G8

VSS.5J2

VSS.6J8

VSS.7M1

VSS.8M9

VSS.9P1

VSS.10P9

VSS.11T1

VSS.12T9

VSSQB1

VSSQB9

VSSQD1

VSSQD8

VSSQE2

VSSQE8

VSSQF9

VSSQG1

VSSQG9

UDQSC7

UDQS#B7

LDQSF3

LDQS#G3

nc/A14T7

VDDQ.5D2

DDR_DB12

DDR_A7

BANK35

U2D

XC7A100T-CS324

IO_0_35F5

IO_L1P_T0_AD4P_35C6

IO_L1N_D0_AD4N_35C5

IO_L2P_D0_AD12P_35B7

IO_L2N_D0_AD12N_35B6

IO_L3P_T0_DQS_AD5P_35A6

IO_L3N_T0_DQS_AD5N_35A5

IO_L4P_T0_35D8

IO_L4N_T0_35C7

IO_L5P_T0_AD13P_35E6

IO_L5N_T0_AD13N_35E5

IO_L6P_T0_35E7

IO_L6N_T0_VREF_35D7

IO_L7P_T1_AD6P_35C4

IO_L7N_T1_AD6N_35B4

IO_L8P_T1_AD14P_35A4

IO_L8N_T1_AD14N_35A3

IO_L9P_T1_DQS_AD7P_35B1

IO_L9N_T1_DQS_AD7N_35A1

IO_L10P_T1_AD15P_35B3

IO_L10N_T1_AD15N_35B2

IO_L11P_T1_SRCC_35D5

IO_L11N_T1_SRCC_35D4

IO_L12P_T1_MRCC_35E3

IO_L12N_T1_MRCC_35D3

IO_L13P_T2_MRCC_35F4

IO_L13N_T2_MRCC_35F3

IO_L14P_T2_SRCC_35E2

IO_L14N_T2_SRCC_35D2

IO_L15P_T2_DQS_35H2

IO_L15N_T2_DQS_35G2

IO_L16P_T2_35C2

IO_L16N_T2_35C1

IO_L17P_T2_35H1

IO_L17N_T2_35G1

IO_L18P_T2_35F1

IO_L18N_T2_35E1

IO_L19P_T3_35G6

IO_L19N_T3_VREF_35F6

IO_L20P_T3_35G4

IO_L20N_T3_35G3

IO_L21P_T3_DQS_35J4

IO_L21N_T3_DQS_35H4

IO_L22P_T3_35J3

IO_L22N_T3_35J2

IO_L23P_T3_35K2

IO_L23N_T3_35K1

IO_L24P_T3_35H6

IO_L24N_T3_35H5

IO_25_25J5

VCCO_35_0A7

VCCO_35_1C3

VCCO_35_2D6

VCCO_35_3F2

VCCO_35_4G5

VCCO_35_5J1

DDR_DB13

DDR_A8

DDR_DB14

DDR_DB1

DDR_A9

DIFF ROUTING

DDR_DB15

DDR_DB2

DDR_A10

DDR_DB3

DDR_A11

R52

240

DDR_DQS0_PDDR_DQS0_M

DDR_DQS1_PDDR_DQS1_M

DDR_DB4

DDR_A12

DDR_VREF

DDR_DB5

DDR_VREF

DDR_BA2

R4

20K

12

R3

20K

12

VCC1.5VDDR_DB6

LENGTH SAME

VCC1.5V

DDR_VREF

DDR_A11

DDR_A1

DDR_A9

DDR_A0

DDR_A8

DDR_A2

DDR_A10

DDR_A5

DDR_A7

DDR_A3

DDR_A6

DDR_A12

DDR_A4

DDR_BA0

DDR_VREFM

DDR_BA1

+

CT2

22uF

/16V

DDR_A1

C4

0.1

uF

X7R

12

C5

0.1

uF

X7R

12

C7

0.1

uF

X7R

12

C6

0.1

uF

X7R

12

C3

0.0

01uF

X7R

12

VCC1.5V

DDR_DB6

DDR_DB14

DDR_DB3

DDR_DB8

DDR_DB13

DDR_DB4

DDR_DB0

DDR_DB15

DDR_DB11

DDR_DB1

DDR_DB12

DDR_DB7

DDR_DB2

DDR_DB9DDR_DB10

DDR_DB5

DDR_CKEDDR_OPTCLK_DDRA#

CLK_DDRA

DDR_WEDDR_CASDDR_RASDDR_CS

DDR_DB7

DDR_A2

DDR_DB8

DDR_RST

DIFF ROUTING



10

6.5. UP보드 확장 콘넥터 회로도(1.8V,3.3V I/O)(Default 3.3V)

U11

AR8031_AL1A/QFN48

MDIO48

MDC1

GTX_CLK35

TX_EN34

TXD339

TXD238

TXD137

TXD036

RX_CLK33

RX_DV32

RXD327

RXD228

RXD130

RXD031

CLK_25M25

PPS22

RBIAS9

XTAL_IN7

XTAL_OUT6

RESET_B2

MDI0_P11

MDI0_N12

MDI1_P14

MDI1_N15

MDI2_P17

MDI2_N18

MDI3_P20

MDI3_N21

SIP46

SIN45

SOP43

EP

AD

49

VD

DH

_R

EG

10

SON42

LED123

LED224

INT5

WOL_INT40

LED326

SD41

DV

DD

L47

VD

D3

34

VD

DIO

_R

EG

29

LX

3

AV

DD

18

AV

DD

213

AV

DD

319

AV

DD

444

AV

DD

33

16

ETH0_RCLKETH0_RCLK

ETH0_RXD0ETH0_RXD0

ETH0_RXD3ETH0_RXD3ETH0_RXD2ETH0_RXD2

ETH0_RXDVETH0_RXDV

ETHER_D1PETHER_D1P

ETH0_RXD1ETH0_RXD1

ETHER_D2PETHER_D2P

ETHER_D0NETHER_D0NETHER_D0PETHER_D0P

ETHER_D2NETHER_D2N

ETHER_D1NETHER_D1N

ETH0_RXD3ETH0_RXD2

ETH0_RXDVETH0_RCLK

VETH_VDDIO

PHY_LED2

ETH0_RXD1ETH0_RXD0

R81

1K

DGND

L13 BEAD

D5

LED

12

ETHER_D3PETHER_D3P

R82 10K

VDDL_PHY

ETHER_D3NETHER_D3N

R83 10K

R84 DNI

VETH_AVDD_3.3VDD_3V3

R85 10K

VDDL_PHY

C132

1uF_1608

DGND

PHY_LED0

R87 1K PHY_LED1PHY_LED2

RGMII2_INT 4

R86 1K

GG-LEDLENGTH SAME

GMAC_CTLRXD4GMAC_RCLK4

GMAC_RXD24

GMAC_TCLK4GMAC_CTLTX4

GMAC_RXD04GMAC_RXD14

GMAC_RXD34

GMAC_TXD34GMAC_TXD24GMAC_TXD14

GMAC_MDC2,4GMAC_MDIO2,4

PHY_MRSET4

GMAC_TXD04

LX_VCC

L11 BEAD

L12 BEAD

Bottom place

RJ-45

CN8

HFJ11-1G01E-L12RLCON-RJ45-1P-LEDF

TD2_P4

TD1_N6 TD1_P3

SHIELD15

TD2_N5

TD3_P7

TD0_N2 TD0_P1

TD3_N8

VCC9

TCGND10

L111

L212

L313

L414

SHIELD16

DGND

PHY_LED0

DGND

VADDL_PHY

C91

1uF_1608

L10 4.7uH

C118

27pF

VDDH_PHY

DGND

C119

27pF

DGND

C120

10uF,10V

VETH_VDDIO

DGND

VETH_VDDIO

DGND

PHY_LED1

C121

1uF_1608

C122

10uF,10V

PHY_LED2

Y525MHz

R67 10K

DGND

VADDL_PHY

C123

1uF_1608

VDDL_PHY

C125

10uF,10V

R68

10K

DGND

DGND

VDD_3V3

VADDL_PHYVETH_VDDIO

PAIR SIGNAL

VDDH_PHY

R70

100K

VDD_3V3

C127

1uF_1608

VETH_AVDD_3.3

DGND

C128

1uF_1608

DGND

DGND

DGND

VADDL_PHY

C129

1uF_1608

VDD_3V3

R71

10K

VDD_3V3

ETHER_D2N

ETHER_D1P

DGND

ETHER_D0N

CHASSIS_ETH1

ETHER_D2P

ETHER_D1N

ETHER_D0P

ETHER_D3NETHER_D3P

C130 0.1uF

C131 0.1uF

CHASSIS_ETH1DGND

VETH_AVDD_3.3

PHY_LED0

R74 2.37K

PHY_LED2PHY_LED1

R76 10KR75 10K

R78 10KR77 10K

R79 10K

DGND

R80 10K

VDDH_PHY

D2

MBR140SFT1

12

CN1

CD_6123002-60PSD-60P

13579

11131517192123252729313335373941434547495153555759

24681012141618202224262830323436384042444648505254565860

VCC5VCC5

GMAC_MDC 4,8

VCC5

DGND DGNDDGND DGND

IO_L15_P164

IO_L15_N154IO_L15_P154

IO_L15_N204

GMAC_MDIO4,8

IO_L15_N164

p8

IO_L15_P34IO_L15_N34

IO_L15_P204

IO_L15_P14


IO_L15_P74

IO_L15_N54IO_L15_P54

IO_L15_N14

IO_L15_N244IO_L15_P244

IO_L15_N74

IO_L15_N84

IO_L15_P174IO_L15_N174

IO_L15_N134IO_L15_P134

IO_L15_P84

p9 CN3

CD_6123002-60PSD-60P

13579

11131517192123252729313335373941434547495153555759

24681012141618202224262830323436384042444648505254565860

DIFF SIGNALDIFF SIGNAL

TOP PLACE

IO_L15_P14 4IO_L15_N14 4

IO_L15_P19 4

IO_L15_P18 4IO_L15_N18 4

IO_L15_N21 4IO_L15_P21 4

IO_L15_N19 4

IO_L15_N22 4

IO_L15_N2 4IO_L15_P2 4

IO_L15_P10 4

IO_L15_P23 4IO_L15_N23 4

IO_L15_P22 4

IO_L15_P6 4IO_L15_N6 4

IO_L15_N10 4

IO_L15_N9 4

IO_L15_P12 4IO_L15_N12 4

IO_L15_N11 4IO_L15_P11 4

IO_L15_P9 4

VCC5

IO_L34_N45



IO_L34_GPIO05

IO_L34_P15

IO_L34_N175



IO_L34_P175

IO_L34_P205IO_L34_N205

IO_L34_P185IO_L34_N185

IO_L34_N235

IO_L34_N115IO_L34_P115

IO_L34_P125IO_L34_N125

IO_L34_P235


IO_L34_N13 5IO_L34_P13 5

IO_L34_N6 5IO_L34_P6 5

IO_L34_P14 5IO_L34_N14 5

IO_L34_N7 5

IO_L34_N15 5IO_L34_P15 5

IO_L34_N16 5

IO_L34_GPIO1 5

IO_L34_P7 5

IO_L34_N19 5IO_L34_P19 5

IO_L34_P16 5

IO_L34_P22 5

IO_L34_N21 5IO_L34_P21 5

IO_L34_P2 5

IO_L34_N10 5IO_L34_P10 5

IO_L34_N22 5

IO_L34_N24 5IO_L34_P24 5

IO_L34_N2 5



11

6.6. DOWN 보드 확장 콘넥터 회로도(1.8V,3.3V I/O)(Default 3.3V)

6.7. System Clock generation 회로도

3.3V 19.2Mhz OSC

2.5V MEMS OSC (200)MHZ LVDS OSC 기본 장착(clock+, clock-)

6.8. Reset 회로

Positive Level reset 입력( L: Reset, H: Normal)

CN7

CD_6123002-60PSD-60P

1357911131517192123252729313335373941434547495153555759

2468

1012141618202224262830323436384042444648505254565860

VCC5

DGNDDGND

DIFF SIGNAL

p9

IO_L34_N45

VCC5



IO_L34_GPIO05

IO_L34_P15

IO_L34_N175



IO_L34_P175

IO_L34_N205

IO_L34_P185IO_L34_N185

IO_L34_N115IO_L34_P115

IO_L34_P205

IO_L34_P125IO_L34_N125

IO_L34_P235IO_L34_N235


IO_L34_P14 5IO_L34_N14 5

IO_L34_N13 5IO_L34_P13 5

IO_L34_P15 5

IO_L34_N6 5IO_L34_P6 5

IO_L34_P7 5IO_L34_N7 5

IO_L34_N15 5

IO_L34_P16 5IO_L34_N16 5

IO_L34_GPIO1 5

IO_L34_P21 5

IO_L34_N19 5IO_L34_P19 5

IO_L34_P10 5

IO_L34_N22 5IO_L34_P22 5

IO_L34_N21 5

IO_L34_N2 5IO_L34_P2 5

IO_L34_N10 5

IO_L34_N24 5IO_L34_P24 5

VCC5

GMAC_MDC 4,8

DGND

IO_L15_P154

IO_L15_N164IO_L15_P164

IO_L15_N154

IO_L15_P204IO_L15_N204

GMAC_MDIO4,8

p8

IO_L15_N44



IO_L15_P44

IO_L15_P74


IO_L15_N244IO_L15_P244

IO_L15_N74

IO_L15_N84

IO_L15_P174IO_L15_N174

IO_L15_N134IO_L15_P134

IO_L15_P84

CN6

CD_6123002-60PSD-60P

1357911131517192123252729313335373941434547495153555759

2468

1012141618202224262830323436384042444648505254565860

IO_L15_P14 4IO_L15_N14 4

DIFF SIGNAL

IO_L15_P19 4

IO_L15_P18 4IO_L15_N18 4

IO_L15_N21 4IO_L15_P21 4

IO_L15_N19 4

IO_L15_N22 4

IO_L15_N2 4IO_L15_P2 4

IO_L15_P10 4

IO_L15_P23 4IO_L15_N23 4

IO_L15_P22 4

IO_L15_N6 4

IO_L15_N10 4

IO_L15_P12 4IO_L15_N12 4IO_L15_P6 4

IO_L15_P11 4

IO_L15_P9 4IO_L15_N9 4

IO_L15_N11 4

BOTTOM PLACE

C22

0.1uF

VCC2.5V

Y1

EG2121CA 200Mhz

OE1

NC2

GND3

OUT4OUT_B5VCC6 DIFF ROUTING

DIFF_CLK-DIFF_CLK+

Y450.00Mhz

CLK3

VCC4

NC1

GND2

VDD_3V3

OSC_CLK

FPGA_DONE5

U10

MAX811

/MR3

/RSTN2

GND1

+5V4

PWR_nRST 4

S2SW PUSHBUTTON

12

C810.1uF

VDD_3V3

R50 100

R51 100

DGND

PWR_nRST



12

6.9. LED 회로도

6.10. 스위치 회로도

6.11. 전원 회로 (5V 입력)

1.0V FPGA CORE 공급회로 : 1.2V 4A 전원공급

3.3V 이더넷 공급회로 : 1Gbps 이덧넷 및 1.8V I/O 전원 공급

3.3V I/O 공급회로 : 3.3V I/O 전원 공급

과전압,과전류 보호 회로 내장

C88

10uF

Cer

C89

10uF

Cer

L6

2.2uH

C90

10uF

Cer

R39 10

VCC2.5V

VDD_3V32.5V

C244

10uF Cer

C245

10uF Cer

R157 101.6K

1 2

R155 100K1 2

DGND

C247

470pF

U26

MIC5219 SOT23-5

VIN1

GND2

EN3

CBYP4

VOUT5

VCC1.5V

DGND

최종 버전

DGNDDGND

U7

SC183C

LX15

AVDD4

NC9

PVDD2 PVDD1

VOUT10

PG

ND

12

PG

ND

11

PG

ND

13

LX16

CTL05

CTL27

CTL38

CTL16

LX14

AG

ND

3

T17

0010: 1.0V

DGNDDGND

CN5CON2 1

2

U9

SC183C

LX15

AVDD4

NC9

PVDD2 PVDD1

VOUT10

PG

ND

12

PG

ND

11

PG

ND

13

LX16

CTL05

CTL27

CTL38

CTL16

LX14

AG

ND

3

T17 C79

10nF

VDD_3V3TOKO:FDV0530S-1R0C641uF_1608

TESTING ONLY

SHP0520P-F2R2A

C78

10uF

Cer

C72

10uF

Cer

C76

10uF

Cer

C75

10uF

Cer

C77

10uF

Cer

DGND

VCC5

C73

10uF

Cer

L3

2.2uH

C74

10uF

Cer

VCC_5F

R47 10

C80

10nF

U8

SC186ULTRT

LX15

AVDD3

SS9

PVDD16 PVDD1

VOUT10

PG

ND

12

PG

ND

11

PG

ND

13

CTL04

CTL26

CTL37

CTL15

LX14

PG8

T17

AG

ND

2

VCC1.1V

R48 100K

TOKO:FDV0530S-1R0C631uF_1608

SHP0520P-F2R2A

C71

10uF

Cer

C69

10uF

Cer

C67

10uF

Cer

C70

10uF

Cer

C68

10uF

Cer

VCC5

C65

10uF

Cer

DGND

L2

1.0uH

C66

10uF

Cer

R46 1

DGND

DGND

DGNDR43

10K

DGND

R38 10K

R41

1M

R42

5.6

K

R40

488K

DGND

R36

2.2

M

R35

2.2

M

C52

10uF

/50V

DGND

C53

10uF

/50V

VCC5

CN4

JACK_2.1mm1

23

C50

0.1uF

C51

10uF

/50VDGND

DGND

U6

MAX14572

IN11

IN22

IN33

UVLO4

OVLO5

SETI6

GN

D7

HVEN8

RIEN9EN10

FLAG11

OUT114

OUT213

OUT312

DGND

VOVLO=VBG*(1+R3/R4)

RSET(KOHM)=11500/ILIM(mA)

VUVLO=VBG*(1+R1/R2)

R3

R2

R1

C61

10uF

/50V

VBG=1.2V

R4

VCC_5F

DGND

VCC_5F

DGND

VCC1.5V

C62

10nF


SHP0520P-F2R2A

C60

10uF

Cer

C54

10uF

Cer

C58

10uF

Cer

C57

10uF

Cer

VCC5

C59

10uF

Cer

C55

10uF

Cer

L1

2.2uH

C56

10uF

Cer

R34 10

DGND

VCC1.8V

DGND

U13

SC183C

LX15

AVDD4

NC9

PVDD2 PVDD1

VOUT10

PG

ND

12

PG

ND

11

PG

ND

13

LX16

CTL05

CTL27

CTL38

CTL16

LX14

AG

ND

3

T17

DGNDDGND

DGND

C82

10nF


C84

10uF

Cer

SHP0520P-F2R2A

C85

10uF

Cer

DGND

C86

10uF

Cer

VCC5

C87

10uF

Cer

VDD_3V3

LED2LED

12

LED1LED

12 R26 1K

LED3LED

12

R27 1KLED_D1

LED_D0

R28 1K

LED_D3

LED_D2

R29 1KLED4LED

12

LED_D0 : U13

LED_D1 : T9

LED_D2 : T10

LED_D3: R10

RP110K 18273645

VDD_3V3

SW1

SW/SMD-4/SM_1

1234

8765

USER_SW3USER_SW2USER_SW1USER_SW0

USER_SW0 : U16

USER_SW1 : U18

USER_SW2 : U17

USER_SW3 : V16



13

6.12. Configuration Serial SPI Prom 회로

ST사의 MP25P64, Serial Prom을 사용했다.

7. 마이크로 브레이즈와 피코브레이즈 특징

7.1. MicroBraze Bus 구조

32Bit AXI BUS

Local Memory,Microbraze Debug Module(MDM)

Tightly Coupled IO Module including(I.O BUS, Interrupt Controller ,UART, Timer 등)

개발Tool – EDK, SDK, ISE, Vivado

7.2. Picobraze Bus 구조

8Bit BUS

개발Tool – Picobraze Asembler(KCPSM6.EXE)

7.3. 응용 및 실습 분야

MAC 통신, 데이터 수집 기

이더넷 MAC 코딩 실습

UART 코딩 실습

SPI Master 통신

Picobraze Assembler – 컴파일 하기

기타 등등…

SPI_SPI_CS0

FPGA_MOSI

VDD_3V3

VDD_3V3

R22

10K

R23

10K

U4

MP25P16/N25Q16

VSS4

VCC8

SI5

HOLD#7CE#

1

SO2

WP#3

SCK6 FPGA_CCLK

R24 10K

VDD_3V3

R25 10K

VDD_3V3

FPGA_D0



14

8. 콘넥터 설명

8.1. USB1 – Console 포트로 사용됨

Pin Number Pin Name 설 명

1 VCC USB 전원 5V 500mA

2 USB - USB Negative Signal

3 USB + USB Positive Signal

4 GND Ground

8.2. CN8 RJ 45 JACK 1Gbps 이더넷 콘넥터

8.3. CN4. DC Jack 5V (DC 입력)

본 제품은 5V@2A 아답터 전원으로 사용한다.

1핀 5V 입력

2핀 Ground

8.4. CN2. Xilinx Jtag


1 VCC 3.3 V

2 GND Ground

3 TCK JTAG Clock

4 TDO JTAG Data Out

5 TDI JTAG Data In

6 TMS JTAG Mode Set


1 TD0_P 1G TX0 Positive Transmit

2 TD0_N 1G TX0 Negative Transmit









15

8.5. CN1 UP Board 콘넥터( 3.3V, 1.8V I/O) BANK 34

Num I/O BANK FPGA Num I/O BANK FPGA

1 VCC +5V 2 VCC +5V

3 VCC +5V 4 VCC +5V

5 GND Ground 6 GND Ground

7 LVDS_P5 BANK34 8 LVDS_P2 BANK34

9 LVDS_N4 BANK34 10 LVDS_N2 BANK34









27 GND 28 GND











49 GND 50 GND





59 IO GPIO_0 BANK34 60 IO GPIO_1 BANK34



16

8.6. CN3 (1.8V , 3.3V I/O 선택) BANK15

Num I/O BANK FPGA Num I/O BANK FPGA

1 VCC +5V 2 VCC +5V

3 VCC +5V 4 VCC +5V

5 GND 6 GND

7 IO_L15_N4 BANK15 8 IO_L15_N9 BANK15

9 IO_L15_P4 BANK15 10 IO_L15_P9 BANK15









27 GND 28











49 GND 50





59 GMAC_MDIO 60 GMAC_MDC BANK15



17

9. ISE Prom File(*.mcs) 만들기

9.1. Xilinx Tool을 이용한 FPGA 내용 변경 하기

Jtag tool을 이용하여 FPGA 내용을 사용자 logic으로 변경 할 수 있다

9.1.1. Bit File을 만들기

아래그림에서 Generate Programming File를 더블 클릭하면

Synthesis -> Implement -> Bitfile 생성이 되며, 개발 시 필요한 bit file이 생성된다.

9.1.2. PROM FILE 만들기

Configure Taget Device -> Generate Target PROM/ACE File 을 클릭한다.



18

ISE IMPACT 프로그램이 실행된다. 여기서 Create PROM File Formatter를 클릭한다.

Configure Single FPGA -> -> Auto Select PROM -> 순으로 클릭한다.

Output File Name : 생성될 file 이름

Output File Location : bit file 위치한 디렉토리



19

하단에 OK을 클릭한다.

OK을 누르면 Bitfile에서 생성된 file을 load한다.

또 다른 device Add을 할 창이 띄면 No 한다 -> 다음은 OK 을 누른다.

Generate File…을 실행한다. 여기서 사용자 mcs파일이 생성되었다.



20

9.1.3. 생성된 Bit, mcs File 다운로드 하기

CN2 콘넥터 순서: VCC, GND , TCK ,TDI .TDO, TMS

Taget보드와 jtag tool 을 연결한다.

Usb cable을 연결한다.

Boundary Scan을 클릭한다.

마우스 우측 button을 누른 후 Initialize Chain을 클릭한다.



21

클릭하면 우측에 XILINX IC 모양과 SPI/BPI 창이 뜬다.

SPI/BPI을 클릭한다. 클릭하면 위에서 생성된 *.MCS파일을 LOAD한다.

FANDA-FA3 보드에 MP25P16, MP25P64가 실장 되어있어서 이것을 선택한다.

녹색으로 표시된 FLASH ICON을 클릭한다.

다음에 Program을 선택하여 Write을 진행하며 Wirte가 완료 시 성공 메시지가 표시된다.



22



23

10. Example Project

10.1. 4개의 LED와 DIP Switch 사용 예제

상태 표시 LED1,LED2,LED3,LED4

Option를 설정하기 위한 DIP SWICH SW1,SW2,SW3,SW4

예제 소스 : 제공된 프로젝트를 led blink open 한다.

위 프로젝트를 Implementaion를 실행 후 bit File을 다운로드 한다.

그러면 LED가 깜박이는 것을 볼 수 있다.

10.2. FANDA-FA3 프로젝트 실습하기



24

10.3. EDK 활용

10.3.1. EDK사용법은 CD에 제공된 Xilinx_Embedded_Processor.pdf 파일을 참조 합니다.

제공된C/D에서 D:\sale_project\LOGIC_PROGRAM\edk_LWIP_142_45\system.xmp를 더

블 클릭하면 위와 같이 프로젝트가 OPEN 됩니다.

위 예제는 메모리 테스트 프로젝트 입니다. 여기에 사용자 로직 및 응용 프로그램을 코

딩하여 사용 하면 됩니다.

10.4. Picobraze 실습하기



25

10.4.1. 명령창에서 kcpsm6.exe uart_bridge.psm을 실행한다.

제공된 소스파일이 컴파일 된다.

위와 같이 컴파일이 진행됩니다.

에러가 있으면 수정 후 재 컴파일을 진행 합니다.

10.4.2. PICOBRAZE 관련 파일

Kcpsm.EXE - PICOBRAZE 어셈블리어

ROM_FORM.V - ROMFILE Template

KCPSM6.V - PICOBRAZE 소스코드

UART_BRIDGE.PSM - PICOBARZE TOP 어셈블 소스코드

i2c_routines.psm, kc705_i2c_devices.psm, soft_delays_100mhz.psm, PicoTerm_routines.psm

uart_rx6.v, uart_tx6.v

10.4.3. PICOBRAZE 실습 프로젝트 – 자료실 참고, 프로젝트는 파일은 계속 update됨

Documents

Product Manual · 2015-04-21 · r1 12k 1% dgnd dgnd dgnd dgnd dgnd usb_d+ usb_d-usb1 ux60-mb-5st, miniusb type ab d-2 d+ 3 vb 1 id 4 g2 7 g3 6 g1 5 usb_5v c1 f c2 f d3 r r2 usb_5v