Pertemuan 11 Register

8/19/2019 Pertemuan 11 Register

1/38

REGISTER

PERTEMUAN 11

http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/45-misc/30-

uart/reg8.html


2/38

Sasaran

Pertemuan 11Mahasiswa diharapkan mengerti tentang

Register yang terdiri dari :- Register Buffer dan Register Geser


3/38

Register adalah suatu kelompok elemenmemori yang bekerja bersama sebagai satukesatuan.

Jenis Register Penyimpan1. Register Buffer2. Register Geser3. Register Geser Terkendali

REGISTER


4/38

Q3

D3

Q0

D0

Q1

D1

Q2

D2

X3 X0X1X2

Adalah jenis registeryang paling sederhana,yang hanya berfungsi

untuk menyimpan katadigital

1. Register Buffer


5/38

Register geser disusun dengan

merangkaikan flip flop satu sama lain.Sebuah register geser dapat memindahkanbit-bit yang tersimpan ke kiri atau ke kanan.Pergeseran bit ini penting dalam operasi

aritmatika dan operasi logika yang dipakaikomputer. Register geser juga seringdigunakan untuk menyimpan data sesaat.

2. Register Geser(Shift Register)


6/38

Q3

D3

Q0

D0

Q1

D1

Q2

D2

Q3

D3

Q0

D0

Q1

D1

Q2

D2

Din


7/38

Clock

DO

Q0

D1

Q1

D2

Q2

D3

Q3

Diagram pewaktuanregister geser kiri


8/38

Register ini menggunakan sinyal pengendali SHL.Register geser sering digunakan untuk menyimpan

data sesaat.Salah satu metode penentuan karakteristik

register geser adalah bagaimana data dimuat(Loading) ke dan dibaca (Reading) dari unit-unitpenyimpannya.

Ada dua cara pengisian (Loading) dari register iniyaitu secara serial dan paralel

3. Register GeserTerkendali (Control

Shift Register)


9/38

a. Pengisian Seri (Serial Loading)Pengisian seri berarti penyimpanansebuah kata digital dalam registerdengan cara memasukan 1 bit pada

setiap pulsa detak.

b. Pengisian Paralel

Pada pengisian paralel ( broadsideloading) hanya memerlukan 1 pulsa detakuntuk pemasukan sebuah kata digital.


10/38

Berdasarkan pemuatannya, terdapat 4 kategoriregister geser :

1. masukan serial keluaran serial (SISO)

2. masukan serial keluaran paralel (SIPO)

3. masukan paralel keluaran paralel (PIPO)

4. masukan paralel keluaran serial (PISO)


11/38

Serial-in, serial-out shift register menunda(delay) data menggunakan satu pulsa untuksetiap tahap.

Data bit disimpan pada setiap registersecara bertahap.

Serial-in, serial-out shift register memiliki

panjang data dari 1 hingga 64 bit lebihpanjang jika, register atau paket databerbentuk cascaded (bertingkat).

Serial-in/serial-outshift register (SISO)


12/38

• Dibawah ini single stage shift register menerima datayang tidak sinkron ke register clock. Data"data in" padapin D D FF (Flip-Flop) tidak mengalami perubahanpada saat pulsa berubah dari keadaan low (0) ke high(1). Kita harus mensinkronkan data dengan sebuahsystem wide clock untuk membuktikan kehandalansebuah digital logic circuit.


13/38


14/38


15/38

Jenis lain seperti JK FF secara bertahap ( cascaded) dariQ ke J, Q' ke K dengan input pulsa parallel sebagai

alternatif untuk hasil yang diinginkan dari rangkaianregister geser diatas.Secara umum Serial-in/serial-out shift register dengan

komponen : input pulsa , data input, dan data output padakeadaan akhir sedangkan keadaan lainnya tidak ada.


16/38

Diagram waktu berikut digunakan dengan salahsatu dari 2 versi serial-in, serial-out shift register.

Tiga pasang anak panah menunjukkan tiga

keadaan secara temporal menyimpan 3 bit datadan terjadi penundaan dengan ke 3 pulsa secaraperiodik dari input ke output.

Implementasi SISO dapat dilihat padarangkaian CD 4006b, CD4006b-18 bit dan CD4031-64 bit pada halaman berikut


17/38


18/38


19/38


20/38


21/38

Serial-in/parallel-out shift register mirip denganserial-in/ serial-out shift register dimana datadiinput ke elemen penyimpanan dan bergeserdalam bentuk data keluaran secara serial, datakeluar dan pin.

Perbedaannya adalah semua data berada dalam

tahap internal sebagai output.Sehingga serial-in/parallel-out shift registermerubah data dari format serial ke formatparallel.

Serial-in, parallel-outshift register (SIPO)


22/38

Jika 4 data digeser dengan 4 pulsa melalui kabel

tunggal sebagai data input data secarabersamaan (simultan) menghasilkan 4 OutputQA ke QD setelah pulsa di berikan sepertiditunjukkan gambar berikut :


23/38

Pada aplikasi praktis serial-in/parallel-out shift

register merubah data bentuk serial format melaluidata tunggal ke bentuk parallel format padabeberapa kabel. Dengan menggunakan 4 LED(Light Emitting Diodes) dengan 4 output ( QA Q B Q C

QD ) pada gambar dan diagram waktu berikut. ini


24/38


25/38

Parallel-in/ parallel-out shift register dengan dataparalel digeser dengan output seperti ditunjukkan olehgambar dibawah ini. Secara umum shift register padabeberapa device berfungsi sebagai alat tambahanparallel-in/ parallel-out.

Parallel-in, parallel-out,universal shift register (PIPO)


26/38

Salah satu contoh Geser kanan dari parallel-in/ parallel-

out shift register ditunjukkan oleh gambar berikut. Tigagerbang logika pada keadaan buffer (sementara)sebenarnya tidak terlalu dibutuhkan pada parallel-in/parallel-out shift register, kecuali bagian dari real-world

device 74LS395 yang ditunjukkan oleh gambar dibawahini.


27/38

Contoh lain adalah jenis SN74ALS299


28/38


29/38

Konfigurasi rangkaian ini dengan input data padagaris D1 hingga D4 dalam bentuk parallel format.

Untuk menyimpan “write” data ke register,Write/Shift control line berada pada kondisi LOW.

Untuk menggeser data, W/S control line dalamkondisi HIGH dan register menerima pulsa.

Jika data D1 sebagai Data Input maka jumlahpulsa tidak dibutuhkan lagi dimana Data Output, Q,bebrbentuk data parallel setelah proses baca padakondisi mati.

Parallel-in, serial-out(PISO)


30/38


31/38

Jika output register igeser di kembalikan sebagaifed back menjadi input merupakan hasil darirangkaian putar gelang (Ring Counter ).Data di sirkulasi selama ada pulsa yang digunakan.

Sebagai contoh data akan berulang selama ada 4pulsa yang digunakan pada gambar berikut .Jika pemuatan data (data loading) semua pada

kondisi 0‘ atau semua pada kondisi 1 maka tidakdicacah . Apakah kondisi pada level High atau Low yangdigunakan?

Pencacah Putar Gelang(Ring counters)


32/38


33/38

Kita melakukan prosens pemuatan data ke

rangkaian parallel-in/ serial-out shift register yangdikonfigurasi menjadi ring counter pada gambardibawah ini.

Data secara random akan di load. Secara umumyang paling banyak digunakan pada kondisi 1.


34/38

Pemuatan binary 1000 ke rangkaian ring counter,

menghasilkan pergeseran yang dapat dilihat padadiagram waktu berikut.

Sebagai contoh data pada satu tahap berulanguntuk setiap 4 pulsa dari 4 .

Diagram waktu untuk semua tahap terlihat samadengan pengecualian satu pulsa saat penundaan darisatu tahap ke tahap berikutnya.


35/38


36/38

Salah satu contoh jenis Ring Counter adalahJohnson Counter (Swi tch- ta i l - r ing counter )

seperti terlihat pada gambar dibawh ini.Perhatikan rangkaian dan Tabel Logika sertadiagram waktu pada halaman berikut .Johnsoncounter menghasilkan output yang di fed back

pada tahap akhir (Q atau Q').


37/38


38/38

THE

END

Documents

Pertemuan 11 Register