PENGENDALI TEKANAN UAP PADA SISTEM PEMANAS AIR …

TUGAS AKHIR

PENGENDALI TEKANAN UAP PADA SISTEM PEMANAS AIR BERBASIS RANGKAIAN

DIGITAL

Diajukan Untuk Memenuhi Salah Satu Syarat Memperoleh Gelar Sarjana Teknik

Program Studi Teknik Elektro

Diajukan Oleh : PETRUS DANI KURNIAWAN

NIM : 025114053

PROGRAM STUDI TEKNIK ELEKTRO

JURUSAN TEKNIK ELEKTRO

FAKULTAS SAINS DAN TEKNOLOGI

UNIVERSITAS SANATA DHARMA

YOGYAKARTA

2007

i

STEAM PRESSURE CONTROLLER OF WATER

HEATER SYSTEM BASED ON DIGITAL CIRCUIT

Presented as Partial Fulfillment of the Requirements To Obtain the Sarjana Teknik Degree

In Electrical Engineering Study Program

By:

Name : Petrus Dani Kurniawan

Student Number : 025114053

ELECTRICAL ENGINEERING STUDY PROGRAM

DEPARTMENT OF ELECTRICAL ENGINEERING

FACULTY OF SAINS AND TECHNOLOGY

SANATA DHARMA UNIVERSITY

YOGYAKARTA

2007

ii

iii

iv

HALAMAN PERNYATAAN KEASLIAN KARYA

“Saya menyatakan dengan sesungguhnya bahwa tugas akhir yang saya tulis ini

tidak memuat karya atau bagian karya orang lain,

kecuali yang telah disebutkan dalam kutipan dan daftar pustaka,

sebagaimana layaknya karya ilmiah.”

Yogyakarta,….September 2007

Petrus Dani Kurniawan

v

Tugas akhir ini dipersembahkan untuk :

Tuhan Yang Maha Esa atas bimbingan dan karunia-Nya

Kedua orang tuaku tercinta, Kakak-Kakakku dan Andis yang

memberikan semangat,dorongan, dan doa.

vi

HALAMAN MOTTO

Hiduplah seolah kau akan mati besok, belajarlah seolah kau akan hidup

selamanya. (Mahatma Gandhi)

Jangan pernah putus asa, cobaan dan rintangan adalah hiasan

perjalanan hidup.

Kegagalan adalah sukses yang tertunda, maka tetaplah berusaha.

Semangatt!!!!!

vii

Pengendali Tekanan Uap Pada Sistem Pemanas Air Berbasis Rangkaian Digital

Petrus Dani Kurniawan NIM : 025114053

INTISARI

Dalam tugas akhir ini akan dipaparkan tentang pengendali tekanan uap pada

sistem pemanas air berbasis rangkaian digital, yang dapat mengatur batasan tekanan uap pada suatu sistem pemanas air seperti yang diinginkan.

Pengendali Tekanan Uap Pada Sistem Pemanas Air Berbasis Rangkaian Digital diimplementasikan dengan menggunakan sistem close loop. Masukan untuk pengendali adalah hasil selisih antara set point dengan keluaran sensor, selisih tersebut nantinya digunakan untuk mengendalikan pemanas agar menyala atau padam. Pada implementasi ini dalam pemilihan set point digunakan 4 buah saklar tougle yang tiap-tiap saklar memiliki nilai set point yang berbeda-beda yaitu 0,1 bar, 0,5 bar, 1 bar dan 1,5 bar.

Pengendali Tekanan Uap Pada Sistem Pemanas Air Berbasis Rangkaian Digital telah berhasil diimplementasikan. Setelah dilakukan pengujian diperoleh hasil yang memiliki nilai steady-state error, tetapi nilai tersebut masih dalam nilai toleransi yang diijinkan.

Kata kunci : Tekanan uap, pemanas, digital, sistem close loop.

viii

ABSTRACT

In this final project will describes concerning steam pressure on water heater system based on digital circuit. Steam pressure is a system used to arrange the pressure from a heater such as wanted.

Steam pressure on water heater system based on digital circuit is implemented by using system of close loop. Input for controller is result of difference among setting point with output of sensor, the difference will be used to control the condition of heater. In this implementation the selection of set point used 4 of tougle switch which every switch have a difference set point value. They are 0.1 bar, 0.5 bar 1 bar and 1.5 bar.

Steam pressure on water heater system based on digital circuit succesfully implemanted. After finishing some operation test the system have a value of steady-state error, but the value still in permitted of tolerance value. Keyword : Steam pressure, heater, digital, system of close loop

ix

KATA PENGANTAR

Puji dan syukur kepada Tuhan Yesus Kristus atas kasih dan karunia yang

telah diberikan sehingga penulis dapat menyelesaikan tugas akhir ini dengan baik dan

lancar. Tugas akhir ini ditulis untuk memenuhi salah satu syarat dalam memperoleh

gelar sarjana teknik pada program studi Teknik Elektro Universitas Sanata Dharma.

Dalam proses penulisan tugas akhir ini ada begitu banyak pihak yang telah

memberikan perhatian dan bantuan. Oleh karena itu penulis ingin mengucapkan

terima kasih antara lain kepada :

1. Romo Ir. Greg. Heliarko, S.J., S.S., B.S.T., M.A., M.Sc., selaku dekan

fakultas teknik.

2. Bapak Bayu Primawan, S.T., M.Eng., selaku ketua jurusan teknik elektro.

3. Ibu B.Wuri Harini, S.T., M.T., selaku pembimbing, atas segala

bimbingan, kesabaran dan dorongan selama proses pengerjaan tugas akhir.

4. Seluruh dosen teknik elektro atas ilmu yang telah diberikan selama penulis

menimba ilmu di Universitas Sanata Dharma.

5. Papa, Mama dan Kakak-kakakku, atas semangat dan doa yang selalu

diberikan, dan juga atas dukungan baik secara moril maupun materiil.

6. Andis Permana Sari, yang telah ada disaat senang maupun susah, yang

telah memberikan semangat, perhatian, dorongan, dan senantiasa

menghibur penulis. Terima kasih cinta.

x

7. Dominicus “T-cuz” Yoga Kristawan, atas bimbingan TA-nya, kamu

memang pembimbing II ku.

8. Teman satu plant boiler: T-cuz dan Deni, atas kerja samanya.

9. Teman–teman bimbingan Bu Wuri : Hari, Dhanny Mikael, Deri, Sinung,

Widi, Andi W, Plentonk, Gepeng, Yoga, Ido, dan Clement.

10. Teman-teman elektro’02 : Robi, Andi S, Oscar, Pandu, Dhika, Nango,

Iyok , serta teman-teman angkatan ’02 lainnya yang selalu bersama dalam

kuliah.

11. Bapak Herman Yoseph Sudarman, yang telah membantu dalam

pembuatan boiler,terima kasih atas ilmu tentang boiler-nya.

12. Laboran teknik elektro : Mas Suryono, Mas Mardi dan Mas Broto.

13. Teman-teman kost ”rambutan” dan ”ex-rambutan”: Mas Weerj, Trimbil,

Baboon, Limin, Sahili, Erik, Bernard, dan Deni. Kalian telah membuat

hidupku penuh warna.

14. Teman-teman Gereja, Eko, Mas Iwan, Mas Leman, Mas Didit, Bonce,

Gembul, Dita, Felis, Konthos, Heru, Frater Dodik, Frater Sani, Frater

Dimaas, Heni dan Dek Uun ,yang selalu memberi keceriaan dan

kedamaian.

15. Semua pihak yang tidak dapat disebutkan satu persatu, atas kebaikan dan

bantuannya kepada penulis.

Penulis sadar bahwa pada penulisan skripsi ini banyak terdapat kesalahan dan

kekurangannya, oleh sebab itu kritik dan saran dari berbagai pihak sangat diharapkan

xi

agar penulis dapat lebih maju dan lebih baik. Akhirnya penulis juga berharap semoga

karya tulis ini dapat bermanfaat bagi pembaca.

Yogyakarta, ….September 2007

Penulis,

Petrus Dani Kurniawan

xii

DAFTAR ISI

Halaman

Halaman Judul ................................................................................................. i

Halaman Persetujuan ....................................................................................... ii

Halaman Pengesahan ...................................................................................... iii

Pernyataan Keaslian Karya ............................................................................. iv

Halaman Persembahan .................................................................................... v

Intisari ............................................................................................................. vi

Abstract ........................................................................................................... vii

Kata Pengantar ................................................................................................ viii

Daftar Isi ......................................................................................................... xiii

Daftar Gambar ................................................................................................. xvii

Daftat Tabel ..................................................................................................... xx

BAB I PENDAHULUAN .............................................................................. 1

1.1 Judul ............................................................................................ 1

1.2 Latar Belakang ............................................................................ 1

1.3 Perumusan Masalah ..................................................................... 2

1.4 Batasan Masalah .......................................................................... 2

1.5 Tujuan Penelitian ......................................................................... 3

1.6 Manfaat Penelitian ....................................................................... 3

xiii

1.7 Metodologi Penelitian ................................................................. 4

1.8 Sistematika Penulisan .................................................................. 5

BAB II DASAR TEORI ................................................................................ 7

2.1 Sistem Kontrol Otomatis ............................................................. 7

2.2 Sensor Tekanan Uap Air ............................................................. 8

2.3 Ketel Uap (Boiler) ....................................................................... 9

2.4 Set Point ...................................................................................... 10

2.5 Optoisolator ................................................................................. 11

2.6 Triac ............................................................................................. 12

2.7 ADC (Analog to Digital Converter) ............................................ 14

2.7.1 ADC Menggunakan IC ADC 0804 .................................. 15

2.8 Pembanding ................................................................................. 19

2.9 Pengkode BCD ke Tujuh Segmen ............................................... 22

2.10 Tujuh Segmen ............................................................................. 23

2.11 Rangkaian Pembagi Tegangan .................................................... 25

2.12 Sistem Digital .............................................................................. 26

2.12.1 Gerbang OR ..................................................................... 26

2.12.2 Gerbang AND ................................................................. 27

2.12.3 Gerbang NOT .................................................................. 28

2.13 Pengkode ..................................................................................... 28

2.14 Respon Transien .......................................................................... 29

BAB III PERANCANGAN .......................................................................... 32

xiv

3.1 Sistem Kendali ............................................................................ 32

3.2 Perancangan Plant ....................................................................... 33

3.3 Sensor .......................................................................................... 35

3.3.1 Pengubah Arus ke Tegangan ............................................. 35

3.4 ADC (Analog to Digital Converter) ............................................ 36

3.5 Pengendali (Controller) ............................................................... 42

3.6 Driver Pemanas ........................................................................... 42

3.7 BCD ke Tujuh Segmen ............................................................... 45

3.8 Rangkaian Set Point .................................................................... 46

3.9 Rangkaian Penyesuai ................................................................... 48

BAB IV HASIL DAN PEMBAHASAN ...................................................... 52

4.1 Hasil Pengujian Sistem ................................................................ 52

4.1.1 Pengujian Set Point 0,1 Bar ............................................... 53

4.1.2 Pengujian Set Point 0,5 Bar ............................................... 56

4.1.3 Pengujian Set Point 1 Bar ................................................. 59

4.1.4 Pengujian Set Point 1,5 Bar .............................................. 63

4.1.5 Perbandingan Respon Hasil Pengujian ............................. 67

4.2 Pembahasan ................................................................................. 68

4.2.1 Rangkaian Set Point .......................................................... 68

4.2.2 Rangkaian ADC ................................................................ 70

4.2.3 Rangkaian Pengendali (Controller) .................................. 74

BAB V PENUTUP ......................................................................................... 76

xv

5.1 Kesimpulan .................................................................................. 76

5.2 Saran ............................................................................................ 77

Daftar Pustaka

Lampiran

xvi

DAFTAR TABEL

Halaman....

1. Tabel 2.1. Macam-macam MOC30XX...................................................... 12

2. Tabel 2.2. Tabel kebenaran XOR dua masukan......................................... 20

3. Tabel 2.3. Tabel kebenaran 74LS85 .......................................................... 21

4. Tabel 2.4. Jalur segmen yang aktif............................................................. 23

5. Tabel 2.5. Tabel kebenaran gerbang OR.................................................... 27

6. Tabel 2.6. Tabel kebenaran gerbang AND................................................. 27

7. Tabel 2.7. Tabel kebenaran gerbang NOT (INV) ...................................... 28

8. Tabel 2.8. Tabel kebenaran IC 74LS147 ................................................... 29

9. Tabel 3.1. Tabel perbandingan tekanan dan tegangan hasil dari percobaan 36

10. Tabel 3.2. Tabel konversi data masukan analog dengan keluaran digital.. 38

11. Tabel 3.3 Tabel tekanan dan keluaran digital ........................................... 46

12. Tabel 3.4 Tabel konversi keluaran IC 74LS147 dengan keluaran inverter 47

13. Tabel 3.5 Tabel kebenaran rangkaian penyesuai ...................................... 48

14. Tabel 3.5 Tabel peta karnaugh .................................................................. 49

15. Tabel 4.1. Hasil pengambilan data untuk set point 0,1 bar ........................ 53

16. Tabel 4.2. Hasil pengambilan data untuk set point 0,5 bar ........................ 58

17. Tabel 4.3. Hasil pengambilan data untuk set point 1 bar ........................... 63

18. Tabel 4.4 Hasil pengambilan data untuk set point 1,5 bar ......................... 68

xvii

19. Tabel 4.5. Data Delay Time, Rise Time, Waktu Puncak, Settling Time

dan Steady-state Error .............................................................................. 73

20. Tabel 4.6. Hasil pengujian rangkaian set point ......................................... 75

21. Tabel 4.7. Hasil pengujian rangkaian ADC .............................................. 77

22. Tabel 4.8. Tabel data keluaran pembanding 74LS85................................. 81

xviii

DAFTAR LAMPIRAN

Halaman

Lampiran I. Rangkaian Set Point dan Penampil ............................................... L1

Lampiran II. Rangkaian ADC dan Penampil ..................................................... L2

Lampiran III. Pembanding dan Driver Pemanas .................................................. L3

Lampiran IV. Rangkaian Keseluruhan ................................................................. L4

xix

BAB I

PENDAHULUAN

1.1 Judul

Pengendali Tekanan Uap pada Sistem Pemanas Air Berbasis Rangkaian

Digital.

1.2 Latar Belakang

Uap (vapor) yaitu gas yang timbul akibat perubahan fase cair menjadi

uap (gas) dengan cara pendidihan (boiling). Dalam industri, uap digunakan dalam

bermacam-macam proses yang memerlukan panas. Uap dihasilkan oleh ketel uap

atau boiler, yang kemudian akan disalurkan ke setiap terminal yang

membutuhkan panas. Pada dunia industri proses penggunaan uap sebagai

penghantar panas misalnya pada bidang farmasi, pembangkit tenaga listrik,

perhotelan dan lain-lain.

Proses pendidihan air dengan boiler akan menyebabkan suhu dan

tekanan di dalam boiler akan meningkat. Tekanan tersebut harus terus dijaga agar

tidak melebihi dari kemampuan boiler itu sendiri karena bila tekanannya berlebih

maka boiler dapat meledak, dan juga karena kebutuhan dari suatu proses

pendidihan. Proses pendidihan memerlukan waktu yang cukup lama, sehingga

bila menggunakan pengendali otomatis akan mempermudah proses pendidihan.

1

2

Pengendali otomatis digunakan untuk mematikan atau mengatur sistem pemanas

bila telah mencapai tekanan yang diinginkan.

Ada banyak cara pengendali otomatis, mulai dari pemakaian pengendali

analog sampai pengendali digital yang dihubungkan dengan sistem kontrol untuk

men-set atau mendapatkan hasil tertentu sesuai keinginan. Guna mendapatkan

pengukuran dan pengendalian tekanan yang presisi, peralatan yang digunakan

harus baik dan efisien. Peralatan tersebut merupakan gabungan sistem pengukur

tekanan, penampil dan pengendali. Pengendali digital memiliki beberapa

kelebihan dibanding pengendali analog, antara lain :

1. Peralatan digital memberikan ketelitian hasil yang tinggi.

2. Kemudahan pembacaan pada penampil sehingga memudahkan pembacaan

dan set pengendalian yang diinginkan.

1.3 Perumusan Masalah

Dari Latar Belakang di atas, timbul permasalahan “Bagaimanakah cara

mengendalikan tekanan uap menggunakan rangkaian digital?”

1.4 Batasan Masalah

Dalam Tugas Akhir dengan judul Pengendali Tekanan Uap pada Sistem

Pemanas Air Berbasis Rangkaian Digital dibatasi pada masalah-masalah sebagai

berikut:

a. Bila telah mencapai keadaan yang diinginkan, pemanas akan mati.

3

b. Pengendali dirancang berdasarkan sensor yang digunakan yakni Pressure

Transmitter bertipe 8320 dari Burkert, dengan rentang tekanan 0 sampai

dengan 10 bar.

c. Tekanan yang terukur 0 – 1,5 bar.

d. Aktuator menggunakan kompor listrik 600 Watt.

e. Pengendali on-off dengan rangkaian digital.

f. Tampilan pada set point dan output.

g. Kompor atau pemanas akan dimatikan secara manual bila ketinggian air di

dalam tangki kurang dari batas minimal, yaitu 1/2 dari ketinggian tangki.

1.5 Tujuan Penelitian

Pembuatan Tugas Akhir ini adalah untuk membuat perangkat elektronik

pengendali dengan menggunakan rangkaian digital sebagai piranti pengendali

yang dapat digunakan untuk mengatur batasan tekanan uap pada suatu sistem

pemanas air seperti yang diinginkan.

1.6 Manfaat Penelitian

Dapat memanfaatkan dan menerapkan pengendali dengan rangkaian

digital pada pengendali tekanan uap, yang digunakan untuk mengendalikan

tekanan uap pada sistem pemanas air. Pengendali rangkaian digital pada kendali

tekanan uap ini juga dapat digunakan untuk meniadakan pekerjaan-pekerjaan

rutin yang dilakukan manusia, atau meniadakan kendali manual yang dilakukan

oleh manusia.

4

1.7 Metodologi Penelitian

Metode penelitian yang digunakan dalam penyusunan laporan tugas

akhir ini adalah sebagai berikut :

1. Mencari referensi yang dibutuhkan untuk mendukung proses perancangan dan

pembuatan alat.

2. Membuat plant. Membuat perencanaan miniatur dari alat yang akan dibuat

yaitu ketel uap atau biasa disebut boiler, yang kemudian dibuat secara nyata.

3. Setelah plant selesai dibuat, pengambilan data dilakukan agar mengetahui

karakteristik dari sensor tekanan, kemampuan boiler dan waktu yang

dibutuhkan untuk mencapai tekanan maksimum.

4. Dengan adanya data dari plant yang sudah diperoleh, selanjutnya melakukan

penulisan proposal.

5. Perancangan kontrol pengendali dapat dilakukan karena plant sudah selesai

dan penulis sudah mengetahui karakteristik dari sensor tekanan, kemampuan

boiler, dan data-data lain yang diperlukan.

6. Implementasi kontrol pengendali dapat dilakukan dengan adanya rancangan

pengendali yang tepat dan akurat.

7. Pengujian alat. Dilakukan pengujian secara menyeluruh antara pengendali dan

plant, apakah sudah sesuai dengan rancangan atau belum. Selain itu kita juga

mengambil data dari pengendali dan plant yang telah dibuat.

8. Penulisan laporan dilakukan untuk koreksi apakah alat sudah sesuai dengan

kriteria alat yang baik dan apakah sudah sesuai dengan perancangan? Selain

5

itu juga untuk mencocokkan data antara teori dan data yang diperoleh dari

pengujian.

1.8 Sistematika Penulisan

Sistem pembahasan tidak jauh berbeda dengan metodologi yang

digunakan dan penulis membagi pembahasan menurut metodologinya seperti

berikut :

BAB I. Pendahuluan

Pada bab ini berisikan mengenai penjelasan latar belakang masalah,

maksud dan tujuan, batasan masalah, yang menjelaska tentang rancangan sistem

yang akan dibuat, serta menjelaskan sistematika pembahasan.

BAB II. Dasar Teori

Pada bab ini berisi tentang teori dan pemilihan komponen yang nantinya

digunakan dalam implementasi alat yang akan dikerjakan.

BAB III. Rancangan Penelitian

Pada bab ini berisikan mengenai bagaimana memperoleh nilai–nilai

komponen yang akan digunakan dan pertimbangan dari pemilihan komponen

tersebut.

BAB IV. Hasil Pengamatan dan Pembahasan

Berisi mengenai bagaimana hasil dari kerja alat yang dibuat dan

menganalisis data yang diperoleh.

6

BAB V. Kesimpulan dan Saran

Pada bab ini berisikan kesimpulan dari hasil perancangan dan

implementasinya serta saran agar baik kedepannya.

BAB II

DASAR TEORI

2.1 Sistem Kontrol Otomatis

Sistem kontrol otomatis (close loop) dirancang untuk mengurangi peran

manusia dalam suatu proses, dengan demikian dapat diperoleh hasil yang lebih

akurat dibandingkan dengan sistem kontrol manual. Dalam sistem kontrol,

peralatan atau mesin-mesin yang digunakan secara bersama-sama untuk

melakukan suatu operasi disebut sebagai plant. Dengan kata lain plant juga dapat

disebut sebagai obyek yang akan dikendalikan dalam suatu sistem kontrol [1].

Sering kali dalam sistem kontrol muncul suatu sinyal yang dapat

mempengaruhi nilai keluaran sistem sehingga nilai keluaran tersebut tidak sesuai

dengan yang dikehendaki, sinyal tersebut disebut sebagai gangguan atau

disturbances. Apabila gangguan tersebut muncul dari dalam sistem disebut

sebagai gangguan internal, sedangkan apabila muncul dari luar sistem disebut

sebagai gangguan eksternal. Sistem kontrol dibagi menjadi dua jenis,yakni:

1. Sistem kontrol lup tertutup atau closed loop control system, sistem ini dapat

dikatakan sebagai sistem kontrol yang berumpan balik karena sistem kontrol

ini sinyal keluarannya dihubungkan dengan pengendali sehingga sinyal

keluaran tersebut dapat mempengaruhi proses pengontrolan.

7

8

2. Sistem kontrol lup terbuka atau open loop control system merupakan suatu

sistem kontrol yang sinyal keluarannya tidak mempengaruhi proses

pengontrolan.

2.2 Sensor Tekanan Uap Air

Sensor yang digunakan yaitu Pressure Transmitter dengan tipe 8320 dari

Burkert, sensor tersebut khusus digunakan pada tekanan uap air. Rentang tekanan

yang dapat dicapai adalah 0 sampai dengan 10 bar. Keluaran yang dihasilkan dari

sensor berupa arus sebesar 4 mA sampai dengan 20 mA. Sensor dapat bekerja

pada suhu -400C sampai dengan +1000C. Akurasi dari sensor <1%, semakin tinggi

akurasinya maka pembacaannya semakin bagus. Dari karakteristik di atas dapat

diperoleh persamaan sebagai berikut:

tekanankeluaranmΔΔ

= (2.1)

Keterangan :

m = kenaikan keluaran tiap bar

=Δkeluaran selisih keluaran sensor

=Δtekanan selisih tekanan sensor

Gambar 2.1 di bawah adalah bentuk fisik dari Pressure Transmitter.

Gambar 2.1. Bentuk fisik dari Pressure Transmitter

9

Sensor memiliki beban (RA) maksimum sebesar :

][02.0])[10][(

][A

VVUOhmR B

A−

= (2.2)

dengan UB adalah tegangan catuan (keterangan-keterangan di atas dapat dilihat

pada lampiran).

B

2.3 Ketel Uap (Boiler)

Boiler atau ketel uap adalah alat pembangkit uap yang terdiri atas dua

bagian utama yaitu furnance atau tungku pembakaran yang berfungsi untuk

menyediakan panas melalui proses pembakaran, dan tabung air (boiler) sebagai

alat di mana panas mengubah air menjadi uap. Uap atau cairan panas ini nantinya

akan disirkulasikan keluar dari boiler untuk digunakan dalam bermacam macam

proses yang memerlukan panas [2]. Contoh bentuk fisik ketel uap (boiler) seperti

pada gambar 2.2.

Gambar 2.2. Contoh bentuk fisik ketel uap (boiler)

Bagian-bagian dari ketel uap (boiler) adalah:

1. Pipa atau lubang yang digunakan untuk memasukkan air.

2. Pipa atau lubang yang digunakan untuk mengeluarkan air.

3. Kran Safety Valve, yang digunakan sebagai pengaman saat boiler sedang

bertekanan. Saat air dikeluarkan pertama-tama safety valve harus dibuka

10

dengan pelan-pelan agar tekanan berkurang sedikit demi sedikit. Safety valve

menggunakan kran yang tahan terhadap panas.

4. Rongga yang ada di tengah-tengah boiler. Dibuatnya rongga ini bertujuan

untuk mempercepat pemanasan pada boiler, apabila jumlah rongga semakin

banyak maka pemanasan akan semakin cepat.

5. Indikator ketinggian air. Indikator ini wajib ada pada setiap boiler karena

banyaknya air di dalam boiler dapat dilihat, sehingga tekanan yang berlebihan

karena kekurangan air dapat dihindari.

Pengisian air ke dalam boiler sebaiknya ¾ dari tinggi boiler. Hal ini dilakukan

agar dapat menghindari kelebihan tekanan dan kehabisan air dalam waktu singkat.

2.4 Set Point

Set point adalah alat yang digunakan untuk memberikan masukan data.

Set point yang digunakan adalah saklar. Saklar yang digunakan adalah saklar

tougle. Saklar tougle adalah saklar yang awalnya off, jika dinyalakan akan

on.Gambar rangkaian dasar saklar dapat dilihat pada Gambar 2.3.

SW1

12

OUT

R

5V

Gambar 2.3. Rangkaian dasar saklar

11

Pada rangkaian dasar saklar diberi hambatan yang berfungsi untuk membatasi

arus yang lewat, dengan persamaan di bawah :

RVI = (2.3)

2.5 Optoisolator

Keluarga MOC30XX dari non-zero crossing triac drivers terdiri dari

sebuah LED inframerah Aluminium Gallium Asenida, digabungkan pada chip

detector Silikon. Dua chip ini dirakit pada enam paket pin DIP, menyediakan 7.5

kVAC(peak) penyekat antara LED dan detector keluaran. Chip detector keluaran ini

dirancang memicu triac guna mengendalikan beban pada tegangan 115 Volt dan

220 Volt [3]. Chip detector adalah sebuah alat yang berfungsi sama dengan

sebuah triac kecil, sinyal yang dihasilkan digunakan untuk memicu triac yang

besar. MOC30XX memiliki kemampuan untuk mengontrol triac daya besar

dengan meminimumkan komponen tambahan. Macam-macam MOC30XX dapat

dilihat pada tabel 2.1. Pembedanya adalah berdasarkan blocking tegangan (VDM)

dan arus pemicu (IFT).

LED AlGaAs memiliki nominal 1.3 V forward drop 10mA dan tegangan

balik maksimal 3 V. Sedangkan arus maksimal yang dapat dilewatkan adalah 60

mA. Detector memiliki tegangan blocking minimum sebesar 250 V saat mati.

Pada saat hidup, detector akan melewatkan 100 mA pada arah yang berlawanan

dengan drop tegangan kurang dari 3 V. Saat dipicu pada kondisi on, detector akan

selalu on sampai drop arus di bawah arus holding (umumnya 100 µA) setelah itu

detector menjadi off. Detector dapat dipicu on dengan tegangan melebihi

12

tegangan forward blocking, dengan lereng tegangan melewati detetor melebihi

nilai dv/dt, atau dengan foton dari LED. LED dijamin dapat memicu detector

menjadi on saat arus yang melewati LED sama, atau lebih dari IFT(MAX). Bentuk

MOC3021 dapat dilihat pada gambar 2.4.

Gambar 2.4. Skema dari MOC30XX

Tabel 2.1 Macam-macam MOC30XX

2.6 Triac

Triac tersusun dari lima buah lapis semikonduktor yang banyak

digunakan pada pensaklaran elektronik. Triac biasa juga disebut thyristor bi

directional. Triac merupakan dua buah SCR yang dihubungkan secara paralel

berkebalikan dengan terminal gate bersama.

13

Berbeda dengan SCR yang hanya melewatkan tegangan dengan polaritas

positif saja, tetapi triac dapat dipicu dengan tegangan polaritas positif dan negatif,

serta dapat dihidupkan dengan menggunakan tegangan bolak-balik pada gate.

Triac banyak digunakan pada rangkaian pengendali dan pensaklaran. Simbol triac

seperti pada gambar 2.5.

Triac hanya akan aktif ketika polaritas pada anoda lebih positif

dibandingkan katodanya dan gate-nya diberi polaritas positif, begitu juga

sebaliknya. Setelah terkonduksi, sebuah triac akan tetap bekerja selama arus yang

mengalir pada triac (IT) lebih besar dari arus penahan (IH) walaupun arus gate

dihilangkan. Satu-satunya cara untuk membuka (meng-off-kan) TRIAC adalah

dengan mengurangi arus IT di bawah arus IH [4].

Gambar 2.5. Simbol Triac

14

Gambar 2.6. Kurva Karakteristik Triac

Karakteristik dari triac dapat dilihat pada gambar 2.6. Jika tegangan

yang dipasangkan pada gerbang nol, triac mencegah aliran arus dalam kedua arah

dan pada kondisi ini triac berada dalam keadaan blocking. Triac dapat dihidupkan

baik oleh sinyal gerbang positif maupun negatif. Jika terminal T2 adalah positif

terhadap T1 triac dipicu menjadi menghantarkan oleh suatu pulsa positif yang

dipasang pada gerbang. Jika T2 negatif terhadap T1, maka triac akan dapat

dihidupkan dengan memberikan suatu pulsa negatif yang dipasang pada gerbang.

2.7 ADC (Analog to Digital Converter)

Pengubah sinyal analog ke sistem digital disebut pengkode atau encoder.

Gambar 2.7 memperlihatkan diagram blok pengubah analog ke digital yang dapat

memberikan gambaran mengenai pengubahan sinyal analog ke digital.

15

Gambar 2.7. Diagram blok pengubah analog ke digital

Dari diagram blok gambar 2.7, masukan berupa sinyal listrik analog yang harus

diubah menjadi keluaran biner dari bit paling rendah (LSB) sampai ke bit yang

paling tinggi (MSB) [5].

2.7.1 ADC Menggunakan IC ADC 0804

Analog to Digital Converter (ADC) adalah sebuah piranti yang

dirancang untuk mengubah sinyal-sinyal analog menjadi sinyal-sinyal digital. IC

ADC 0804 dianggap dapat memenuhi kebutuhan dari rangkaian yang akan dibuat.

IC jenis ini bekerja secara cermat dengan menambahkan sedikit komponen sesuai

dengan spesifikasi yang harus diberikan dan dapat mengkonversikan secara cepat

suatu masukan tegangan. Hal-hal yang juga perlu diperhatikan dalam penggunaan

ADC ini adalah tegangan maksimum yang dapat dikonversikan oleh ADC dari

rangkaian pengkondisi sinyal, resolusi, pewaktu eksternal ADC, tipe keluaran,

ketepatan dan waktu konversinya.

Beberapa karakteristik penting ADC :

1. Waktu konversi

2. Resolusi

3. Ketidaklinieran

4. Akurasi

16

Ada banyak cara yang dapat digunakan untuk mengubah sinyal analog

menjadi sinyal digital yang nilainya proporsional. Jenis ADC yang biasa

digunakan dalam perancangan adalah jenis successive approximation convertion

atau pendekatan bertingkat yang memiliki waktu konversi jauh lebih singkat dan

tidak tergantung pada nilai masukan analognya atau sinyal yang akan diubah.

Dalam Gambar 2.8 memperlihatkan diagram blok ADC tersebut.

Gambar 2.8. diagram blok ADC

Secara singkat prinsip kerja dari konverter A/D adalah semua bit-bit

diset kemudian diuji, dan bilamana perlu sesuai dengan kondisi yang telah

ditentukan. Dengan rangkaian yang paling cepat, konversi akan diselesaikan

sesudah 8 clock, dan keluaran D/A merupakan nilai analog yang ekivalen dengan

nilai register SAR.

Apabila konversi telah dilaksanakan, rangkaian kembali mengirim sinyal

selesai konversi yang berlogika rendah. Sisi turun sinyal ini akan menghasilkan

17

data digital yang ekivalen ke dalam register buffer. Dengan demikian, keluaran

digital akan tetap tersimpan sekalipun akan di mulai siklus konversi yang baru [4].

Sesuai dengan rumusan pada data sheet ADC 0804, frekuensi clock

dengan konfigurasi free-running pada datasheet seperti Gambar 2.9 adalah [6]:

C x R x 1,11

=clockf (2.3)

Resolusi ADC dinyatakan dengan persamaan 2.4.

255V-V

Resolusi ref(-))ref(+= (2.4)

Keterangan :

Resolusi = Ketelitian ADC

Vref(+) = Referensi tegangan atas

Vref(-) = Referensi tegangan bawah

Sesuai dengan penggunaan free-running ADC 0804 dengan 2reffV

=2,5 volt,

maka:

mV 19,6 Resolusi255

0-5 Resolusi

=

=

Perubahan ADC tiap bit dinyatakan dengan persamaan 2.5.

ADC ResolusikonversiTegangan Level = (2.5)

Tegangan konversi = Level x Resolusi ADC (2.6)

18

VCC

Output 0

ADC0804

67

9

1112131415161718

194

5

123

+IN-IN

VREF/2

DB7DB6DB5DB4DB3DB2DB1DB0

CLKRCLKIN

INTR

CSRDWR

10K

Output 2Output 1

R210K

Output 3

Keluaran Pengk. Siny al

150pF

R110K

Gambar 2.9. Konfigurasi free-running ADC 0804

Berikut fungsi masing-masing pin ADC 0804 pada Gambar 2.9

1. Pin 1. Chip Select (CS), sinyal untuk mengaktifkan ADC. Jika pin CS rendah,

maka ADC aktif.

2. Pin 2. Read (RD), merupakan sinyal baca. Jika RD rendah, maka ADC

memulai membaca data analog.

3. Pin 3. Write (WR), merupakan pin mulai konversi. Jika WR rendah, mulai

konversi.

4. Pin 4 (Clk In) dan 19 (Clk R), merupakan pin yang berfungsi sebagai sumber

clock.

5. Pin 5 (INTR), merupakan pin interupsi. Bila INTR bernilai tinggi,

menandakan ADC mulai konversi. Jika nilai rendah berarti selesai konversi.

6. Pin 6 (Vin +), merupakan pin tegangan input analog positif.

7. Pin 7 (Vin -), merupakan pin tegangan input analog negatif.

19

8. Pin 8 dan pin 10 (Agnd dan Vgnd), pin ini harus ditanahkan karena Agnd

merupakan acuan bagi decoder pada ADC dan Vgnd sebagai acuan bagi clock

generator.

9. Pin 9 (Vref/2), merupakan pin untuk input tegangan yang menentukan

besarnya tegangan yang dibutuhkan untuk tiap cacahan.

10. Pin 1-18 (D7-D0), merupakan pin untuk output digital.

11. Pin 20 (VCC), merupakan pin untuk catu tegangan sebesar 5 Volt.

ADC0804 merupakan ADC 8 bit, namun dalam perancangan hanya akan

digunakan 4 bit saja, sedangkan 4 bit yang lain akan diabaikan (don’t care).

2.8 Pembanding

Gerbang XOR dua masukan mempunyai karakteristik bahwa jika kedua

masukan sama, maka keluarannya 0 (logika rendah). Jika masukan berbeda, maka

keluarannya 1 (logika tinggi). Gambar 2.10 adalah simbol logika standar untuk

gerbang XOR dua masukan.

Gambar 2.10. Simbol logika standar gerbang XOR dua masukan

Gerbang XOR merupakan gerbang gabungan antara gerbang NOT,

gerbang AND dan gerbang OR. Gabungan ketiga gerbang tersebut membentuk

satu gerbang, yaitu gerbang XOR [5].

20

Table 2.2 Tabel kebenaran XOR dua masukan

A B Y 0 0 0 0 1 1 1 0 1 1 1 0

Pembanding atau komparator adalah rangkaian yang membandingkan

besaran masukan dengan suatu taraf referensi (dengan masukan lain) dan

menghasilkan suatu perubahan keadaan di keluaran bila salah satu masukan

melampaui yang lain. XOR merupakan pembanding yang paling sederhana.

Pada pembanding yang digunakan untuk membandingkan dua data yang

masing-masing terdiri dari 4 bit, dibutuhkan empat buah gerbang XOR. Untuk

mendapatkan hasil akhir perbandingan, empat buah gerbang XOR dihubungkan

pada sebuah gerbang AND seperti pada gambar 2.11. Bila keluaran dari ke empat

buah gerbang XOR bernilai 1 maka keluaran gerbang AND juga akan tinggi atau

bernilai 1.

Gambar 2.11 Pembanding 4 bit menggunakan gerbang XOR

21

Contoh IC yang dapat membandingkan hingga 4 bit adalah IC 74LS85

yang ditunjukkan pada Gambar 2.12. IC 74LS85 memiliki 2 kelompok masukan,

masing-masing kelompok terdiri dari 4 bit masukan. Pembanding yang besarnya 4

bit ini memberikan tiga keputusan (keluaran) yaitu A<B, A>B atau A=B. Dapat

dilihat pada table 2.3.

Tabel 2.3. Tabel kebenaran 74LS85

74LS85

101213159

11141234

765

A0A1A2A3B0B1B2B3A<BiA=BiA>Bi

A<BoA=BoA>Bo

Gambar 2.12. IC 74LS85

22

2.9 Pengkode BCD ke Tujuh Segmen

Pengkode merupakan suatu penerjemah kode. Pengkode merupakan

rangkaian logika gabungan dengan beberapa masukan dan keluaran. Kebanyakan

berisi 20 sampai 50 gerbang. Kebanyakan pengkode dipaketkan dalam paket IC

tunggal [7].

Untuk menyalakan tampilan tujuh segmen, keluaran sistem digital harus

diubah ke dalam isyarat yang sesuai. Masukan dari sistem digital biasanya dalam

bentuk sandi biner (BCD) sehingga harus diubah menjadi isyarat tujuh jalur untuk

menyalakan masing-masing segmen. Perubahan ini dilakukan oleh pengkode

BCD ke tujuh segmen. Jika karakter 1 akan ditampilkan, maka jalur keluaran S1,

S2 akan berlogika 0 untuk menghidupkan LED yang sesuai dengan segmen S1,

S2. Jalur yang lain tetap berlogika1. Tabel 2.4 menunjukkan jalur-jalur yang harus

diaktifkan untuk membentuk karakter yang dimaksud.

Contoh IC pengkode BCD ke tujuh segmen adalah IC 74LS47. IC

tersebut memiliki 4 masukan yang akan mengubah 4 bit masukan tersebut

menjadi 7 buah isyarat tujuh jalur. IC 74LS47 mempunyai keluaran aktif

berlogika 0. Gambar IC 74LS48 ditunjukkan pada Gambar 2.13.

Gambar 2.13. IC 74LS47

23

Tabel 2.4. Jalur segmen yang aktif

Masukan BCD

Q3 Q2 Q1 Q0 Segmen yang

diaktifkan Tampilan

0 0 0 0 S0,S1,S2,S3,S4,S5

0 0 0 1 S1,S2

0 0 1 0 S0,S1,S3,S4,S6

0 0 1 1 S0,S1,S2,S3,S6

0 1 0 0 S1,S2,S5,S6

0 1 0 1 S0,S2,S3,S5,S6

0 1 1 0 S0,S2,S3,S4,S5,S6

0 1 1 1 S0,S1,S2

1 0 0 0 S0,S1,S2,S3,S4,S5,S6

1 0 0 1 S0,S1,S2,S3,S5,S6

2.10 Tujuh-Segmen

Peralatan keluaran yang sangat umum digunakan untuk menayangkan

bilangan desimal adalah peragaan tujuh-segmen [6]. Pada dasarnya penampil

tujuh-segmen terdiri dari tujuh buah LED (Light Emmitting Diode). Menurut cara

24

pemberian tegangan maka suatu tujuh segmen terdiri dari dua macam, yaitu

common anoda dan common katoda. Perbedaan antara keduanya hanya terletak

pada penyambungan antar LED. Pada common anoda, anoda dari ketujuh LED

terhubung menjadi satu (Gambar 2.14a) sedangkan pada common katoda, katoda

dari ketujuh LED yang terhubung menjadi satu (Gambar 2.14b).

a) Common Anoda b) Common Katoda

Gambar 2.14. Untai penampil tujuh segmen

Gambar 2.15 Penampil tujuh segmen

Gambar 2.16 Tujuh segmen dalam digital desimal

Kecerahan LED tergantung dari arusnya. Idealnya cara terbaik untuk

mengendalikan kecemerlangan ialah dengan menjalankan LED dengan sumber

arus, rangkaian LED seperti pada gambar 2.17. Cara berikutnya yang terbaik

25

setelah sumber arus adalah dengan tegangan catu yang besar dan resistansi seri

yang kecil. Dalam hal ini arus LED diberikan oleh :

s

ledcc

RVV

I−

= (2.7)

Keterangan :

I = arus LED (ampere)

ccV = tegangan sumber (volt)

ledV = tegangan LED (volt)

Rs = resistansi LED (ohm)

LED

R

VCC

s ledI

Gambar 2.17. Rangkaian Led

Makin besar tegangan sumber, makin kecil pengaruh . Dengan kata lain

yang besar menghilangkan pengaruh perubahan pada tegangan LED.

ledV ccV

2.11 Rangkaian Pembagi tegangan

Rangkaian pembagi tegangan merupakan rangkaian yang terdiri dari

resistor yang dikonfigurasikan seperti pada gambar 2.18. Vout ditentukan dengan

persamaan 2.13.

26

CC21

2out V

RRV x

R+= (2.8)

VCC

R2

Vout

0

R1

Gambar 2.18. Konfigurasi Pembagi Tegangan

2.12 Sistem Digital

Bentuk dasar blok dari setiap rangkaian digital adalah suatu gerbang

logika. Gerbang logika nantinya akan digunakan untuk operasi bilangan biner.

Gerbang-gerbang logika yang paling lazim digunakan dalam rangkaian digital

adalah gerbang OR, AND, dan NOT.

2.12.1 Gerbang OR

Gerbang OR dikenal sebagai gerbang fungsi penjumlah logika. Simbol

dari gerbang OR seperti pada gambar 2.19 di bawah.

A

BY

Gambar 2.19. Gerbang OR

Persamaan matematis untuk keluran gerbang OR adalah:

Y = A + B (2.9)

Cara operasinya yaitu keluaran dari suatu gerbang OR menunjukkan keadaan 1

jika satu atau lebih dari satu masukannya bernilai 1. Dengan kata lain keluaran

27

gerbang OR hanya akan bernilai 0 bila semua masukan bernilai 0 [9]. Dapat

dilihat pada tabel 2.5 di bawah.

Tabel 2.5. Tabel kebenaran gerbang OR

A B Y 0 0 0 0 1 1 1 0 1 1 1 1

2.12.2 Gerbang AND

Gerbang OR dikenal sebagai gerbang fungsi perkalian logika. Simbol

dari gerbang OR seperti pada gambar 2.20 di bawah.

A

BY

Gambar 2.20. Gerbang AND

Persamaan matematis untuk keluran gerbang AND adalah:

Y = A . B (2.10)

Cara operasinya yaitu keluaran dari suatu gerbang AND menunjukkan keadaan 1

semua masukannya berada pada keadaan 1. Dengan kata lain keluaran gerbang

AND hanya akan bernilai 0 bila salah satu masukannya atau kedua masukannya

bernilai 0 [9]. Dapat dilihat pada tabel 2.6 di bawah.

Tabel 2.6 Tabel kebenaran gerbang AND

A B Y 0 0 0 0 1 0 1 0 0 1 1 1

28

2.12.3 Gerbang NOT

Gerbang NOT dikenal sebagai gerbang fungsi logika kebalikan/ inverse.

Simbol dari gerbang NOT seperti pada gambar 2.21 di bawah.

A Y

Gambar 2.21. Gerbang NOT (INV)

Persamaan matematis untuk keluran gerbang NOT (INV) adalah:

Y = A . B (2.11)

Gerbang NOT mempunyai satu masukan serta satu keluaran dan melakukan

operasi logika peniadaan (negation), cara kerjanya adalah keluaran dari rangkaian

NOT akan mengambil keadaan 1 jika dan hanya jika masukannya tidak

mengambil keadaan 1. Simbol untuk menunjukkan logika peniadaan adalah suatu

lingkaran kecil yang digambarkan pada titik pertemuan antara garis sinyal dan

simbol logika [9]. Tabel kebenaran gerbang NOT dapat dilihat pada Tabel 2.7.

Tabel 2.7 Tabel kebenaran gerbang NOT (INV)

A Y 0 1 1 0

2.13 Pengkode

Pengkode merupakan suatu penerjemah kode. Pengkode merupakan

rangkaian logika gabungan dengan beberapa masukan dan keluaran. Kebanyakan

berisi 20 sampai 50 gerbang. Kebanyakan pengkode dipaketkan dalam paket IC

tunggal [7]. Pada sistem ini pengkode menerjemahkan masukan desimal menjadi

bentuk biner. Pengkode ini disebut priority encoders 10-line to 4-line (pengkode

29

prioritas 10-baris ke 4-baris). Salah satu IC pengkode adalah 74LS147. Gambar

yang lebih rinci dari IC 74LS147 dapat dilihat pada gambar 2.22, dan tabel

kebenaran dari IC 74LS147 dapat dilihat pada tabel 2.8.

Gambar 2.22. Diagram kaki IC 74LS147

Tabel 2.8 Tabel kebenaran IC 74LS147

2.14 Respon Transien

Respon transien sistem kontrol sering menunjukkan osilasi teredam

sebelum mencapai keadaan tunak. Dalam menentukan karakteristik tanggapan

system control terhadap masukan tanggan satuan [10], biasanya dicari parameter

berikut :

1. Waktu Tunda ( Delay Time ), td

30

Waktu tunda adalah waktu yang diperlukan tanggapan mencapai setengah

harga akhir yang pertama kali.

2. Waktu Naik ( Rise Time ), tr

Waktu naik adalah waktu yang diperlukan tanggapan untuk naik dari 10%

hingga 90%.

3. Waktu Puncak, tp

Waktu puncak adalah waktu yang diperlukan respon untuk mencapai puncak

lewatan yang pertama kali.

4. Waktu Penetapan ( Settling Time ), ts

Waktu penetapan adalah waktu yang diperlukan kurva tanggapan dan menetap

dalam daerah disekitar harga akhir yang ukurannya ditentukan dengan

persentase mutlak dari harga akhir ( biasanya 98% ).

Gambar 2.23. Kurva respon tanggapan satuan yang menunjukkan td, tp, ts, Mp dan

tr

Spesifikasi di atas ditunjukkan secara grafis pada gambar 2.23. Untuk

memperoleh nilai-nilai tersebut digunakan rumus:

31

Delay Time ( td ) = t50 % - t0 (2.12)

Rise Time ( tr ) = t90 % - t10 % (2.13)

Settling Time ( ts ) = t98 % - t0 (2.14)

Pada suatu sistem kontrol otomatik sering terjadi error, dan yang biasa

terjadi adalah steady-state error. Steady-state error (ess) sendiri adalah perbedaan

antara keluaran sistem (hasil akhir) dan set point saat keadaan sistem stabil atau

tetap. Steady-state error (ess) dapat dilihat pada gambar 2.24 di bawah.

Gambar 2.24. Gambar steady-state error (ess)

BAB III

PERANCANGAN

3.1 Sistem Kendali

Dalam perancangan Pengendali Tekanan Uap Pada Sistem Pemanas Air

Berbasis Rangkaian Digital memerlukan komponen-komponen dasar antara lain

rangkaian digital sebagai otak dari sistem kendali, pemanas, dan sensor. Dari

ketiga komponen dasar tersebut maka dapat digambarkan diagram blok dari

sistem kendali ini, seperti yang terlihat pada gambar 3.1.

Gambar 3.1. Diagram blok pengendali tekanan uap

Gambar 3.2 di bawah adalah gambar tampilan kotak pengendali. Dengan

bagian-bagiannya adalah penampil tujuh segmen untuk set point dan output,

saklar set point, masukan sensor, dan catu daya 12 Volt.

32

33

Gambar 3.2. Tampilan kotak pengendali

3.2 Perancangan Plant

Plant yang dibuat untuk tugas akhir ini adalah miniatur dari ketel uap

atau yang sering disebut dengan boiler. Gambar 3.3 merupakan gambar plant

yang akan digunakan. Pemanas pada plant menggunakan kompor listrik dengan

daya 600W, sehingga dengan adanya pemanas berupa kompor listrik, tekanan

boiler dapat dikontrol melalui pengendali yang akan digunakan untuk mematikan

kompor listrik secara otomatis pada tekanan tertentu. Keterangan dari gambar 3.3

di bawah adalah :

1. Pipa untuk memasukkan air.

2. Pipa untuk mengeluarkan air.

3. Lubang Safety Valve, yang digunakan sebagai pengaman saat boiler sedang

bertekanan. Saat air dikeluarkan pertama-tama safety valve harus dibuka

dengan pelan-pelan agar tekanan berkurang sedikit demi sedikit. Safety valve

menggunakan kran yang tahan terhadap panas.

34

4. Rongga di tengah-tengah boiler. Dibuatnya rongga ini bertujuan untuk

mempercepat pemanasan pada boiler, apabila jumlah rongga semakin banyak

maka pemanasan akan semakin cepat.

5. Pipa yang digunakan untuk tempat untuk manometer (indikator tekanan).

Plant menggunakan indikator tekanan dengan skala 0-3 bar.

6. Pipa yang digunakan untuk menempatkan sensor tekanan.

7. Indikator ketinggian air. Indikator ini wajib ada pada setiap boiler, karena

banyaknya sisa air di dalam boiler dapat dilihat. Sehingga kekurangan air

dapat dihindari. Indikator berupa selang transparan yang tahan terhadap

tekanan

8. Pipa Siphon, pipa siphon berisi air yang berfungsi agar suhu pada sensor tidak

terlalu panas, dan mencegah manometer langsung terkena uap air.

Gambar 3.3. Plant

Pengisian air ke dalam boiler sebanyak ¾ dari volume boiler. Hal ini

dilakukan agar air di dalam boiler tidak cepat habis, dan agar masih ada ruang

35

udara di dalam boiler. Boiler dibatasi hanya akan bekerja pada tekanan 0 sampai

dengan 1,5 bar.

3.3 Sensor

3.3.1 Pengubah Arus ke Tegangan

Sensor tekanan uap yang digunakan dalam sistem kendali ini adalah

Pressure Transmiter tipe 8320. Keluaran dari sensor ini berupa arus dalam skala 4

sampai 20 mA. Apabila menggunakan tegangan catuan atau UB sebesar 12 V,

maka besar beban maksimum dapat diperoleh dengan persamaan (2.1) :

B

Ω=

=

−=Ω

100][02.0

][2][02.0

])[10][12(][

AV

AVVRA

Dengan digunakannya beban sebesar 100 Ω pada keluaran sensor, maka

keluaran dari sensor dapat dilihat perubahannya berupa tegangan. Perbandingan

tekanan dan tegangan keluaran dari sensor dihubungkan dengan RA sebesar 100Ω,

dapat dilihat pada tabel 3.1.

36

Tabel 3.1 Tabel perbandingan tekanan dan tegangan hasil dari percobaan

Tekanan (bar)

Tegangan (volt)

∆V (volt)

0 0,404 0,1 0,421 0,017 0,2 0,438 0,017 0,3 0,452 0,014 0,4 0,468 0,016 0,5 0,486 0,018 0,6 0,5 0,014 0,7 0,515 0,015 0,8 0,531 0,016 0,9 0,546 0,015 1 0,563 0,017

1,1 0,578 0,015 1,2 0,594 0,016 1,3 0,61 0,016 1,4 0,625 0,015 1,5 0,641 0,016

3.4 ADC (Analog to Digital Converter)

Pada perancangan tugas akhir ini menggunakan ADC0804. ADC

digunakan untuk mengubah masukan analog keluaran dari sensor, menjadi data

digital 4 bit. Bila menggunakan R1 sebesar 10 KΩ dan C1 sebesar 150 pF seperti

yang digunakan dalam data sheet, maka fclock dapat dihitung menggunakan

persamaan 2.4, maka besarnya :

11 CR1,11××

=clockf

fclock = pF 150 K 10 1,1

1×Ω×

fclock = 606 KHz

37

Grafik Tegangan terhadap Tekanan

0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0 0.5 1 1.5

Tekanan (Bar)

Tega

ngan

(Vol

t)

2

Gambar 3.4 Grafik Tegangan terhadap Tekanan

Dari tabel 3.1, dapat diperoleh grafik hubungan antara tegangan terhadap tekanan

seperti pada gambar 3.4. Dari gambar grafik di atas dapat diasumsikan bahwa

perubahan sensor linear. Kenaikan keluaran tiap bar dapat diperoleh dengan

persamaan (2.2) :

tekanankeluaranmΔΔ

=

BarVoltm

0104.02

−−

=

BarVoltm /16,0=

atau

m = 0,016 Volt/ 0,1 Bar

Dengan demikian sensor dapat diasumsikan memiliki keluaran yang linear yakni

dengan kenaikan 0,016 Volt setiap 0,1 bar. Dikehendaki bahwa setiap kenaikan

0,1 bar tersebut akan dikonversikan menjadi kenaikan sebesar 1 bit, seperti

terlihat pada tabel 3.2.

38

Tabel 3.2 Tabel konversi data masukan analog dengan keluaran digital Tekanan

(bar) Masukan

Analog (volt)Keluaran

digital 0 0,404 0000

0,1 0,42 0001 0,2 0,436 0010 0,3 0,452 0011 0,4 0,468 0100 0,5 0,484 0101 0,6 0,5 0110 0,7 0,516 0111 0,8 0,532 1000 0,9 0,548 1001 1 0,564 1010

1,1 0,58 1011 1,2 0,596 1100 1,3 0,612 1101 1,4 0,628 1110 1,5 0,644 1111

ADC 0804 ini menggunakan tegangan catuan sebesar 5 Volt, dan dapat

mengubah tegangan masukan dari 0-5 Volt. Kenaikan/resolusi dari sensor untuk

setiap 0,1 bar adalah sebesar 0,016 Volt seperti terlihat pada tabel 3.2 di atas,

sedangkan kenaikan/resolusi ADC dapat diperoleh dengan menggunakan

persamaan (2.5).

255)()(Resolusi ADC

−−+=

VrefVref

mVVolt

Volt

VoltVolt

6,190196,0255

5255

05Resolusi ADC

==

=

−=

39

Dengan demikian maka sebelum sensor dihubungkan dengan ADC

diperlukan rangkaian pengondisi sinyal dengan persamaan sebagai berikut :

sensor

ADC

ResolusiResolusi

).( XsensorADC VVV −=

Keterangan :

VADC = tegangan yang digunakan sebagai masukan analog dari ADC (Volt)

Vsensor = tegangan keluaran dari sensor (Volt)

VX = tegangan referensi, merupakan tegangan keluaran terkecil sensor (Volt)

Resolusi ADC = kenaikan setiap bit, yakni 19,6 mV

Resolusi sensor = kenaikan setiap 0,1 bar, yakni 16 mV

Berdasarkan keterangan tersebut maka persamaan dari rangkaian pengondisi

sinyal dapat diperoleh seperti di bawah ini :

1619,6).404,0( −= sensorADC VV

225,1).404,0( −= sensorADC VV (3.1)

Persamaan di atas dapat diterapkan dalam suatu rangkaian yang dapat diperoleh

dengan menghubungkan rangkaian pengurang dan rangkaian penguat.

Dalam rangkaian pengurang, tegangan keluaran sensor akan dikurangi

dengan tegangan 0,404 Volt. Dalam hal ini agar dapat menghasilkan persamaan

tersebut maka resistansi yang digunakan dalam rangkaian pengurang ini memiliki

besar yang sama yakni R3=R4=R5= R6=10 KΩ. Tegangan referensi sebesar 0,404

Volt dapat diperoleh dengan menggunakan rangkaian pembagi tegangan sesuai

dengan persamaan (2.8), dalam hal ini digunakan VCC = 5 Volt dan R2 sebesar 1

KΩ sehingga R1 dapat diperoleh dengan perhitungan sebagai berikut :

40

CC21

2X V

RR

VR+

=

CC

X

21

2

VV

RR

=+ R

0808,05

0,4041 R

1

1

=

=Ω+

ΩK

K

(R1+1 KΩ). 0,0808 = 1 KΩ

0,0808 R1 = 1 KΩ- 80,8 Ω

= 919,2 Ω

R1 = 919,2 Ω / 0,0808

= 11376,237 Ω

Karena resistor dengan nilai 11376,237 Ω tidak dapat dijumpai di pasaran maka

dalam perancangan ini digunakan resistor variabel (potensiometer).

Sedangkan dalam rangkaian penguat, digunakan rangkaian penguat non

inverting. Penguat ini digunakan karena keluaran dari rangkaian penguat non

inverting mempunyai keluaran nilai positif. Dengan menggunakan rangkaian

penguat non inverting maka penguatan sebesar 1,225 dapat diperoleh dengan

perhitungan sebagai berikut :

I

F

RR1+=A ; A = penguatan (sebesar 1,225), dipilih RI sebesar 10 KΩ

I

F

RR1 =−A

RF = (A -1).RI

= (1,225-1). 10KΩ

41

RF = 2,25 KΩ

Dalam perancangan ini digunakan resistor variabel (potentiometer) untuk

mendapatkan resistansi dengan nilai 2,25 KΩ.

Dengan demikian maka persamaan (3.1) di atas dapat diubah menjadi

rangkaian pengondisi sinyal seperti terlihat pada gambar 3.5. Sedangkan

rangkaian untuk ADC0804 dapat terlihat pada gambar 3.6.

Gambar 3.5. Rangkaian Pengondisi Sinyal

VCC

Output 0

ADC0804

67

9

1112131415161718

194

5

123

+IN-IN

VREF/2


CLKRCLKIN

INTR

CSRDWR

10K

Output 2Output 1

R210K

Output 3


150pF

R110K

Gambar 3.6. Rangkaian ADC

42

3.5 Pengendali (Controller)

Pengendali menggunakan pembanding (comparator). Pembanding

(comparator) akan membandingkan data yang masuk dari tombol (set point)

dengan keluaran dari sensor. Pembanding (comparator) yang digunakan dalam

rancangan ini adalah IC 74LS85. IC tersebut merupakan IC pembanding 4 bit.

Cara pemakaian dari IC 74LS85 ini adalah tampak pada Gambar 3.7. Keluaran

dari pembanding yang digunakan adalah pin A>B yaitu kaki 5, yang kemudian

dihubungkan dengan driver pemanas. Driver pemanas akan mengendalikan

pemanas (kompor listrik) untuk memanaskan ketel uap (boiler).

Gambar 3.7. Gambar rancangan pembanding (comparator)

3.6 Driver Pemanas

Untuk mengatur tekanan pada boiler, pemanas dikendalikan rangkaian

digital melalui triac. Triac ini terhubung langsung dengan pemanas / beban dan

tegangan jala-jala PLN, 220 VAC. Sehingga diperlukan isolator antara rangkaian

digital dengan triac. MOC3021 merupakan optoisolator yang terdiri atas sebuah

LED yang terhubung secara optis dengan triac.

MOC3021 dipilih berdasarkan kemampuan menahan tegangan ketika

dalam keadaan off (VDM) dan arus minimum yang dibutuhkan untuk menyalakan

43

LED. Driver ini dapat dioperasikan untuk menahan tegangan sampai 400 VAC

dan memerlukan arus minimum sebesar 15 mA untuk membuatnya ON.

Antarmuka rangkaian digital dengan triac dibentuk oleh komponen

resistor R6, MOC3021, triac, dan pemanas air 600 Watt sebagai beban. Bagian

masukkan dari MOC3021 merupakan LED yang dinyala-padamkan oleh

pengendali dan mengalirkan arus melalui resistor R1, sehingga LED menyala.

Cahaya LED menyebabkan triac di bagian output MOC3021 menjadi on dan

mengalirlah arus gate triac lewat R1, selanjutnya triac akan on dan pemanas

mulai bekerja. Interfacing triac dengan rangkaian pengendali ditunjukkan dalam

gambar 3.8.

U1

MOC3021

1

2

64

R6 700

Heater

V1

220 VAC

12

LAMP

1 2

Q1TRIAC

R1

270

Gambar 3.8. Interfacing Triac dengan Rangkaian Pengendali

Resistor R6 digunakan sebagai pembatas arus masukan LED. Led ini

memiliki batasan arus masukan antara 15 - 60 mA dan tegangan panjar maju

kurang lebih 1,3V.

44

Menentukan nilai R6:

R6maks = mA

VfdVout10max−

R6 = MOCIforward

MOCVforwardVout_

_-max

V forward = 1,5 Volt (datasheet MOC)

I forward = 15 mA (datasheet MOC)

R6 = mA

vv10

5,15 −

R6 = 350 Ω

Karena nilai resistor maksimal adalah 350 Ω tidak terdapat dipasaran maka dipilih

R6 = 330 Ω, sehingga didapatkan nilai IForward_MOC = 10,6 mA.

Menentukan R1 :

Vin(pk) = 220 X 2

Vin(pk) = 311,12 Volt

R1 = axpkVin

Im)(

R1 = 1,0126,311

R1 = 3111,26 Ω

Karena R1 minimum adalah 3111,26 Ω maka dipilih R1 = 3300 Ω.

45

3.7 BCD ke Tujuh Segmen

Untuk mengetahui angka masukan dari set point dan besarnya tekanan

yang telah dicapai digunakan penyandi BCD ke tujuh segmen dan penampil tujuh

segmen. Penampil tujuh segmen digunakan sebanyak dua buah, yaitu penampil set

point dan penampil keluaran sensor. Rangkaian unit penampil tujuh segmen

secara keseluruhan tampak pada Gambar 3.9.

Supaya dapat membuat keluaran suatu pencacah BCD membentuk tujuh

segmen tertentu menyala sesuai dengan angka biner yang diterima, maka

digunakan suatu IC 74LS47. IC 74LS47 hanya menggunakan hambatan 330 Ω,

tiap–tiap LED pada penampil tujuh segmen menggunakan katoda bersama

(Common anode), karena IC 74LS47 mempunyai keluaran yang aktif berlogika 0.

Gambar 3.9 Gambar rangkaian unit penampil secara keseluruhan

46

3.8 Rangkaian Set Point

Set point yang digunakan adalah saklar. Dalam rancangan saklar yang

digunakan sebanyak 4 buah, karena terdapat 4 set point untuk mengatur besarnya

tekanan yang diinginkan. Untuk membatasi arus yang lewat dapat dihitung

menggunakan persamaan (2.3). Besar hambatan yang digunakan :

I = 0.005 A

V = 5 V

Maka :

RVI =

AVR

001.05

=

R = 1 kΩ

Besarnya tekanan yang digunakan sebagai set point dan keluaran digital dapat

dilihat pada tabel 3.3, sesuai dengan tabel konversi data masukan analog dengan

keluaran digital pada tabel 3.2.

Tabel 3.3 Tabel tekanan dan keluaran digital

Keluaran Digital Set Point (Bar) D C B A

0.1 0 0 0 1 0.5 1 0 1 0 1 0 1 0 1

1.5 1 1 1 1

Dari tabel 3.3 di atas dapat dibuat rangkaian untuk set point yang terdiri

IC 74LS147 dan gerbang NOT (inverter). IC 74LS147 adalah priority encoders

10-line to 4-line (pengkode prioritas 10-baris ke 4-baris). Untuk masukan dan

47

keluaran yang dihasilkan IC 74LS147 dapat dilihat pada tabel 2.8. Untuk

memperoleh keluaran seperti tabel 3.3, keluaran IC 74LS147 dihubungkan dengan

inverter. Untuk keluaran inverter hanya keluaran CBA yang terhubung dengan

keluaran 74LS147, untuk keluaran D pada inverter terhubung langsung dengan

saklar pada set point. Rancangan rangkaian set point dapat dillihat pada gambar

3.10.

Tabel 3.4 Tabel konversi keluaran IC 74LS147 dengan keluaran inverter

Keluaran Masukan 74LS147 Inverter

1 2 5 7 D C B A D C B A

Tampilanseven

segment 0 1 1 1 1 1 1 0 0 0 0 1 0.1 1 0 1 1 1 1 0 1 1 0 1 0 1.0 1 1 0 1 1 0 1 0 0 1 0 1 0.5 1 1 1 0 1 0 0 0 1 1 1 1 1.5

R11K

R41K

R61K

74147

I1NI2NI3NI4NI5NI6NI7NI8NI9N

ANBNCNDN

SW12

1

3

SW22

1

3

B

R51K

5V

SW3

18

3

54

7

C

NOT

12

A

NOT

12

D

R31K

NOT

12

R21K

SW4

18

3

54

7

NOT

12

Gambar 3.10 Rancangan Rangkaian Set Point

48

3.9 Rangkaian Penyesuai

Dalam perancangan ini yang dimaksud dengan rangkaian penyesuai

adalah keluaran dari ADC dan keluaran dari rangkaian set point diubah menjadi

bentuk biner lain yang sesuai. Keluaran dari rangkaian penyesuai sebagai

masukan pada pengkode BCD ke tujuh segmen. Dalam perancangan ini

mengubah masukan yang diingikan menjadi bentuk biner yang sesuai seperti

tertera pada tabel 3.5 di bawah.

Tabel 3.5 Tabel kebenaran rangkaian penyesuai

Masukan D C B A

Keluaran (Y1) D C B A

Keluaran (Y2) D C B A

DesimalY2 Y1

0 0 0 0 0 0 0 0 0 0 0 0 0 . 0 0 0 0 1 0 0 0 1 0 0 0 0 0 . 1 0 0 1 0 0 0 1 0 0 0 0 0 0 . 2 0 0 1 1 0 0 1 1 0 0 0 0 0 . 3 0 1 0 0 0 1 0 0 0 0 0 0 0 . 4 0 1 0 1 0 1 0 1 0 0 0 0 0 . 5 0 1 1 0 0 1 1 0 0 0 0 0 0 . 6 0 1 1 1 0 1 1 1 0 0 0 0 0 . 7 1 0 0 0 1 0 0 0 0 0 0 0 0 . 8 1 0 0 1 1 0 0 1 0 0 0 0 0 . 9 1 0 1 0 0 0 0 0 0 0 0 1 1 . 0 1 0 1 1 0 0 0 1 0 0 0 1 1 . 1 1 1 0 0 0 0 1 0 0 0 0 1 1 . 2 1 1 0 1 0 0 1 1 0 0 0 1 1 . 3 1 1 1 0 0 1 0 0 0 0 0 1 1 . 4 1 1 1 1 0 1 0 1 0 0 0 1 1 . 5

Pembuatan rangkaian penyesuai disusun dari gerbang-gerbang logika

dasar. Pembentukannya menggunakan peta karnaugh. Peta karnaugh adalah

piranti grafis yang dapat digunakan untuk menyederhanakan persamaan logika

atau untuk konversi tabel kebenaran logika ke gerbang logika yang bersesuaian.

49

Berdasarkan dari tabel 3.4 dapat dibuat bentuk peta karnaugh, seperti yang

tampak pada Tabel 3.5. Tabel peta karnaugh terdapat 2 macam, tabel peta

karnaugh untuk keluaran Y1 (tabel 3.6a) dan tabel peta karnaugh untuk keluaran

Y2 (tabel 3.6b).

Tabel 3.6 Tabel peta karnaugh

a.) Tabel peta karnaugh untuk keluaran Y1

A AB AB BA AB

CD 0 0 1 1

CD 0 0 1 1

DC 0 0 1 1

CD 0 0 1 1

AA =

B AB AB BA AB

CD 0 1 1 0

CD 0 0 0 0

DC 1 0 0 1

CD 0 1 1 0

BDCBDB +=

C AB AB BA AB

CD 0 0 0 0

CD 0 0 0 0

DC 0 1 1 0

CD 1 1 1 1

CBCDC +=

50

D AB AB BA AB

CD 0 0 0 0

CD 1 0 0 1

DC 0 0 0 0

CD 0 0 0 0

BCDD =

b.) Tabel peta karnaugh untuk keluaran Y2

A AB AB BA AB

CD 0 0 0 0

CD 0 1 1 0

DC 1 1 1 1

CD 0 0 0 0

DBA =

Untuk keluaran B, C, dan D adalah 0, karena tidak terdapat keluaran-keluaran 1.

Dari peta karnaugh di atas dapat dibuat rancangan ke dalam rangkaian

penyesuai yang menggunakan gerbang AND, OR dan NOT. Rancangan dari

rangkaian penyesuai tampak pada Gambar 3.11. Gambar rangkaian penyesuai

terdapat 2 macam, gambar rangkaian penyesuai untuk keluaran Y1 (Gambar

3.11a) dan gambar rangkaian penyesuai untuk keluaran Y2 (Gambar 3.11b).

51

D

B

AND2

NOT

12

A

OR2

NOT

12AND2

AND2

OR2

B

AND2

D

AND2

C

A

AND2

AND2

NOT

12

C

a.) Gambar rangkaian penyesuai untuk keluaran Y1

AND2

B

AND2

NOT

12

NOT

12

D

NOT

12

AC

AND2

D

B

C

OR2

AND2

AAND2

b.) Gambar rangkaian penyesuai untuk keluaran Y2

Gambar 3.11 Gambar Rangkaian Penyesuai

BAB IV

HASIL DAN PEMBAHASAN

Pada bagian ini akan ditunjukkan hasil pengujian Pengendali Tekanan

Uap pada Sistem Pemanas Air Berbasis Rangkaian Digital yang telah dibuat

disertai dengan pembahasannya.

4.1 Hasil Pengujian Sistem

Pengujian dilakukan dengan memilih besar tekanan yang dikehendaki

dengan menghidupkan saklar set point. Sistem akan mati bila telah mencapai set

point yang diinginkan, dalam hal ini pemanas akan mati. Adapun bentuk

perangkat keras tersebut dapat dilihat pada gambar 4.1.

a) Boks Pengendali b) Boks Pengendali dan Plant

Gambar 4.1. Bentuk Perangkat Keras

52

53

4.1.1 Pengujian Set Point 0,1 Bar

Dalam pengambilan data yang pertama dipilih tekanan dengan besar 0,1

bar. Hasil yang diperoleh dari proses pengambilan data dapat dilihat pada tabel

4.1. Berdasarkan tabel 4.1 tersebut dapat diubah dalam bentuk grafik seperti yang

terlihat pada gambar 4.2.

Tabel 4.1. Hasil pengambilan data untuk set point 0,1 bar

Tampilan Tegangan (volt) Waktu (menit) Manometer

(bar) Seven

SegmentKeluaran Sensor

Masukan ADC

Lampu Indikator

0 0 0.0 0,404 0 hidup 5 0 0.0 0,405 0,002 hidup

10 0 0.0 0,408 0,006 hidup 15 0 0.0 0,412 0,01 hidup 16 0,1 ≅0.1 0,413 0,011 redup 20 0,1 0.1 0,414 0,013 mati 26 0,1 0.1 0,416 0,014 mati 30 0,1 0.1 0,416 0,015 mati 35 0,1 0.1 0,416 0,014 mati 40 0,1 0.1 0,415 0,014 mati 45 0,1 0.1 0,415 0,014 mati 50 0,1 0.1 0,414 0,013 redup 51 0,1 0.1 0,414 0,013 redup 55 0,1 0.1 0,414 0,013 redup 60 0,1 0.1 0,414 0,013 redup 65 0,1 0.1 0,414 0,013 redup 70 0,1 0.1 0,414 0,013 redup 75 0,1 0.1 0,414 0,013 redup 80 0,1 0.1 0,414 0,013 redup ≅ perubahan seven segment (nyala seven segment tidak mantap)

Berdasarkan hasil pengujian tersebut dapat dilihat bahwa pada kondisi

awal tekanan dalam boiler adalah 0 bar. Pada tekanan 0 bar ini tegangan sensor

yang dihasilkan adalah 0,404 Volt, dan tegangan yang masuk ke ADC adalah 0

Volt. Dikarenakan pemanas menyala maka tekanan tersebut akan terus naik

sampai mencapai set point yang diinginkan, yaitu 0,1 bar. Setelah mencapai besar

set point yang diinginkan, pemanas mati. Mulai menit ke 20 sistem mulai stabil,

54

dan lampu indikator kompor mati atau padam. Pada menit ke 50 lampu indikator

kompor redup, hal tersebut karena sistem yang mati hidup dengan cepat. Sistem

yang mati hidup dengan cepat karena perubahan tegangan masukan pada ADC

yang cepat, atau berubah-ubah diantara batas bawah tegangan dari desimal 1 dan

batas atas desimal 0.

Tekanan pada Seven Segment

0

0.02

0.04

0.06

0.08

0.1

0.12

0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85

waktu (menit)

teka

nan

(bar

)


Gambar 4.2. Grafik hasil pengambilan data untuk set point 0,1 bar, hubungan

antara waktu dan tekanan

Berdasarkan tabel 4.1 di atas seperti yang terlihat pada gambar 4.2,

gambar tersebut adalah bentuk grafik hubungan antara waktu dan tekanan yang

diambil dari tampilan seven segment. Dikarenakan gambar kurva pada gambar 4.2

perubahan tekanan tidak terlihat dengan jelas, maka untuk mencari respon transien

dari sistem, menggunakan waktu dan tegangan keluaran sensor. Perubahan

tegangan sensor dapat merepresentasikan perubahan tekanan.

Berdasarkan data yang diperoleh, pada saat tekanan 0 bar tegangan

keluaran sensor yang terjadi adalah sebesar 0,404 Volt, sedangkan pada saat

tekanan 0,1 bar tegangan keluaran sensor yang terjadi adalah sebesar 0,414 Volt.

55

Dengan demikian untuk mendapatkan besar tegangan keluaran sensor pada saat

tekanan sebesar 10% dari tekanan set point (0,1 bar) dapat diperoleh dengan

menggunakan perhitungan berikut:

VADC(10%) = (0,414-0,404). 10%+ 0,404

= 0,01. 10% + 0,404

= 0,405 Volt

Berdasarkan tabel 4.1, tegangan keluaran sensor sebesar 0,405 Volt terjadi pada

menit ke-5 (waktu yang dibutuhkan untuk mencapai tekanan sebesar 10 % dari

tekanan set point).

t(10%) = 5 menit

Tegangan keluaran sensor pada saat tekanan sebesar 90% dari tekanan set point

(0,1 bar) dapat diperoleh dengan menggunakan perhitungan berikut:

VADC(90%) = (0,414-0,404). 90%+ 0,404

= 0,01. 90% + 0,404

= 0,413 Volt

Berdasarkan tabel 4.1, tegangan keluaran sensor sebesar 0,413 Volt

terjadi pada menit ke-16 (waktu yang dibutuhkan untuk mencapai tekanan

sebesar 90 % dari tekanan set point).

t(90%) = 16 menit

Tegangan keluaran sensor pada saat tekanan yang terjadi sebesar 50% dari

tekanan set point (0,1 bar) dapat diperoleh dengan menggunakan perhitungan

berikut:

VADC(50%) = (0,414-0,404). 50%+ 0,404

56

= 0,01. 50% + 0,404

= 0,409 Volt

Berdasarkan tabel 4.1, tegangan masukan ADC sebesar 0,409 Volt mendekati data

yang terjadi pada menit ke-11 (waktu yang dibutuhkan untuk mencapai tekanan


t(50%) = 11 menit

Berdasarkan persamaan 2.13 diperoleh kurva tanggapan sistem untuk tekanan set

point 0,1 bar, terlihat pada gambar 4.3.

rise time (tr) = t(90%) - t(10%)

=16 – 5

= 11 menit

delay time (td) = t(50%)

= 11 menit

maximum overshoot (Mp)= %100.0,414

0,414)-(0,416

= 0,48 %

peak time (tp) (menit) = ( ) 262

2635+

−

= 4,5+26

= 30,5 menit

settling time (ts) = 50 menit

Berdasarkan tabel 3.2 tekanan 0,1 bar memiliki masukan tegangan dari sensor

sebesar 0,42 Volt, sedangkan bedasarkan data pada tabel 4.1 tegangan keluaran

57

sensor sebesar 0,414 Volt. Dengan demikian Steady-state error (ess) dari sistem

tersebut dapat diketahui dengan perhitungan sebagai berikut:

%100.42,0

414,042,0 −=sse

%43,1=

Gambar 4.3. Respon sistem pada saat tekanan set point 0,1 bar


Dalam pengambilan data yang kedua dipilih tekanan dengan besar 0,5


4.2. Berdasarkan hasil pengujian dapat dilihat bahwa pada kondisi awal tekanan

dalam boiler adalah 0 bar. Pada tekanan 0 bar ini tegangan sensor yang dihasilkan

adalah 0,404 Volt, dan tegangan yang masuk ke ADC adalah 0 Volt. Dikarenakan

pemanas menyala maka tekanan tersebut akan terus naik sampai mencapai set

point yang diinginkan, yaitu 0,5 bar. Setelah mencapai besar set point yang

58

diinginkan, pemanas mati. Dari tabel 4.2 dapat terlihat bahwa mulai menit ke 65

sistem mulai stabil, dan lampu indikator kompor mati atau padam. Pada menit ke

70 lampu indikator kompor redup, hal tersebut karena sistem yang mati hidup

dengan cepat. Sistem yang mati hidup dengan cepat karena perubahan tegangan

masukan pada ADC yang cepat, atau berubah-ubah diantara batas bawah tegangan

dari desimal 5 dan batas atas desimal 4. Berdasarkan tabel 4.2 tersebut dapat

diubah dalam bentuk grafik seperti yang terlihat pada gambar 4.4.



(bar) Seven


Masukan ADC

Lampu Indikator

0 0 0.0 0,404 0 hidup 5 0 0.0 0,405 0,003 hidup

10 0 0.0 0,408 0,007 hidup 15 0,1 ≅0.1 0,412 0,011 hidup 18 0,1 0.1 0,416 0,015 hidup 22 0,1 0.1 0,418 0,019 hidup 25 0,1 0.1 0,422 0,023 hidup 30 0,2 ≅0.2 0,427 0,029 hidup 35 0,2 0.2 0,43 0,033 hidup 40 0,2 0.2 0,437 0,041 hidup 43 0,3 ≅0.3 0,442 0,047 hidup 46 0,3 0.3 0,445 0,051 hidup 50 0,3 0.3 0,451 0,058 hidup 55 0,4 0.4 0,46 0,069 hidup 60 0,4 0.4 0,467 0,078 hidup 64 0,5 ≅0.5 0,474 0,086 redup 65 0,5 0.5 0,475 0,087 mati 70 0,5 0.5 0,475 0,087 redup 72 0,5 0.5 0,474 0,086 redup 75 0,5 0.5 0,474 0,086 redup 80 0,5 0.5 0,474 0,086 redup 85 0,5 0.5 0,474 0,086 redup 90 0,5 0.5 0,474 0,086 redup ≅ perubahan seven segment (nyala seven segment tidak mantap)

59


0

0.1

0.2

0.3

0.4

0.5

0.6

0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95

waktu (menit)

teka

nan

(bar

)




Berdasarkan tabel 4.2 di atas dapat diubah dalam bentuk grafik seperti

yang terlihat pada gambar 4.4, gambar tersebut adalah bentuk grafik hubungan

antara waktu dan tekanan yang diambil dari tampilan seven segment. Dikarenakan

gambar kurva pada gambar 4.2 perubahan tekanan tidak terlihat dengan jelas,

maka untuk mencari respon transien dari sistem, menggunakan waktu dan

tegangan keluaran sensor. Perubahan tegangan sensor dapat merepresentasikan

perubahan tekanan.



tekanan 0,5 bar tegangan keluaran sensor yang terjadi adalah sebesar 0,474 Volt.




VADC(10%) = (0,474-0,404). 10%+ 0,404

60

= 0,07. 10% + 0,404

= 0,411 Volt



tekanan set point).

t(10%) = 14 menit



VADC(90%) = (0,474-0,404). 90%+ 0,404

= 0,07. 90% + 0,404

= 0,467 Volt




t(90%) = 60 menit



berikut:

VADC(50%) = (0,474-0,404). 50%+ 0,404

= 0,07. 50% + 0,404

= 0,439 Volt

61

Berdasarkan tabel 4.2, tegangan keluaran sensor sebesar 0,439 Volt mendekati

data yang terjadi pada menit ke-41,5 (waktu yang dibutuhkan untuk mencapai

tekanan sebesar 50 % dari tekanan set point).

t(50%) = 41,5 menit



rise time (tr) = t(90%) - t(10%)

=60 – 14

= 46 menit


= 41,5 menit

maximum overshoot (Mp)= %100.0,474

0,474)-(0,475

= 0,21 %


6570+

−

= 2,5+65

= 67,5 menit


Berdasarkan tabel 3.2 tekanan 0,5 bar memiliki masukan tegangan dari

sensor sebesar 0,484 Volt, sedangkan bedasarkan data pada tabel 4.2 tegangan

keluaran sensor sebesar 0,474 Volt. Dengan demikian Steady-state error (ess) dari

sistem tersebut dapat diketahui dengan perhitungan sebagai berikut:

62

%100.484,0

474,0484,0 −=sse

%07,2=

Gambar 4.5. Respon sistem pada saat tekanan set point 0,5 bar

4.1.3 Pengujian Set Point 1 Bar

Dalam pengambilan data yang ketiga dipilih tekanan dengan besar 1 bar.

Hasil yang diperoleh dari proses pengambilan data dapat dilihat pada tabel 4.3.

Berdasarkan hasil pengujian tersebut dapat dilihat bahwa pada kondisi awal

tekanan dalam boiler adalah 0,0 bar. Pada tekanan 0,0 bar ini tegangan sensor

yang dihasilkan adalah 0,404 Volt, dan tegangan yang masuk ke ADC adalah 0

Volt. Dikarenakan pemanas menyala maka tekanan tersebut akan terus naik

sampai mencapai set point yang diinginkan, yaitu 1 bar. Setelah mencapai besar

set point yang diinginkan, pemanas mati.

63

Tabel 4.3. Hasil pengambilan data untuk set point 1 bar


(bar) Seven


Masukan ADC

Lampu Indikator

0 0 0.0 0,404 0 hidup 5 0 0.0 0,405 0,003 hidup

10 0 0.0 0,409 0,007 hidup 13 0 0.0 0,41 0,01 hidup 16 0 ≅0.1 0,412 0,012 hidup 18 0,1 0.1 0,415 0,013 hidup 21 0,1 0.1 0,417 0,016 hidup 25 0,1 0.1 0,42 0,021 hidup 30 0,2 ≅0.2 0,426 0,027 hidup 33 0,2 0.2 0,429 0,031 hidup 35 0,2 0.2 0,431 0,034 hidup 40 0,2 0.2 0,437 0,041 hidup 43 0,3 ≅0.3 0,442 0,047 hidup 45 0,3 0.3 0,444 0,049 hidup 50 0,3 0.3 0,451 0,057 hidup 55 0,4 ≅0.4 0,459 0,066 hidup 57 0,4 0.4 0,462 0,07 hidup 60 0,4 0.4 0,466 0,075 hidup 65 0,5 ≅0.5 0,475 0,085 hidup 66 0,5 0.5 0,477 0,088 hidup 70 0,5 0.5 0,484 0,09 hidup 74 0,6 ≅0.6 0,49 0,104 hidup 75 0,6 0.6 0,493 0,108 hidup 80 0,7 0.6 0,502 0,12 hidup 82 0,7 ≅0.7 0,505 0,122 hidup 85 0,7 0.7 0,512 0,131 hidup 89 0,8 ≅0.8 0,521 0,142 hidup 95 0,8 0.8 0,533 0,157 hidup 97 0,9 ≅0.9 0,537 0,163 hidup 101 0,9 0.9 0,545 0,17 hidup 105 1 ≅1.0 0,553 0,18 redup 108 1 1.0 0,555 0,18 mati 110 1 1.0 0,554 0,18 redup 115 1 1.0 0,554 0,18 redup 120 1 1.0 0,554 0,18 redup 125 1 1.0 0,554 0,18 redup 130 1 1.0 0,554 0,18 redup 135 1 1.0 0,554 0,18 redup 140 1 1.0 0,554 0,18 redup ≅ perubahan seven segment (nyala seven segment tidak mantap)

64

Dari tabel 4.3 dapat terlihat bahwa mulai menit ke 108 sistem mulai

stabil, dan lampu indikator kompor mati atau padam. Pada menit ke 110 lampu

indikator kompor redup, hal tersebut karena sistem yang mati hidup dengan cepat.

Sistem yang mati hidup dengan cepat karena perubahan tegangan masukan pada

ADC yang cepat, atau berubah-ubah diantara batas bawah tegangan dari desimal

10 dan batas atas desimal 9. Berdasarkan tabel 4.3 tersebut dapat diubah dalam

bentuk grafik seperti yang terlihat pada gambar 4.6.


0

0.2

0.4

0.6

0.8

1

1.2

0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150

waktu (menit)

teka

nan

(bar

)


Gambar 4.6. Grafik hasil pengambilan data untuk set point 1 bar, hubungan







65


perubahan tekanan.



tekanan 1 bar tegangan keluaran sensor yang terjadi adalah sebesar 0,554 Volt.


tekanan sebesar 10% dari tekanan set point (1 bar) dapat diperoleh dengan


VADC(10%) = (0,554-0,404). 10%+ 0,404

= 0,15. 10% + 0,404

= 0,419 Volt



tekanan set point).

t(10%) = 24 menit

Tegangan keluaran sensor pada saat tekanan sebesar 90% dari tekanan set point (1

bar) dapat diperoleh dengan menggunakan perhitungan berikut:

VADC(90%) = (0,554-0,404). 90%+ 0,404

= 0,15. 90% + 0,404

= 0,539 Volt




66

t(90%) = 98 menit



berikut:

VADC(50%) = (0,474-0,404). 50%+ 0,404

= 0,15. 50% + 0,404

= 0,479 Volt


data yang terjadi pada menit ke-67 (waktu yang dibutuhkan untuk mencapai


t(50%) = 67 menit


point 1 bar, terlihat pada gambar 4.7.

rise time (tr) = t(90%) - t(10%)

=98 – 24

= 74 menit


= 67 menit

Maximum overshoot (Mp)= %100.0,555

0,555)-(0,564

= 1,62 %


108110+

−

= 1+108

67

= 109 menit


Berdasarkan tabel 3.2 tekanan 1 bar memiliki masukan tegangan dari sensor




%100.564,0

554,0564,0 −=sse

%77,1=

Gambar 4.7. Respon sistem pada saat tekanan set point 1 bar


Dalam pengambilan data yang keempat dipilih tekanan dengan besar 1,5


68

4.4. Berdasarkan tabel 4.4 tersebut dapat diubah dalam bentuk grafik seperti yang

terlihat pada gambar 4.8.



(bar) Seven


Masukan ADC

Lampu Indikator

0 0 0.0 0,404 0 hidup 5 0 0.0 0,405 0,001 hidup

10 0 0.0 0,407 0,005 hidup 15 0 0.0 0,411 0,009 hidup 16 0,1 ≅0.1 0,412 0,011 hidup 20 0,1 0.1 0,415 0,014 hidup 25 0,1 0.1 0,42 0,021 hidup 30 0,2 0.1 0,425 0,025 hidup 31 0,2 ≅0.2 0,428 0,03 hidup 35 0,2 0.2 0,431 0,035 hidup 40 0,22 0.2 0,437 0,042 hidup 43 0,3 ≅0.3 0,442 0,048 hidup 47 0,3 0.3 0,447 0,054 hidup 50 0,3 0.3 0,45 0,058 hidup 55 0,4 ≅0.4 0,458 0,067 hidup 60 0,4 0.4 0,466 0,078 hidup 65 0,5 0.5 0,475 0,089 hidup 70 0,5 0.5 0,483 0,098 hidup 72 0,6 ≅0.6 0,488 0,104 hidup 75 0,6 0.6 0,493 0,109 hidup 80 0,7 0.6 0,501 0,121 hidup 81 0,7 ≅0.7 0,506 0,124 hidup 86 0,7 0.7 0,516 0,139 hidup 90 0,8 0.8 0,523 0,147 hidup 95 0,9 ≅0.9 0,535 0,161 hidup 100 0,9 0.9 0,544 0,173 hidup 102 1 1.0 0,551 0,181 hidup 105 1 1.0 0,559 0,19 hidup 110 1,1 1.1 0,569 0,204 hidup 115 1,1 1.1 0,578 0,215 hidup 116 1,2 ≅1.2 0,582 0,218 hidup 120 1,2 1.2 0,59 0,229 hidup 122 1,3 ≅1.3 0,598 0,237 hidup 125 1,3 1.3 0,603 0,245 hidup 130 1,4 ≅1.4 0,613 0,255 hidup 132 1,4 1.4 0,617 0,262 hidup 135 1,4 1.4 0,624 0,269 hidup 137 1,4 ≅1.5 0,628 0,276 redup 142 1,5 1.5 0,628 0,275 redup

69

Tabel 4.4. Hasil pengambilan data untuk set point 1,5 bar (lanjutan)


(bar) Seven


Masukan ADC

Lampu Indikator

145 1,5 1.5 0,628 0,275 redup 150 1,5 1.5 0,628 0,275 redup 155 1,5 1.5 0,628 0,274 redup 160 1,5 1.5 0,628 0,275 redup 165 1,5 1.5 0,628 0,274 redup

≅ perubahan seven segment (nyala seven segment tidak mantap)

Berdasarkan hasil pengujian tersebut dapat dilihat bahwa pada kondisi

awal tekanan dalam boiler adalah 0,0 bar. Pada tekanan 0,0 bar ini tegangan

sensor yang dihasilkan adalah 0,404 Volt, dan tegangan yang masuk ke ADC

adalah 0 Volt. Dikarenakan pemanas menyala maka tekanan tersebut akan terus

naik sampai mencapai set point yang diinginkan, yaitu 1,5 bar. Setelah mencapai

besar set point yang diinginkan, pemanas mati. Dari tabel 4.4 di atas dapat terlihat

bahwa mulai menit ke 137 sistem mulai stabil, dan lampu indikator kompor

redup-redup terus. Hal tersebut karena sistem yang mati hidup dengan cepat.

Sistem yang mati hidup dengan cepat karena perubahan tegangan masukan pada

ADC yang cepat, atau berubah-ubah diantara batas bawah tegangan dari desimal

15 dan batas atas desimal 14.

70


00.20.40.60.8

11.21.41.6

0 15 30 45 60 75 90 105 120 135 150 165 180

waktu (menit)

teka

nan

(bar

)










perubahan tekanan.



tekanan 1 bar tegangan keluaran sensor yang terjadi adalah sebesar 0,628 Volt.




VADC(10%) = (0,628-0,404). 10%+ 0,404

71

= 0,224. 10% + 0,426

= 0,426 Volt



tekanan set point).

t(10%) = 46 menit



VADC(90%) = (0,528-0,404). 90%+ 0,404

= 0,224. 90% + 0,404

= 0,606 Volt




t(90%) = 126 menit



berikut:

VADC(50%) = (0,528-0,404). 50%+ 0,404

= 0,224. 50% + 0,404

= 0,516 Volt

72


data yang terjadi pada menit ke-86 (waktu yang dibutuhkan untuk mencapai


t(50%) = 86 menit



rise time (tr) = t(90%) - t(10%)

=126 – 46

= 80 menit


= 86 menit

Maximum overshoot (Mp)= 0%


Berdasarkan tabel 3.2 tekanan 1,5 bar memiliki masukan tegangan dari sensor




%100.641,0

628,0641,0 −=sse

%03,2=

73



4.1.4 Perbandingan Respon Hasil Pengujian

Hasil perhitungan respon transien dari keempat hasil pengujian di atas

dapat dilihat pada tabel 4.5. Tabel tersebut menunjukkan perbedaan hasil

pengujian tiap set point.

Tabel 4.5. Data Delay Time, Rise Time, Waktu Puncak, Maximum overshoot, Settling Time dan Steady-state Error

Set Point

Delay Time

(td) (menit)

Rise Time (tr) (menit)

Maximum overshoot

(%)

Waktu puncak

(tp) (menit)

Settling Time

(ts) (menit)

Stedy-state Error

0,1 Bar 11 11 0,48% 30,5 50 1,43%

0,5 Bar 41,5 46 0,21% 67,5 72 2,07%

1 Bar 62 74 1,62% 110 109 1,77%

1,5 Bar 86 80 0% - 137 2,03%

74

Dari data tabel 4.5 di atas sistem dapat dikatakan stabil, yang merupakan

syarat utama dari sistem kontrol. Sistem tersebut stabil karena pada setiap set

point terdapat setling time (ts) dan waktu puncak (tp), namun pengendali ini

memiliki kecepatan respon yang lambat karena pemanasannya konstan.

Pengendali ini memiliki redaman yang layak, hal ini ditunjukkan setelah terjadi

maximum overshoot, sistem mampu menuju ke nilai set point dengan cepat.

Pada tabel di atas dapat dilihat bahwa sistem memiliki error steady-

state, yaitu perbedaan antara hasil akhir sistem dan keadaan awal, dalam hal ini

perancangan. Tetapi error yang terjadi masih pada batas yang diperbolehkan yaitu

2% sampai 5%. Dari data-data di atas bahwa seluruh sistem dapat bekerja dan

berfungsi dengan baik sesuai dengan yang diharapkan, yaitu pada saat set point

dinyalakan, pemanas bekerja memanasi boiler, sehingga air di dalam boiler

mendidih dan menghasilkan uap. Saat uap telah mencapai tekanan yang sesuai

dengan set point, kemudian pemanas mati.

4.2 Pembahasan

Pembahasan dilakukan dengan menganalisa cara kerja rangkaian tiap

blok rangkaian sesuai dengan dasar-dasar teori yang digunakan. Hasil pengamatan

dilakukan sehingga rangkaian dapat bekerja sesuai dengan yang diharapkan.

4.2.1 Rangkaian Set Point

Rangkaian set point meliputi 3 bagian yaitu saklar, IC 74LS147, dan IC

74LS14 yang berisi gerbang NOT atau inverter. Terdapat 4 saklar set point, yaitu

75

saklar untuk 0,1 bar, 0,5 bar, 1 bar, dan 1,5 bar. Gambar rangkaian set point secara

lengkap ditunjukkan pada Gambar 4.10.

R11K

R41K

R61K

74147

I1NI2NI3NI4NI5NI6NI7NI8NI9N

ANBNCNDN

SW12

1

3

SW22

1

3

B

R51K

5V

SW3

18

3

54

7

C

NOT

12

A

NOT

12

D

R31K

NOT

12

R21K

SW4

18

3

54

7

NOT

12

Gambar 4.10. Rangkaian set point

Tabel 4.6. Hasil pengujian rangkaian set point Keluaran Masukan

74LS147 Inverter 1 2 5 7 D C B A D C B A

Tampilanseven

segment 1 1 1 1 1 1 1 1 0 0 0 0 0.0 0 1 1 1 1 1 1 0 0 0 0 1 0.1 1 0 1 1 1 1 0 1 1 0 1 0 1.0 1 1 0 1 1 0 1 0 0 1 0 1 0.5 1 1 1 0 0 1 1 1 1 1 1 1 1.5 0 0 1 1 1 1 0 1 1 0 1 0 1.0 0 1 0 1 1 0 1 0 0 1 0 1 0.5 0 1 1 0 0 1 1 1 1 1 1 1 1.5 1 0 0 1 1 0 1 0 0 1 0 1 0.5 1 0 1 0 0 1 1 1 1 1 1 1 1.5 1 1 0 0 0 1 1 1 1 1 1 1 1.5

Pada saat saklar tidak ada yang dinyalakan satupun, arus dari semua

saklar mengalir menuju IC 74LS147 dan akan menghasilkan masukan berlogika 1

76

(high). Keluaran IC 74LS147 akan 1111 seperti terlihat pada tabel 4.5 di atas,

kemudian inverter akan mengubah menjadi 0000. Bila saklar 1 (SW 1)

dinyalakan, maka arus dari saklar 1 (SW 1) mengalir menuju ground dan akan

menghasilkan masukan berlogika 0 (low) pada masukan 1 pada IC 74147.

Keluaran dari IC adalah 1110 terlihat pada tabel 4.5 di atas, kemudian inverter

akan mengubah menjadi 0001. Untuk saklar 2 (SW 2) memiliki cara kerja yang

sama dengan saklar 1 (SW 1).

Untuk saklar 3 dan 4 (SW 3 dan SW 4) memiliki cara kerja yang agak

berbeda dengan saklar 1 dan 2 (SW 1 dan SW 2), karena menggunakan saklar

DPDT (Double Pole Double Trow). Hal tersebut karena biner yang diinginkan

tidak ada pada tabel 2.8, maka diberi sedikit perubahan. Misal saklar 3 (SW 3)

dinyalakan, maka arus dari saklar 3 (SW 3) mengalir menuju ground dan akan

menghasilkan masukan berlogika 0 (low) pada masukan 2 pada IC 74147 dan

pada inverter keluaran D. Keluaran dari IC adalah 1101 terlihat pada tabel 4.5 di

atas, kemudian inverter akan mengubah menjadi 0010. Karena keluaran D tidak

disambung melainkan diambil dari saklar, sedangkan keluaran dari saklar

berlogika 0, maka keluaran dari saklar 3 (SW 3) menjadi 1010. Untuk saklar 4

(SW 4) memiliki cara kerja yang sama dengan saklar 3 (SW 3).

Dua masukan tidak dapat bekerja pada waktu yang sama, maksudnya

saklar hanya satu yang dapat dinyalakan. Bila 2 buah saklar dinyalakan secara

bersamaan, maka hanya angka masukan yang besar yang bekerja. Terlihat pada

tabel 4.5, saat masukan 1 dan masukan 5 diaktifkan secara bersamaan keluaran

77

berasal dari masukan 5. Dari uraian di atas rangkaian set point dalam sistem ini

telah dapat bekerja sesuai dengan perancangan.

4.2.2 Rangkaian ADC

Rangkaian ADC berfungsi untuk mengubah data analog yang berasal

dari sensor menjadi data digital. Data digital tersebut digunakan sebagai masukan

pada rangkaian pengendali dan penampil. Gambar rangkaian pengendali

ditunjukkan pada Gambar 4.11.

VCC

Output 0

ADC0804

67

9

1112131415161718

194

5

123

+IN-IN

VREF/2


CLKRCLKIN

INTR

CSRDWR

10K

Output 2Output 1

R210K

Output 3


150pF

R110K

Gambar 4.11. Rangkaian ADC

Data analog berasal dari keluaran sensor yang masuk ke pengkondisi

sinyal, dan kemudian menjadi masukan +IN pada ADC. Untuk pembahasan

keluaran dari rangkaian ADC dapat dilihat pada tabel 4.6.

Tabel 4.7. Hasil pengujian rangkaian ADC Keluaran

sensor (volt) Masukan ADC

(volt) Keluaran ADC Tampilan seven segmen

0,414 0,013 0001 0.1 0,474 0,086 0101 0.5 0,554 0,18 1010 1.0 0.628 0,274 1111 1.5

78

Dari data pada tabel 4.7 untuk tampilan 0,1 bar diperoleh tegangan

masukan ADC pada sistem :

sensor

ADC

ResolusiResolusi


016,00196,0).404,0414,0( −=

VoltVolt 225,1.01,0=

Volt01225,0=

Sedangkan berdasarkan data yang diambil seperti terlihat pada tabel 4.7, pada saat

kompor mulai padam yakni saat tekanan 0,1 bar tegangan yang masuk ke ADC

sebesar 0,013 Volt. Dengan demikian error yang terjadi pada sistem dapat

diketahui dengan perhitungan sebagai berikut:

%100.013,0

01225,0013,0 −=Error

%77,5=

Untuk tampilan 0,5 bar dari data pada tabel 4.7 diperoleh tegangan


sensor

ADC

ResolusiResolusi


016,00196,0).404,0474,0( −=


Volt0858,0=

79





%100.086,0

0858,0086,0 −=Error

%23,0=

Untuk tampilan 1 bar dari data pada tabel 4.7 diperoleh tegangan


sensor

ADC

ResolusiResolusi


016,00196,0).404,0554,0( −=


Volt184,0=


kompor mulai padam yakni saat tekanan 1 bar tegangan yang masuk ke ADC



%100.18,0

184,018,0 −=Error

%22,2=

Sedangkan untuk tampilan 1,5 bar dari data pada tabel 4.7 diperoleh

tegangan masukan ADC pada sistem :

80

sensor

ADC

ResolusiResolusi


016,00196,0).404,0628,0( −=


Volt274,0=





%100.274,0

27,0274,0 −=Error

%46,1=

Secara sistem, rangkaian ADC dapat bekerja dan berfungsi dengan baik

sesuai dengan perancangan, yaitu rangkaian ADC dapat merubah masukan sensor

yang berupa data analog menjadi data digital.

4.2.2 Rangkaian Pengendali (Controller)

Rangkaian pengendali meliputi 2 bagian yaitu pembanding

menggunakan IC 74LS85 dan driver pemanas. Rangkaian ini membandingkan

data yang masuk dari set point dengan rangkaian ADC. Rangkaian ADC

mengubah data analog yang berasal dari sensor menjadi data digital. Gambar

rangkaian pengendali ditunjukkan pada Gambar 4.12.

81

SET POINTSENSOR

1kR

LAMP

1 2

SENSOR

5V

U18

74LS85

10121315

91114

1234

765

A0A1A2A3B0B1B2B3A<BiA=BiA>Bi

A<BoA=BoA>Bo

SET POINT

V1

220 VAC

12

SET POINT

SENSOR

1k

R

SENSOR

Q1TRIAC

U1

MOC3021

1

2

64

R1

270

SET POINT

1k

R

Heater

R6 700

Gambar 4.12. Rangkaian pengendali

Tabel 4.8. Tabel data keluaran pembanding 74LS85

Masukan A , B

Keluaran A>BO

A > B H

A < B L

A = B L

Pada saat set point telah dipilih atau dinyalakan, kemudian sistem secara

keseluruhan bekerja. Pembanding atau IC 74LS85 membandingkan data yang

diterima, data berasal dari set point dan sensor yang terlebih dahulu melewati

rangkaian ADC. Masukan A pada pembanding adalah data dari set point, dan

masukan B adalah data dari sensor yang telah melewati rangkaian ADC. Bila

kedua data berbeda maka keluaran dari pembanding berlogika 1 (high), hal

tersebut terlihat pada tabel 4.6. Karena keluaran pembanding pada pin A>BO

logika 1 (high) maka driver pemanas aktif, sehingga pemanas bekerja

memanaskan boiler.

Saat data set point sama dan lebih besar dari data rangkaian ADC, maka

keluaran pembanding pada pin A>BO berlogika 0 (low) seperti terlihat pada tabel

82

4.6, dan kemudian driver pemanas mati karena tidak ada arus yang mengalir

menuju driver.

Dari uraian di atas bahwa rangkaian pengendali (controller) dapat

bekerja dan berfungsi dengan baik sesuai dengan yang diharapkan, yaitu pada saat

set point dinyalakan, driver pemanas bekerja, karena data yang diterima

pembanding antara set point dan rangkaian ADC tidak sama. Saat data dari

rangkaian ADC telah sama dengan data set point, kemudian driver pemanas mati.

BAB V

PENUTUP

Dari pembahasan yang telah diuraikan pada bagian sebelumnya, maka

pada bab ini akan diambil beberapa kesimpulan dan saran yang berguna untuk

penyempurnaan dan pengembangan alat.

5.1. Kesimpulan

Berdasarkan perancangan dan pengamatan yang telah dilakukan, maka

diperoleh beberapa kesimpulan sebagai berikut :

1. Pengendali Tekanan Uap pada Sistem Pemanas Air yang telah dibuat berjalan

dengan baik sesuai dengan spesifikasi sistem yang diharapkan.

2. Sistem tersebut stabil karena pada setiap set point terdapat setling time (ts),

namun pengendali ini memiliki kecepatan respon yang lambat karena

pemanasannya konstan.

3. Pengendali memiliki redaman yang layak, hal ini ditunjukkan setelah terjadi

maximum overshoot, sistem mampu menuju ke nilai set point dengan cepat.

4. Sistem bila telah mencapai set point akan stabil, dan setelah itu tekanan akan

konstan sesuai dengan set point.

5. Sistem memiliki error steady-state, namun error yang terjadi masih pada

batas yang diperbolehkan yaitu 2% sampai 5%.

83

84

5.2. Saran

Beberapa saran bagi pengembangan penelitian ini untuk menuju ke arah

yang lebih baik dan sempurna diantaranya adalah sebagai berikut :

1. Pengaplikasian sistem pengendalian dengan menggunakan software dan

mikrocontroller set agar operasi alat lebih sederhana dan lebih variatif.

2. Rangkaian penampil untuk keluaran ADC tidak hanya satu angka di

belakang koma, agar perubahan tekanan terlihat lebih jelas.

3. Sebaiknya pemanas dapat diatur agar panas yang dihasilkan lebih beragam

sehingga dapat diperoleh kestabilan tekanan yang lebih baik.

Daftar Pustaka

[1] Ogata.K, 1985. Teknik Kontrol Automatik , Jilid 1. Penerbit Erlangga,

Jakarta

[2] http://www.kimiasakti.com/.html, 19 Maret 2007

[3] http://pdf1.alldatasheet.com/datasheet.pdf/view/MOC3021, 19 Februari

2007

[4] http://www.elka.brawijaya.ac.id/.html, 24 Maret 2007

[5] Muhamad Muhsin, 2004. Elektronika Digital. Penerbit Andi Ofset,

Yogyakarta

[6] http://pdf1.alldatasheet.com/datasheet.pdf/view/66283/ADC0804,

19 Februari 2007

[7] Roger L. Tokheim, 1990. Elektronika Digital, edisi 2 (kedua). Penerbit

Erlangga, Jakarta

[8] Malvino, Albert Paul, 1987. Prinsip-Prinsip Dan Penerapan Digital, edisi 3

(ketiga). Penerbit Erlangga, Jakarta

[9] Saludin Muis, 2007. Teknik Digital Dasar: Pendekatan Praktis, edisi 1

(pertama). Penerbit Graha Ilmu, Yogyakarta

[10] Ogata.K, 1989. Teknik Kontrol Automatik (Sistem Pengaturan), Jilid 2.

Penerbit Erlangga, Jakarta

http://www.kimiasakti.com/.html

http://pdf1.alldatasheet.com/datasheet.pdf

http://www.elka.brawijaya.ac.id/

http://pdf1.alldatasheet.com/datasheet.pdf/view/66283/ADC0804.html

LAMPIRAN I. RANGKAIAN SET POINT DAN PENAMPIL

LAMPIRAN II. RANGKAIAN ADC DAN PENAMPIL

LAMPIRAN III. PEMBANDING DAN DRIVER PEMANAS

LAMPIRAN IV. RANGKAIAN KESELURUHAN

Semiconductor Components Industries, LLC, 1999

December, 1999 – Rev. 61 Publication Order Number:

SN74LS147/D

The SN74LS147 and the SN74LS148 are Priority Encoders. Theyprovide priority decoding of the inputs to ensure that only the highestorder data line is encoded. Both devices have data inputs and outputswhich are active at the low logic level.

The LS147 encodes nine data lines to four-line (8-4-2-1) BCD. Theimplied decimal zero condition does not require an input conditionbecause zero is encoded when all nine data lines are at a high logiclevel.

The LS148 encodes eight data lines to three-line (4-2-1) binary(octal). By providing cascading circuitry (Enable Input EI and EnableOutput EO) octal expansion is allowed without needing externalcircuitry.

GUARANTEED OPERATING RANGES

Symbol Parameter Min Typ Max Unit

VCC Supply Voltage 4.75 5.0 5.25 V

TA Operating AmbientTemperature Range

0 25 70 °C

IOH Output Current – High –0.4 mA

IOL Output Current – Low 8.0 mA

LOWPOWER

SCHOTTKY

Device Package Shipping

ORDERING INFORMATION

SN74LS147N 16 Pin DIP 2000 Units/Box

SN74LS147D 16 Pin

SOICD SUFFIX

CASE 751B

http://onsemi.com

2500/Tape & Reel

PLASTICN SUFFIXCASE 648

16

1

16

1

SN74LS148N 16 Pin DIP

SN74LS148D 16 Pin

2000 Units/Box

2500/Tape & Reel

SN74LS147 SN74LS148

http://onsemi.com2

SN74LS147(TOP VIEW)

SN74LS148(TOP VIEW)

4 5 6 7 8 C B GND

D 3 2 1 9 AVCC NC

14 13 12 11 10 9

1 2 3 4 5 6 7

16 15

8

D 3 2 1 9

A4

5 6 7 8 C B

OUTPUT INPUTS OUTPUT

INPUTS OUTPUTS

4 5 6 7 E1 A2 A1 GND

VCC EO GS 3 2 1 0 A0

14 13 12 11 10 9

1 2 3 4 5 6 7

16 15

8

EO GS 3 2 1 0

A04

5 6 7 EI A2 A1

OUTPUTS INPUTS OUTPUT

INPUTS OUTPUTS

SN74LS147 SN74LS148

http://onsemi.com3

SN74LS147FUNCTION TABLE

INPUTS OUTPUTS

1 2 3 4 5 6 7 8 9 D C B A

H H H H H H H H H H H H HX X X X X X X X L L H H LX X X X X X X L H L H H HX X X X X X L H H H L L LX X X X X L H H H H L L HX X X X L H H H H H L H LX X X L H H H H H H L H HX X L H H H H H H H H L LX L H H H H H H H H H L HL H H H H H H H H H H H L

SN74LS148FUNCTION TABLE

INPUTS OUTPUTS

EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO

H X X X X X X X X H H H H HL H H H H H H H H H H H H LL X X X X X X X L L L L L HL X X X X X X L H L L H L HL X X X X X L H H L H L L HL X X X X L H H H L H H L HL X X X L H H H H H L L L HL X X L H H H H H H L H L HL X L H H H H H H H H L L HL L H H H H H H H H H H L H

H = HIGH Logic Level, L = LOW Logic Level, X = Irrelevant

FUNCTIONAL BLOCK DIAGRAMS

SN74LS147 SN74LS148

1

2

3

4

5

6

7

8

9

(11)

(12)

(13)

(1)

(2)

(3)

(4)

(5)

(10)

(9)

(7)

(6)

(14)

A

B

C

D

0

1

2

3

4

5

6

7

EI

(10)

(11)

(12)

(13)

(1)

(2)

(3)

(4)

(5)

(15)EO

(14)GS

(8)A0

(7)A1

(6)A2

SN74LS147 SN74LS148

http://onsemi.com4

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Limits

Symbol Parameter Min Typ Max Unit Test Conditions

VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs

VIL Input LOW Voltage0.8

VGuaranteed Input LOW Voltage forAll Inputs

VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA

VOH Output HIGH Voltage 2.7 3.5 V VCC = MIN, IOH = MAX, VIN = VIHor VIL per Truth Table

VO Output LOW Voltage0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,

VIN = VIL or VIHVOL Output LOW Voltage0.35 0.5 V IOL = 8.0 mA

VIN = VIL or VIHper Truth Table

IIH

Input HIGH CurrentAll OthersInputs 1–7 (LS148)

2040

µA VCC = MAX, VIN = 2.7 V

IH

All OthersInputs 1–7 (LS148)

0.10.2 mA VCC = MAX, VIN = 7.0 V

IIL

Input LOW CurrentAll OthersInputs 1–7 (LS148)

–0.4–0.8

mA VCC = MAX, VIN = 0.4 V

IOS Short Circuit Current (Note 1) –20 –100 mA VCC = MAX

ICCH Power Supply Current Output HIGH 17 mA VCC = MAX, All Inputs = 4.5 V

ICCL Output LOW 20 mAVCC = MAX, Inputs 7 & E1 = GNDAll Other Inputs = 4.5 V

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

SN74LS147 SN74LS148

http://onsemi.com5

AC CHARACTERISTICS (VCC = 5.0 V, TA = 25°C)SN74LS147

From To Limits

SymbolFrom

(Input)To

(Output) Waveform Min Typ Max Unit Test Conditions

tPLHAny Any

In-phase 12 18ns

tPHLAny Any output 12 18

nsCL = 15 pF,

tPLHAny Any

Out-of-phase 21 33ns

LRL = 2.0 kΩ

tPHLAny Any output 15 23

ns

SN74LS148

From To Limits

SymbolFrom

(Input)To

(Output) Waveform Min Typ Max Unit Test Conditions

tPLH1 thru 7 A0 A1 or A2

In-phase 14 18ns

tPHL1 thru 7 A0, A1, or A2 output 15 25

ns

tPLH1 thru 7 A0 A1 or A2

Out-of-phase 20 36ns

tPHL1 thru 7 A0, A1, or A2 output 16 29

ns

tPLH0 thru 7 EO

Out-of-phase 7.0 18ns

tPHL0 thru 7 EO output 25 40

ns

C 15 FtPLH

0 thru 7 GSIn-phase 35 55

ns

CL = 15 pF,RL = 2.0 kΩ

tPHL0 thru 7 GS output 9.0 21

ns RL 2.0 kΩ

tPLHEI A0 A1 or A2

In-phase 16 25ns

tPHLEI A0, A1, or A2 output 12 25

ns

tPLHEI GS

In-phase 12 17ns

tPHLEI GS output 14 36

ns

tPLHIn-phase

12 21

tPHL EI EOIn- hase

output 2830

4045

ns(LS148)

SN74LS147 SN74LS148

http://onsemi.com6

PACKAGE DIMENSIONS

N SUFFIXPLASTIC PACKAGE

CASE 648–08ISSUE R

NOTES:1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.2. CONTROLLING DIMENSION: INCH.3. DIMENSION L TO CENTER OF LEADS WHEN

FORMED PARALLEL.4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.5. ROUNDED CORNERS OPTIONAL.

–A–

B

F C

S

HG

D

J

L

M

16 PL

SEATING

1 8

916

K

PLANE–T–

MAM0.25 (0.010) T

DIM MIN MAX MIN MAXMILLIMETERSINCHES

A 0.740 0.770 18.80 19.55B 0.250 0.270 6.35 6.85C 0.145 0.175 3.69 4.44D 0.015 0.021 0.39 0.53F 0.040 0.70 1.02 1.77G 0.100 BSC 2.54 BSCH 0.050 BSC 1.27 BSCJ 0.008 0.015 0.21 0.38K 0.110 0.130 2.80 3.30L 0.295 0.305 7.50 7.74M 0 10 0 10 S 0.020 0.040 0.51 1.01

SN74LS147 SN74LS148

http://onsemi.com7

PACKAGE DIMENSIONS

D SUFFIXPLASTIC SOIC PACKAGE

CASE 751B–05ISSUE J

NOTES:1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.2. CONTROLLING DIMENSION: MILLIMETER.3. DIMENSIONS A AND B DO NOT INCLUDE

MOLD PROTRUSION.4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)

PER SIDE.5. DIMENSION D DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBARPROTRUSION SHALL BE 0.127 (0.005) TOTALIN EXCESS OF THE D DIMENSION ATMAXIMUM MATERIAL CONDITION.

1 8

16 9

SEATINGPLANE

F

JM

R X 45

G

8 PLP–B–

–A–

M0.25 (0.010) B S

–T–

D

K

C

16 PL

SBM0.25 (0.010) A ST

DIM MIN MAX MIN MAXINCHESMILLIMETERS

A 9.80 10.00 0.386 0.393B 3.80 4.00 0.150 0.157C 1.35 1.75 0.054 0.068D 0.35 0.49 0.014 0.019F 0.40 1.25 0.016 0.049G 1.27 BSC 0.050 BSCJ 0.19 0.25 0.008 0.009K 0.10 0.25 0.004 0.009M 0 7 0 7 P 5.80 6.20 0.229 0.244R 0.25 0.50 0.010 0.019

SN74LS147 SN74LS148

http://onsemi.com8

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changeswithout further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particularpurpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/orspecifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must bevalidated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applicationsintended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury ordeath may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and holdSCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonableattorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claimalleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATIONASIA/PACIFIC : LDC for ON Semiconductor – Asia SupportPhone : 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time)

Toll Free from Hong Kong 800–4422–3781Email : ONlit–[email protected]

JAPAN : ON Semiconductor, Japan Customer Focus Center4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549Phone : 81–3–5487–8345Email : [email protected]

Fax Response Line : 303–675–2167800–344–3810 Toll Free USA/Canada

ON Semiconductor Website: http://onsemi.com

For additional information, please contact your localSales Representative.

SN74LS147/D

North America Literature Fulfillment :Literature Distribution Center for ON SemiconductorP.O. Box 5163, Denver, Colorado 80217 USAPhone : 303–675–2175 or 800–344–3860 Toll Free USA/CanadaFax: 303–675–2176 or 800–344–3867 Toll Free USA/CanadaEmail : [email protected]

N. American Technical Support : 800–282–9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European SupportGerman Phone: (+1) 303–308–7140 (M–F 2:30pm to 5:00pm Munich Time)

Email: ONlit–[email protected] Phone: (+1) 303–308–7141 (M–F 2:30pm to 5:00pm Toulouse Time)

Email: ONlit–[email protected] Phone: (+1) 303–308–7142 (M–F 1:30pm to 5:00pm UK Time)

Email: [email protected]

ADC0801/ADC0802/ADC0803/ADC0804/ADC08058-Bit µP Compatible A/D ConvertersGeneral DescriptionThe ADC0801, ADC0802, ADC0803, ADC0804 andADC0805 are CMOS 8-bit successive approximation A/Dconverters that use a differential potentiometricladder — similar to the 256R products. These converters aredesigned to allow operation with the NSC800 and INS8080Aderivative control bus with TRI-STATE output latches directlydriving the data bus. These A/Ds appear like memory loca-tions or I/O ports to the microprocessor and no interfacinglogic is needed.

Differential analog voltage inputs allow increasing thecommon-mode rejection and offsetting the analog zero inputvoltage value. In addition, the voltage reference input can beadjusted to allow encoding any smaller analog voltage spanto the full 8 bits of resolution.

Featuresn Compatible with 8080 µP derivatives — no interfacing

logic needed - access time - 135 nsn Easy interface to all microprocessors, or operates “stand

alone”

n Differential analog voltage inputsn Logic inputs and outputs meet both MOS and TTL

voltage level specificationsn Works with 2.5V (LM336) voltage referencen On-chip clock generatorn 0V to 5V analog input voltage range with single 5V

supplyn No zero adjust requiredn 0.3" standard width 20-pin DIP packagen 20-pin molded chip carrier or small outline packagen Operates ratiometrically or with 5 VDC, 2.5 VDC, or

analog span adjusted voltage reference

Key Specificationsn Resolution 8 bitsn Total error ±1⁄4 LSB, ±1⁄2 LSB and ±1 LSBn Conversion time 100 µs

Connection Diagram

Ordering Information

TEMP RANGE 0˚C TO 70˚C 0˚C TO 70˚C −40˚C TO +85˚C

±1⁄4 Bit Adjusted ADC0801LCN

ERROR ±1⁄2 Bit Unadjusted ADC0802LCWM ADC0802LCN

±1⁄2 Bit Adjusted ADC0803LCN

±1Bit Unadjusted ADC0804LCWM ADC0804LCN ADC0805LCN/ADC0804LCJ

PACKAGE OUTLINE M20B — SmallOutline

N20A — Molded DIP

Z-80® is a registered trademark of Zilog Corp.

ADC080XDual-In-Line and Small Outline (SO) Packages

DS005671-30

See Ordering Information

November 1999A

DC

0801/AD

C0802/A

DC

0803/AD

C0804/A

DC

08058-B

itµPC

ompatible

A/D

Converters

© 2001 National Semiconductor Corporation DS005671 www.national.com

Typical Applications

Error Specification (Includes Full-Scale,

Zero Error, and Non-Linearity)

Part Full- V REF/2=2.500 VDC VREF/2=No Connection

Number Scale (No Adjustments) (No Adjustments)

Adjusted

ADC0801 ±1⁄4 LSB

ADC0802 ±1⁄2 LSB

ADC0803 ±1⁄2 LSB

ADC0804 ±1 LSB

ADC0805 ±1 LSB

DS005671-1

8080 Interface

DS005671-31

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 2

Absolute Maximum Ratings (Notes 1, 2)

If Military/Aerospace specified devices are required,please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (VCC) (Note 3) 6.5VVoltage

Logic Control Inputs −0.3V to +18VAt Other Input and Outputs −0.3V to (VCC+0.3V)

Lead Temp. (Soldering, 10 seconds)Dual-In-Line Package (plastic) 260˚CDual-In-Line Package (ceramic) 300˚CSurface Mount Package

Vapor Phase (60 seconds) 215˚C

Infrared (15 seconds) 220˚CStorage Temperature Range −65˚C to +150˚CPackage Dissipation at TA=25˚C 875 mWESD Susceptibility (Note 10) 800V

Operating Ratings (Notes 1, 2)

Temperature Range TMIN≤TA≤TMAX

ADC0804LCJ −40˚C≤TA≤+85˚CADC0801/02/03/05LCN −40˚C≤TA≤+85˚CADC0804LCN 0˚C≤TA≤+70˚CADC0802/04LCWM 0˚C≤TA≤+70˚C

Range of VCC 4.5 VDC to 6.3 VDC

Electrical CharacteristicsThe following specifications apply for VCC=5 VDC, TMIN≤TA≤TMAX and fCLK=640 kHz unless otherwise specified.

Parameter Conditions Min Typ Max Units

ADC0801: Total Adjusted Error (Note 8) With Full-Scale Adj. ±1⁄4 LSB

(See Section 2.5.2)

ADC0802: Total Unadjusted Error (Note 8) VREF/2=2.500 VDC ±1⁄2 LSB

ADC0803: Total Adjusted Error (Note 8) With Full-Scale Adj. ±1⁄2 LSB

(See Section 2.5.2)

ADC0804: Total Unadjusted Error (Note 8) VREF/2=2.500 VDC ±1 LSB

ADC0805: Total Unadjusted Error (Note 8) VREF/2-No Connection ±1 LSB

VREF/2 Input Resistance (Pin 9) ADC0801/02/03/05 2.5 8.0 kΩADC0804 (Note 9) 0.75 1.1 kΩ

Analog Input Voltage Range (Note 4) V(+) or V(−) Gnd–0.05 VCC+0.05 VDC

DC Common-Mode Error Over Analog Input Voltage ±1/16 ±1⁄8 LSB

Range

Power Supply Sensitivity VCC=5 VDC ±10% Over ±1/16 ±1⁄8 LSB

Allowed VIN(+) and VIN(−)

Voltage Range (Note 4)

AC Electrical CharacteristicsThe following specifications apply for VCC=5 VDC and TMIN≤TA≤TMAX unless otherwise specified.

Symbol Parameter Conditions Min Typ Max Units

TC Conversion Time fCLK=640 kHz (Note 6) 103 114 µs

TC Conversion Time (Notes 5, 6) 66 73 1/fCLK

fCLK Clock Frequency VCC=5V, (Note 5) 100 640 1460 kHz

Clock Duty Cycle 40 60 %

CR Conversion Rate in Free-Running INTR tied to WR with 8770 9708 conv/s

Mode CS =0 VDC, fCLK=640 kHz

tW(WR)L Width of WR Input (Start Pulse Width) CS =0 VDC (Note 7) 100 ns

tACC Access Time (Delay from Falling CL=100 pF 135 200 ns

Edge of RD to Output Data Valid)

t1H, t0H TRI-STATE Control (Delay CL=10 pF, RL=10k 125 200 ns

from Rising Edge of RD to (See TRI-STATE Test

Hi-Z State) Circuits)

tWI, tRI Delay from Falling Edge 300 450 ns

of WR or RD to Reset of INTR

CIN Input Capacitance of Logic 5 7.5 pF

Control Inputs

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com3

AC Electrical Characteristics (Continued)

The following specifications apply for VCC=5 VDC and TMIN≤TA≤TMAX unless otherwise specified.

Symbol Parameter Conditions Min Typ Max Units

COUT TRI-STATE Output 5 7.5 pF

Capacitance (Data Buffers)

CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]

VIN (1) Logical “1” Input Voltage VCC=5.25 VDC 2.0 15 VDC

(Except Pin 4 CLK IN)

VIN (0) Logical “0” Input Voltage VCC=4.75 VDC 0.8 VDC

(Except Pin 4 CLK IN)

IIN (1) Logical “1” Input Current VIN=5 VDC 0.005 1 µADC

(All Inputs)

IIN (0) Logical “0” Input Current VIN=0 VDC −1 −0.005 µADC

(All Inputs)

CLOCK IN AND CLOCK R

VT+ CLK IN (Pin 4) Positive Going 2.7 3.1 3.5 VDC

Threshold Voltage

VT− CLK IN (Pin 4) Negative 1.5 1.8 2.1 VDC

Going Threshold Voltage

VH CLK IN (Pin 4) Hysteresis 0.6 1.3 2.0 VDC

(VT+)−(VT−)

VOUT (0) Logical “0” CLK R Output IO=360 µA 0.4 VDC

Voltage VCC=4.75 VDC

VOUT (1) Logical “1” CLK R Output IO=−360 µA 2.4 VDC

Voltage VCC=4.75 VDC

DATA OUTPUTS AND INTR

VOUT (0) Logical “0” Output Voltage

Data Outputs IOUT=1.6 mA, VCC=4.75 VDC 0.4 VDC

INTR Output IOUT=1.0 mA, VCC=4.75 VDC 0.4 VDC

VOUT (1) Logical “1” Output Voltage IO=−360 µA, VCC=4.75 VDC 2.4 VDC

VOUT (1) Logical “1” Output Voltage IO=−10 µA, VCC=4.75 VDC 4.5 VDC

IOUT TRI-STATE Disabled Output VOUT=0 VDC −3 µADC

Leakage (All Data Buffers) VOUT=5 VDC 3 µADC

ISOURCE VOUT Short to Gnd, TA=25˚C 4.5 6 mADC

ISINK VOUT Short to VCC, TA=25˚C 9.0 16 mADC

POWER SUPPLY

ICC Supply Current (Includes fCLK=640 kHz,

Ladder Current) VREF/2=NC, TA=25˚C

and CS =5V

ADC0801/02/03/04LCJ/05 1.1 1.8 mA

ADC0804LCN/LCWM 1.9 2.5 mA

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operatingthe device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from VCC to Gnd and has a typical breakdown voltage of 7 VDC.

Note 4: For VIN(−)≥ VIN(+) the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conductfor analog input voltages one diode drop below ground or one diode drop greater than the VCC supply. Be careful, during testing at low VCC levels (4.5V), as highlevel analog inputs (5V) can cause this input diode to conduct–especially at elevated temperatures, and cause errors for analog inputs near full-scale. The specallows 50 mV forward bias of either diode. This means that as long as the analog VIN does not exceed the supply voltage by more than 50 mV, the output code willbe correct. To achieve an absolute 0 VDC to 5 VDC input voltage range will therefore require a minimum supply voltage of 4.950 VDC over temperature variations,initial tolerance and loading.

Note 5: Accuracy is guaranteed at fCLK = 640 kHz. At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can beextended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. Thestart request is internally latched, see Figure 4 and section 2.0.

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 4

AC Electrical Characteristics (Continued)

Note 7: The CS input is assumed to bracket the WR strobe input and therefore timing is dependent on the WR pulse width. An arbitrarily wide pulse width will holdthe converter in a reset mode and the start of conversion is initiated by the low to high transition of the WR pulse (see timing diagrams).

Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and Figure 7.

Note 9: The VREF/2 pin is the center point of a two-resistor divider connected from VCC to ground. In all versions of the ADC0801, ADC0802, ADC0803, andADC0805, and in the ADC0804LCJ, each resistor is typically 16 kΩ. In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 kΩ.

Note 10: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Typical Performance Characteristics

Logic Input Threshold Voltagevs. Supply Voltage

DS005671-38

Delay From Falling Edge ofRD to Output Data Validvs. Load Capacitance

DS005671-39

CLK IN Schmitt Trip Levelsvs. Supply Voltage

DS005671-40

fCLK vs. Clock Capacitor

DS005671-41

Full-Scale Error vsConversion Time

DS005671-42

Effect of Unadjusted Offset Errorvs. VREF/2 Voltage

DS005671-43

Output Current vsTemperature

DS005671-44

Power Supply Currentvs Temperature (Note 9)

DS005671-45

Linearity Error at LowVREF/2 Voltages

DS005671-46

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com5

TRI-STATE Test Circuits and Waveforms

Timing Diagrams (All timing is measured from the 50% voltage points)

t1H

DS005671-47

t1H, CL=10 pF

DS005671-48

tr=20 ns

t0H

DS005671-49

t0H, CL=10 pF

DS005671-50

tr=20 ns

DS005671-51

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 6

Timing Diagrams (All timing is measured from the 50% voltage points) (Continued)

Typical Applications

Output Enable and Reset with INTR

DS005671-52

Note: Read strobe must occur 8 clock periods (8/fCLK) after assertion of interrupt to guarantee reset of INTR .

6800 Interface

DS005671-53

Ratiometeric with Full-Scale Adjust

DS005671-54

Note: before using caps at VIN or VREF/2,see section 2.3.2 Input Bypass Capacitors.

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com7

Typical Applications (Continued)

Absolute with a 2.500V Reference

DS005671-55

*For low power, see also LM385–2.5

Absolute with a 5V Reference

DS005671-56

Zero-Shift and Span Adjust: 2V ≤ VIN ≤ 5V

DS005671-57

Span Adjust: 0V ≤ VIN ≤ 3V

DS005671-58

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 8


Directly Converting a Low-Level Signal

DS005671-59

VREF/2=256 mV

A µP Interfaced Comparator

DS005671-60

For:VIN(+)>VIN(−)Output=FFHEXFor:VIN(+)<VIN(−)Output=00HEX

1 mV Resolution with µP Controlled Range

DS005671-61

VREF/2=128 mV1 LSB=1 mVVDAC≤VIN≤(VDAC+256 mV)0 ≤ VDAC < 2.5V

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com9


Digitizing a Current Flow

DS005671-62

Self-Clocking Multiple A/Ds

DS005671-63

* Use a large R valueto reduce loadingat CLK R output.

External Clocking

DS005671-64

100 kHz≤fCLK≤1460 kHz

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 10


Self-Clocking in Free-Running Mode

DS005671-65

*After power-up, a momentary grounding of the WR input is needed toguarantee operation.

µP Interface for Free-Running A/D

DS005671-66

Operating with “Automotive” Ratiometric Transducers

DS005671-67

*VIN(−)=0.15 VCC15% of VCC≤VXDR≤85% of VCC

Ratiometric with V REF/2 Forced

DS005671-68

µP Compatible Differential-Input Comparator with Pre-Set V OS (with or without Hysteresis)

DS005671-69

*See Figure 5 to select R valueDB7=“1” for VIN(+)>VIN(−)+(VREF/2)Omit circuitry within the dotted area ifhysteresis is not needed

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com11


Handling ±10V Analog Inputs

DS005671-70

*Beckman Instruments #694-3-R10K resistor array

Low-Cost, µP Interfaced, Temperature-to-DigitalConverter

DS005671-71

µP Interfaced Temperature-to-Digital Converter

DS005671-72

*Circuit values shown are for 0˚C≤TA≤+128˚C***Can calibrate each sensor to allow easy replacement, then A/D can be calibrated with a pre-set input voltage.

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 12


Handling ±5V Analog Inputs

DS005671-33

*Beckman Instruments #694-3-R10K resistor array

Read-Only Interface

DS005671-34

µP Interfaced Comparator with Hysteresis

DS005671-35

Protecting the Input

DS005671-9

Diodes are 1N914

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com13


Analog Self-Test for a System

DS005671-36

A Low-Cost, 3-Decade Logarithmic Converter

DS005671-37

*LM389 transistorsA, B, C, D = LM324A quad op amp

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 14


3-Decade Logarithmic A/D Converter

DS005671-73

Noise Filtering the Analog Input

DS005671-74

fC=20 HzUses Chebyshev implementation for steeper roll-off unity-gain, 2nd order,low-pass filterAdding a separate filter for each channel increases system response timeif an analog multiplexer is used

Multiplexing Differential Inputs

DS005671-75

Output Buffers with A/D Data Enabled

DS005671-76

*A/D output data is updated 1 CLK period prior to assertion of INTR

Increasing Bus Drive and/or Reducing Time on Bus

DS005671-77

*Allows output data to set-up at falling edge of CS

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com15


Functional Description

1.0 UNDERSTANDING A/D ERROR SPECS

A perfect A/D transfer characteristic (staircase waveform) isshown in Figure 1. The horizontal scale is analog inputvoltage and the particular points labeled are in steps of 1LSB (19.53 mV with 2.5V tied to the VREF/2 pin). The digitaloutput codes that correspond to these inputs are shown as

D−1, D, and D+1. For the perfect A/D, not only willcenter-value (A−1, A, A+1, . . . . ) analog inputs producethe correct output digital codes, but also each riser (thetransitions between adjacent output codes) will be located±1⁄2 LSB away from each center-value. As shown, the risersare ideal and have no width. Correct digital output codes willbe provided for a range of analog input voltages that extend

Sampling an AC Input Signal

DS005671-78

Note 11: Oversample whenever possible [keep fs > 2f(−60)] to eliminate input frequency folding (aliasing) and to allow for the skirt response of the filter.

Note 12: Consider the amplitude errors which are introduced within the passband of the filter.

70% Power Savings by Clock Gating

DS005671-79

(Complete shutdown takes ≈ 30 seconds.)

Power Savings by A/D and V REF Shutdown

DS005671-80

*Use ADC0801, 02, 03 or 05 for lowest power consumption.Note: Logic inputs can be driven to VCC with A/D supply at zero volts.Buffer prevents data bus from overdriving output of A/D when in shutdown mode.

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 16

Functional Description (Continued)

±1⁄2 LSB from the ideal center-values. Each tread (the rangeof analog input voltage that provides the same digital outputcode) is therefore 1 LSB wide.

Figure 2 shows a worst case error plot for the ADC0801. Allcenter-valued inputs are guaranteed to produce the correctoutput codes and the adjacent risers are guaranteed to beno closer to the center-value points than ±1⁄4 LSB. In otherwords, if we apply an analog input equal to the center-value±1⁄4 LSB, we guarantee that the A/D will produce the correctdigital code. The maximum range of the position of the codetransition is indicated by the horizontal arrow and it is guar-anteed to be no more than 1⁄2 LSB.

The error curve of Figure 3 shows a worst case error plot forthe ADC0802. Here we guarantee that if we apply an analoginput equal to the LSB analog voltage center-value the A/Dwill produce the correct digital code.

Next to each transfer function is shown the correspondingerror plot. Many people may be more familiar with error plotsthan transfer functions. The analog input voltage to the A/Dis provided by either a linear ramp or by the discrete outputsteps of a high resolution DAC. Notice that the error iscontinuously displayed and includes the quantization uncer-tainty of the A/D. For example the error at point 1 of Figure 1is +1⁄2 LSB because the digital code appeared 1⁄2 LSB inadvance of the center-value of the tread. The error plotsalways have a constant negative slope and the abrupt up-side steps are always 1 LSB in magnitude.

Transfer Function

DS005671-81

Error Plot

DS005671-82

FIGURE 1. Clarifying the Error Specs of an A/D ConverterAccuracy= ±0 LSB: A Perfect A/D

Transfer Function

DS005671-83

Error Plot

DS005671-84

FIGURE 2. Clarifying the Error Specs of an A/D ConverterAccuracy= ±1⁄4 LSB

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com17


2.0 FUNCTIONAL DESCRIPTION

The ADC0801 series contains a circuit equivalent of the256R network. Analog switches are sequenced by succes-sive approximation logic to match the analog difference inputvoltage [VIN(+) − VIN(−)] to a corresponding tap on the Rnetwork. The most significant bit is tested first and after 8comparisons (64 clock cycles) a digital 8-bit binary code(1111 1111 = full-scale) is transferred to an output latch andthen an interrupt is asserted (INTR makes a high-to-lowtransition). A conversion in process can be interrupted byissuing a second start command. The device may be oper-ated in the free-running mode by connecting INTR to the WRinput with CS =0. To ensure start-up under all possibleconditions, an external WR pulse is required during the firstpower-up cycle.

On the high-to-low transition of the WR input the internalSAR latches and the shift register stages are reset. As longas the CS input and WR input remain low, the A/D will remainin a reset state. Conversion will start from 1 to 8 clockperiods after at least one of these inputs makes a low-to-hightransition.

A functional diagram of the A/D converter is shown in Figure4. All of the package pinouts are shown and the major logiccontrol paths are drawn in heavier weight lines.

The converter is started by having CS and WR simulta-neously low. This sets the start flip-flop (F/F) and the result-ing “1” level resets the 8-bit shift register, resets the Interrupt(INTR) F/F and inputs a “1” to the D flop, F/F1, which is at theinput end of the 8-bit shift register. Internal clock signals thentransfer this “1” to the Q output of F/F1. The AND gate, G1,combines this “1” output with a clock signal to provide a resetsignal to the start F/F. If the set signal is no longer present(either WR or CS is a “1”) the start F/F is reset and the 8-bitshift register then can have the “1” clocked in, which startsthe conversion process. If the set signal were to still bepresent, this reset pulse would have no effect (both outputsof the start F/F would momentarily be at a “1” level) and the8-bit shift register would continue to be held in the resetmode. This logic therefore allows for wide CS and WRsignals and the converter will start after at least one of thesesignals returns high and the internal clocks again provide areset signal for the start F/F.

Transfer Function

DS005671-85

Error Plot

DS005671-86

FIGURE 3. Clarifying the Error Specs of an A/D ConverterAccuracy= ±1⁄2 LSB

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 18


After the “1” is clocked through the 8-bit shift register (whichcompletes the SAR search) it appears as the input to theD-type latch, LATCH 1. As soon as this “1” is output from theshift register, the AND gate, G2, causes the new digital wordto transfer to the TRI-STATE output latches. When LATCH 1is subsequently enabled, the Q output makes a high-to-lowtransition which causes the INTR F/F to set. An invertingbuffer then supplies the INTR input signal.

Note that this SET control of the INTR F/F remains low for 8of the external clock periods (as the internal clocks run at 1⁄8of the frequency of the external clock). If the data output iscontinuously enabled (CS and RD both held low), the INTRoutput will still signal the end of conversion (by a high-to-lowtransition), because the SET input can control the Q outputof the INTR F/F even though the RESET input is constantlyat a “1” level in this operating mode. This INTR output willtherefore stay low for the duration of the SET signal, which is8 periods of the external clock frequency (assuming the A/Dis not started during this interval).

When operating in the free-running or continuous conversionmode (INTR pin tied to WR and CS wired low — see alsosection 2.8), the START F/F is SET by the high-to-low tran-sition of the INTR signal. This resets the SHIFT REGISTER

which causes the input to the D-type latch, LATCH 1, to golow. As the latch enable input is still present, the Q output willgo high, which then allows the INTR F/F to be RESET. Thisreduces the width of the resulting INTR output pulse to onlya few propagation delays (approximately 300 ns).

When data is to be read, the combination of both CS and RDbeing low will cause the INTR F/F to be reset and theTRI-STATE output latches will be enabled to provide the 8-bitdigital outputs.

2.1 Digital Control Inputs

The digital control inputs (CS, RD, and WR) meet standardT2L logic voltage levels. These signals have been renamedwhen compared to the standard A/D Start and Output Enablelabels. In addition, these inputs are active low to allow aneasy interface to microprocessor control busses. Fornon-microprocessor based applications, the CS input (pin 1)can be grounded and the standard A/D Start function isobtained by an active low pulse applied at the WR input (pin3) and the Output Enable function is caused by an active lowpulse at the RD input (pin 2).

DS005671-13

Note 13: CS shown twice for clarity.

Note 14: SAR = Successive Approximation Register.

FIGURE 4. Block Diagram

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com19


2.2 Analog Differential Voltage Inputs andCommon-Mode Rejection

This A/D has additional applications flexibility due to theanalog differential voltage input. The VIN(−) input (pin 7) canbe used to automatically subtract a fixed voltage value fromthe input reading (tare correction). This is also useful in 4mA–20 mA current loop conversion. In addition,common-mode noise can be reduced by use of the differen-tial input.

The time interval between sampling VIN(+) and VIN(−) is 4-1⁄2clock periods. The maximum error voltage due to this slighttime difference between the input voltage samples is givenby:

where:

∆Ve is the error voltage due to sampling delay

VP is the peak value of the common-mode voltage

fcm is the common-mode frequency

As an example, to keep this error to 1⁄4 LSB (∼5 mV) whenoperating with a 60 Hz common-mode frequency, fcm, andusing a 640 kHz A/D clock, fCLK, would allow a peak value ofthe common-mode voltage, VP, which is given by:

or

which gives

VP.1.9V.

The allowed range of analog input voltages usually placesmore severe restrictions on input common-mode noise lev-els.

An analog input voltage with a reduced span and a relativelylarge zero offset can be handled easily by making use of thedifferential input (see section 2.4 Reference Voltage).

2.3 Analog Inputs

2.3 1 Input Current

Normal Mode

Due to the internal switching action, displacement currentswill flow at the analog inputs. This is due to on-chip straycapacitance to ground as shown in Figure 5.

The voltage on this capacitance is switched and will result incurrents entering the VIN(+) input pin and leaving the VIN(−)input which will depend on the analog differential input volt-age levels. These current transients occur at the leadingedge of the internal clocks. They rapidly decay and do notcause errors as the on-chip comparator is strobed at the endof the clock period.

Fault Mode

If the voltage source applied to the VIN(+) or VIN(−) pinexceeds the allowed operating range of VCC+50 mV, largeinput currents can flow through a parasitic diode to the VCC

pin. If these currents can exceed the 1 mA max allowedspec, an external diode (1N914) should be added to bypassthis current to the VCC pin (with the current bypassed withthis diode, the voltage at the VIN(+) pin can exceed the VCC

voltage by the forward voltage of this diode).

2.3.2 Input Bypass Capacitors

Bypass capacitors at the inputs will average these chargesand cause a DC current to flow through the output resis-tances of the analog signal sources. This charge pumpingaction is worse for continuous conversions with the VIN(+)input voltage at full-scale. For continuous conversions with a640 kHz clock frequency with the VIN(+) input at 5V, this DCcurrent is at a maximum of approximately 5 µA. Therefore,bypass capacitors should not be used at the analog inputs orthe VREF/2 pin for high resistance sources (> 1 kΩ). If inputbypass capacitors are necessary for noise filtering and highsource resistance is desirable to minimize capacitor size, thedetrimental effects of the voltage drop across this inputresistance, which is due to the average value of the inputcurrent, can be eliminated with a full-scale adjustment whilethe given source resistor and input bypass capacitor areboth in place. This is possible because the average value ofthe input current is a precise linear function of the differentialinput voltage.

2.3.3 Input Source Resistance

Large values of source resistance where an input bypasscapacitor is not used, will not cause errors as the inputcurrents settle out prior to the comparison time. If a low passfilter is required in the system, use a low valued seriesresistor (≤ 1 kΩ) for a passive RC section or add an op ampRC active low pass filter. For low source resistance applica-tions, (≤ 1 kΩ), a 0.1 µF bypass capacitor at the inputs willprevent noise pickup due to series lead inductance of a long

DS005671-14

rON of SW 1 and SW 2 . 5 kΩr=rON CSTRAY . 5 kΩ x 12 pF = 60 ns

FIGURE 5. Analog Input Impedance

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 20


wire. A 100Ω series resistor can be used to isolate thiscapacitor — both the R and C are placed outside the feed-back loop — from the output of an op amp, if used.

2.3.4 Noise

The leads to the analog inputs (pins 6 and 7) should be keptas short as possible to minimize input noise coupling. Bothnoise and undesired digital clock coupling to these inputscan cause system errors. The source resistance for theseinputs should, in general, be kept below 5 kΩ. Larger valuesof source resistance can cause undesired system noisepickup. Input bypass capacitors, placed from the analoginputs to ground, will eliminate system noise pickup but cancreate analog scale errors as these capacitors will averagethe transient input switching currents of the A/D (see section2.3.1.). This scale error depends on both a large sourceresistance and the use of an input bypass capacitor. Thiserror can be eliminated by doing a full-scale adjustment ofthe A/D (adjust VREF/2 for a proper full-scale reading — seesection 2.5.2 on Full-Scale Adjustment) with the source re-sistance and input bypass capacitor in place.

2.4 Reference Voltage

2.4.1 Span Adjust

For maximum applications flexibility, these A/Ds have beendesigned to accommodate a 5 VDC, 2.5 VDC or an adjustedvoltage reference. This has been achieved in the design ofthe IC as shown in Figure 6.

Notice that the reference voltage for the IC is either 1⁄2 of thevoltage applied to the VCC supply pin, or is equal to thevoltage that is externally forced at the VREF/2 pin. This allowsfor a ratiometric voltage reference using the VCC supply, a 5VDC reference voltage can be used for the VCC supply or avoltage less than 2.5 VDC can be applied to the VREF/2 inputfor increased application flexibility. The internal gain to theVREF/2 input is 2, making the full-scale differential inputvoltage twice the voltage at pin 9.

An example of the use of an adjusted reference voltage is toaccommodate a reduced span — or dynamic voltage rangeof the analog input voltage. If the analog input voltage wereto range from 0.5 VDC to 3.5 VDC, instead of 0V to 5 VDC, thespan would be 3V as shown in Figure 7. With 0.5 VDC

applied to the VIN(−) pin to absorb the offset, the referencevoltage can be made equal to 1⁄2 of the 3V span or 1.5 VDC.The A/D now will encode the VIN(+) signal from 0.5V to 3.5 Vwith the 0.5V input corresponding to zero and the 3.5 VDC

input corresponding to full-scale. The full 8 bits of resolutionare therefore applied over this reduced analog input voltagerange.

2.4.2 Reference Accuracy Requirements

The converter can be operated in a ratiometric mode or anabsolute mode. In ratiometric converter applications, themagnitude of the reference voltage is a factor in both theoutput of the source transducer and the output of the A/Dconverter and therefore cancels out in the final digital outputcode. The ADC0805 is specified particularly for use in ratio-metric applications with no adjustments required. In absoluteconversion applications, both the initial value and the tem-perature stability of the reference voltage are important fac-tors in the accuracy of the A/D converter. For VREF/2 volt-ages of 2.4 VDC nominal value, initial errors of ±10 mVDC willcause conversion errors of ±1 LSB due to the gain of 2 of theVREF/2 input. In reduced span applications, the initial valueand the stability of the VREF/2 input voltage become evenmore important. For example, if the span is reduced to 2.5V,the analog input LSB voltage value is correspondingly re-duced from 20 mV (5V span) to 10 mV and 1 LSB at theVREF/2 input becomes 5 mV. As can be seen, this reducesthe allowed initial tolerance of the reference voltage andrequires correspondingly less absolute change with tem-perature variations. Note that spans smaller than 2.5V placeeven tighter requirements on the initial accuracy and stabilityof the reference source.

In general, the magnitude of the reference voltage will re-quire an initial adjustment. Errors due to an improper valueof reference voltage appear as full-scale errors in the A/Dtransfer function. IC voltage regulators may be used forreferences if the ambient temperature changes are not ex-cessive. The LM336B 2.5V IC reference diode (from Na-tional Semiconductor) has a temperature stability of 1.8 mVtyp (6 mV max) over 0˚C≤TA≤+70˚C. Other temperaturerange parts are also available.

DS005671-15

FIGURE 6. The VREFERENCE Design on the IC

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com21


2.5 Errors and Reference Voltage Adjustments

2.5.1 Zero Error

The zero of the A/D does not require adjustment. If theminimum analog input voltage value, VIN(MIN), is not ground,a zero offset can be done. The converter can be made tooutput 0000 0000 digital code for this minimum input voltageby biasing the A/D VIN(−) input at this VIN(MIN) value (seeApplications section). This utilizes the differential mode op-eration of the A/D.

The zero error of the A/D converter relates to the location ofthe first riser of the transfer function and can be measured bygrounding the VIN (−) input and applying a small magnitudepositive voltage to the VIN (+) input. Zero error is the differ-ence between the actual DC input voltage that is necessaryto just cause an output digital code transition from 0000 0000to 0000 0001 and the ideal 1⁄2 LSB value (1⁄2 LSB = 9.8 mVfor VREF/2=2.500 VDC).

2.5.2 Full-Scale

The full-scale adjustment can be made by applying a differ-ential input voltage that is 11⁄2 LSB less than the desiredanalog full-scale voltage range and then adjusting the mag-nitude of the VREF/2 input (pin 9 or the VCC supply if pin 9 isnot used) for a digital output code that is just changing from1111 1110 to 1111 1111.

2.5.3 Adjusting for an Arbitrary Analog Input VoltageRange

If the analog zero voltage of the A/D is shifted away fromground (for example, to accommodate an analog input signalthat does not go to ground) this new zero reference shouldbe properly adjusted first. A VIN(+) voltage that equals thisdesired zero reference plus 1⁄2 LSB (where the LSB is cal-culated for the desired analog span, 1 LSB=analog span/

256) is applied to pin 6 and the zero reference voltage at pin7 should then be adjusted to just obtain the 00HEX to 01HEX

code transition.

The full-scale adjustment should then be made (with theproper VIN(−) voltage applied) by forcing a voltage to theVIN(+) input which is given by:

where:

VMAX=The high end of the analog input range

and

VMIN=the low end (the offset zero) of the analog range.(Both are ground referenced.)

The VREF/2 (or VCC) voltage is then adjusted to provide acode change from FEHEX to FFHEX. This completes theadjustment procedure.

2.6 Clocking Option

The clock for the A/D can be derived from the CPU clock oran external RC can be added to provide self-clocking. TheCLK IN (pin 4) makes use of a Schmitt trigger as shown inFigure 8.

DS005671-87

a) Analog Input Signal Example

DS005671-88

*Add if VREF/2 ≤ 1 VDC with LM358 to draw 3 mA to ground.

b) Accommodating an Analog Input from0.5V (Digital Out = 00 HEX) to 3.5V

(Digital Out=FF HEX)

FIGURE 7. Adapting the A/D Analog Input Voltages to Match an Arbitrary Input Signal Range

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 22


Heavy capacitive or DC loading of the clock R pin should beavoided as this will disturb normal converter operation.Loads less than 50 pF, such as driving up to 7 A/D converterclock inputs from a single clock R pin of 1 converter, areallowed. For larger clock line loading, a CMOS or low powerTTL buffer or PNP input logic should be used to minimize theloading on the clock R pin (do not use a standard TTLbuffer).

2.7 Restart During a Conversion

If the A/D is restarted (CS and WR go low and return high)during a conversion, the converter is reset and a new con-version is started. The output data latch is not updated if theconversion in process is not allowed to be completed, there-fore the data of the previous conversion remains in this latch.The INTR output simply remains at the “1” level.

2.8 Continuous Conversions

For operation in the free-running mode an initializing pulseshould be used, following power-up, to ensure circuit opera-tion. In this application, the CS input is grounded and the WRinput is tied to the INTR output. This WR and INTR nodeshould be momentarily forced to logic low following apower-up cycle to guarantee operation.

2.9 Driving the Data Bus

This MOS A/D, like MOS microprocessors and memories,will require a bus driver when the total capacitance of thedata bus gets large. Other circuitry, which is tied to the databus, will add to the total capacitive loading, even inTRI-STATE (high impedance mode). Backplane bussingalso greatly adds to the stray capacitance of the data bus.

There are some alternatives available to the designer tohandle this problem. Basically, the capacitive loading of thedata bus slows down the response time, even though DCspecifications are still met. For systems operating with arelatively slow CPU clock frequency, more time is availablein which to establish proper logic levels on the bus andtherefore higher capacitive loads can be driven (see typicalcharacteristics curves).

At higher CPU clock frequencies time can be extended forI/O reads (and/or writes) by inserting wait states (8080) orusing clock extending circuits (6800).

Finally, if time is short and capacitive loading is high, externalbus drivers must be used. These can be TRI-STATE buffers

(low power Schottky such as the DM74LS240 series is rec-ommended) or special higher drive current products whichare designed as bus drivers. High current bipolar bus driverswith PNP inputs are recommended.

2.10 Power Supplies

Noise spikes on the VCC supply line can cause conversionerrors as the comparator will respond to this noise. A lowinductance tantalum filter capacitor should be used close tothe converter VCC pin and values of 1 µF or greater arerecommended. If an unregulated voltage is available in thesystem, a separate LM340LAZ-5.0, TO-92, 5V voltage regu-lator for the converter (and other analog circuitry) will greatlyreduce digital noise on the VCC supply.

2.11 Wiring and Hook-Up Precautions

Standard digital wire wrap sockets are not satisfactory forbreadboarding this A/D converter. Sockets on PC boardscan be used and all logic signal wires and leads should begrouped and kept as far away as possible from the analogsignal leads. Exposed leads to the analog inputs can causeundesired digital noise and hum pickup, therefore shieldedleads may be necessary in many applications.

A single point analog ground that is separate from the logicground points should be used. The power supply bypasscapacitor and the self-clocking capacitor (if used) shouldboth be returned to digital ground. Any VREF/2 bypass ca-pacitors, analog input filter capacitors, or input signal shield-ing should be returned to the analog ground point. A test forproper grounding is to measure the zero error of the A/Dconverter. Zero errors in excess of 1⁄4 LSB can usually betraced to improper board layout and wiring (see section 2.5.1for measuring the zero error).

3.0 TESTING THE A/D CONVERTER

There are many degrees of complexity associated with test-ing an A/D converter. One of the simplest tests is to apply aknown analog input voltage to the converter and use LEDs todisplay the resulting digital output code as shown in Figure 9.

For ease of testing, the VREF/2 (pin 9) should be suppliedwith 2.560 VDC and a VCC supply voltage of 5.12 VDC shouldbe used. This provides an LSB value of 20 mV.

If a full-scale adjustment is to be made, an analog inputvoltage of 5.090 VDC (5.120–11⁄2 LSB) should be applied tothe VIN(+) pin with the VIN(−) pin grounded. The value of theVREF/2 input voltage should then be adjusted until the digitaloutput code is just changing from 1111 1110 to 1111 1111.This value of VREF/2 should then be used for all the tests.

The digital output LED display can be decoded by dividingthe 8 bits into 2 hex characters, the 4 most significant (MS)and the 4 least significant (LS). Table 1 shows the fractionalbinary equivalent of these two 4-bit groups. By adding thevoltages obtained from the “VMS” and “VLS” columns inTable 1, the nominal value of the digital display (whenVREF/2 = 2.560V) can be determined. For example, for anoutput LED display of 1011 0110 or B6 (in hex), the voltagevalues from the table are 3.520 + 0.120 or 3.640 VDC. Thesevoltage values represent the center-values of a perfect A/Dconverter. The effects of quantization error have to be ac-counted for in the interpretation of the test results.

DS005671-17

FIGURE 8. Self-Clocking the A/D

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com23

Functional Description (Continued) For a higher speed test system, or to obtain plotted data, adigital-to-analog converter is needed for the test set-up. Anaccurate 10-bit DAC can serve as the precision voltagesource for the A/D. Errors of the A/D under test can beexpressed as either analog voltages or differences in 2digital words.

A basic A/D tester that uses a DAC and provides the error asan analog output voltage is shown in Figure 8. The 2 opamps can be eliminated if a lab DVM with a numericalsubtraction feature is available to read the difference volt-age, “A–C”, directly. The analog input voltage can be sup-plied by a low frequency ramp generator and an X-Y plottercan be used to provide analog error (Y axis) versus analoginput (X axis).

For operation with a microprocessor or a computer-basedtest system, it is more convenient to present the errorsdigitally. This can be done with the circuit of Figure 11, wherethe output code transitions can be detected as the 10-bitDAC is incremented. This provides 1⁄4 LSB steps for the 8-bitA/D under test. If the results of this test are automaticallyplotted with the analog input on the X axis and the error (inLSB’s) as the Y axis, a useful transfer function of the A/Dunder test results. For acceptance testing, the plot is notnecessary and the testing speed can be increased by estab-lishing internal limits on the allowed error for each code.

4.0 MICROPROCESSOR INTERFACING

To dicuss the interface with 8080A and 6800 microproces-sors, a common sample subroutine structure is used. Themicroprocessor starts the A/D, reads and stores the resultsof 16 successive conversions, then returns to the user’sprogram. The 16 data bytes are stored in 16 successivememory locations. All Data and Addresses will be given inhexadecimal form. Software and hardware details are pro-vided separately for each type of microprocessor.

4.1 Interfacing 8080 Microprocessor Derivatives (8048,8085)

This converter has been designed to directly interface withderivatives of the 8080 microprocessor. The A/D can bemapped into memory space (using standard memory ad-dress decoding for CS and the MEMR and MEMW strobes)or it can be controlled as an I/O device by using the I/O Rand I/O W strobes and decoding the address bits A0 → A7(or address bits A8 → A15 as they will contain the same 8-bitaddress information) to obtain the CS input. Using the I/Ospace provides 256 additional addresses and may allow asimpler 8-bit address decoder but the data can only be inputto the accumulator. To make use of the additional memoryreference instructions, the A/D should be mapped intomemory space. An example of an A/D in I/O space is shownin Figure 12.

DS005671-18

FIGURE 9. Basic A/D Tester

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 24


TABLE 1. DECODING THE DIGITAL OUTPUT LEDs

OUTPUT VOLTAGE

FRACTIONAL BINARY VALUE FOR CENTER VALUES

HEX BINARY WITH

VREF/2=2.560 VDC

MS GROUP LS GROUP VMSGROUP(Note 15)

VLSGROUP(Note 15)

F 1 1 1 1 15/16 15/256 4.800 0.300

E 1 1 1 0 7/8 7/128 4.480 0.280

D 1 1 0 1 13/16 13/256 4.160 0.260

C 1 1 0 0 3/4 3/64 3.840 0.240

B 1 0 1 1 11/16 11/256 3.520 0.220

A 1 0 1 0 5/8 5/128 3.200 0.200

9 1 0 0 1 9/16 9/256 2.880 0.180

8 1 0 0 0 1/2 1/32 2.560 0.160

7 0 1 1 1 7/16 7/256 2.240 0.140

6 0 1 1 0 3/8 3/128 1.920 0.120

5 0 1 0 1 5/16 2/256 1.600 0.100

4 0 1 0 0 1/4 1/64 1.280 0.080

3 0 0 1 1 3/16 3/256 0.960 0.060

2 0 0 1 0 1/8 1/128 0.640 0.040

1 0 0 0 1 1/16 1/256 0.320 0.020

0 0 0 0 0 0 0

Note 15: Display Output=VMS Group + VLS Group

DS005671-89

FIGURE 10. A/D Tester with Analog Error Output

DS005671-90

FIGURE 11. Basic “Digital” A/D Tester

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com25


DS005671-20

Note 16: *Pin numbers for the DP8228 system controller, others are INS8080A.

Note 17: Pin 23 of the INS8228 must be tied to +12V through a 1 kΩ resistor to generate the RST 7

instruction when an interrupt is acknowledged as required by the accompanying sample program.

FIGURE 12. ADC0801_INS8080A CPU Interface

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 26


Note 18: The stack pointer must be dimensioned because a RST 7 instruction pushes the PC onto the stack.

Note 19: All address used were arbitrarily chosen.

The standard control bus signals of the 8080 CS, RD andWR) can be directly wired to the digital control inputs of theA/D and the bus timing requirements are met to allow bothstarting the converter and outputting the data onto the databus. A bus driver should be used for larger microprocessorsystems where the data bus leaves the PC board and/ormust drive capacitive loads larger than 100 pF.

4.1.1 Sample 8080A CPU Interfacing Circuitry andProgram

The following sample program and associated hardwareshown in Figure 12 may be used to input data from theconverter to the INS8080A CPU chip set (comprised of theINS8080A microprocessor, the INS8228 system controllerand the INS8224 clock generator). For simplicity, the A/D iscontrolled as an I/O device, specifically an 8-bit bi-directionalport located at an arbitrarily chosen port address, E0. TheTRI-STATE output capability of the A/D eliminates the needfor a peripheral interface device, however address decodingis still required to generate the appropriate CS for the con-verter.

It is important to note that in systems where the A/D con-verter is 1-of-8 or less I/O mapped devices, no addressdecoding circuitry is necessary. Each of the 8 address bits(A0 to A7) can be directly used as CS inputs — one for eachI/O device.

4.1.2 INS8048 Interface

The INS8048 interface technique with the ADC0801 series(see Figure 13) is simpler than the 8080A CPU interface.There are 24 I/O lines and three test input lines in the 8048.With these extra I/O lines available, one of the I/O lines (bit0 of port 1) is used as the chip select signal to the A/D, thuseliminating the use of an external address decoder. Buscontrol signals RD, WR and INT of the 8048 are tied directlyto the A/D. The 16 converted data words are stored aton-chip RAM locations from 20 to 2F (Hex). The RD and WRsignals are generated by reading from and writing into adummy address, respectively. A sample interface program isshown below.

SAMPLE PROGRAM FOR Figure 12 ADC0801–INS8080A CPU INTERFACE

DS005671-99

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com27


4.2 Interfacing the Z-80

The Z-80 control bus is slightly different from that of the8080. General RD and WR strobes are provided and sepa-rate memory request, MREQ, and I/O request, IORQ, sig-nals are used which have to be combined with the general-ized strobes to provide the equivalent 8080 signals. Anadvantage of operating the A/D in I/O space with the Z-80 isthat the CPU will automatically insert one wait state (the RDand WR strobes are extended one clock period) to allowmore time for the I/O devices to respond. Logic to map theA/D in I/O space is shown in Figure 14. Additional I/O advantages exist as software DMA routines

are available and use can be made of the output datatransfer which exists on the upper 8 address lines (A8 to

DS005671-21

FIGURE 13. INS8048 Interface

SAMPLE PROGRAM FOR Figure 13 INS8048 INTERFACE

DS005671-A0

DS005671-23

FIGURE 14. Mapping the A/D as an I/O Devicefor Use with the Z-80 CPU

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 28


A15) during I/O input instructions. For example, MUX chan-nel selection for the A/D can be accomplished with thisoperating mode.

4.3 Interfacing 6800 Microprocessor Derivatives(6502, etc.)

The control bus for the 6800 microprocessor derivativesdoes not use the RD and WR strobe signals. Instead itemploys a single R/W line and additional timing, if needed,can be derived fom the φ2 clock. All I/O devices are memorymapped in the 6800 system, and a special signal, VMA,indicates that the current address is valid. Figure 15 showsan interface schematic where the A/D is memory mapped inthe 6800 system. For simplicity, the CS decoding is shownusing 1⁄2 DM8092. Note that in many 6800 systems, analready decoded 4/5 line is brought out to the common busat pin 21. This can be tied directly to the CS pin of the A/D,provided that no other devices are addressed at HX ADDR:4XXX or 5XXX.

The following subroutine performs essentially the same func-tion as in the case of the 8080A interface and it can be calledfrom anywhere in the user’s program.

In Figure 16 the ADC0801 series is interfaced to the M6800microprocessor through (the arbitrarily chosen) Port B of theMC6820 or MC6821 Peripheral Interface Adapter, (PIA).Here the CS pin of the A/D is grounded since the PIA is

already memory mapped in the M6800 system and no CSdecoding is necessary. Also notice that the A/D output datalines are connected to the microprocessor bus under pro-gram control through the PIA and therefore the A/D RD pincan be grounded.

A sample interface program equivalent to the previous one isshown below Figure 16. The PIA Data and Control Registersof Port B are located at HEX addresses 8006 and 8007,respectively.

5.0 GENERAL APPLICATIONS

The following applications show some interesting uses forthe A/D. The fact that one particular microprocessor is usedis not meant to be restrictive. Each of these applicationcircuits would have its counterpart using any microprocessorthat is desired.

5.1 Multiple ADC0801 Series to MC6800 CPU Interface

To transfer analog data from several channels to a singlemicroprocessor system, a multiple converter scheme pre-sents several advantages over the conventional multiplexersingle-converter approach. With the ADC0801 series, thedifferential inputs allow individual span adjustment for eachchannel. Furthermore, all analog input channels are sensedsimultaneously, which essentially divides the microproces-sor’s total system servicing time by the number of channels,since all conversions occur simultaneously. This scheme isshown in Figure 17.

DS005671-24

Note 20: Numbers in parentheses refer to MC6800 CPU pin out.

Note 21: Number or letters in brackets refer to standard M6800 system common bus code.

FIGURE 15. ADC0801-MC6800 CPU Interface

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com29


Note 22: In order for the microprocessor to service subroutines and interrupts, the stack pointer must be dimensioned in the user’s program.

SAMPLE PROGRAM FOR Figure 15 ADC0801-MC6800 CPU INTERFACE

DS005671-A1

DS005671-25

FIGURE 16. ADC0801–MC6820 PIA Interface

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 30


The following schematic and sample subroutine (DATA IN)may be used to interface (up to) 8 ADC0801’s directly to theMC6800 CPU. This scheme can easily be extended to allowthe interface of more converters. In this configuration theconverters are (arbitrarily) located at HEX address 5000 inthe MC6800 memory space. To save components, the clocksignal is derived from just one RC pair on the first converter.This output drives the other A/Ds.

All the converters are started simultaneously with a STOREinstruction at HEX address 5000. Note that any other HEXaddress of the form 5XXX will be decoded by the circuit,pulling all the CS inputs low. This can easily be avoided byusing a more definitive address decoding scheme. All theinterrupts are ORed together to insure that all A/Ds havecompleted their conversion before the microprocessor isinterrupted.

The subroutine, DATA IN, may be called from anywhere inthe user’s program. Once called, this routine initializes the

CPU, starts all the converters simultaneously and waits forthe interrupt signal. Upon receiving the interrupt, it reads theconverters (from HEX addresses 5000 through 5007) andstores the data successively at (arbitrarily chosen) HEXaddresses 0200 to 0207, before returning to the user’s pro-gram. All CPU registers then recover the original data theyhad before servicing DATA IN.

5.2 Auto-Zeroed Differential Transducer Amplifierand A/D Converter

The differential inputs of the ADC0801 series eliminate theneed to perform a differential to single ended conversion fora differential transducer. Thus, one op amp can be elimi-nated since the differential to single ended conversion isprovided by the differential input of the ADC0801 series. Ingeneral, a transducer preamp is required to take advantageof the full A/D converter input dynamic range.

SAMPLE PROGRAM FOR Figure 16 ADC0801–MC6820 PIA INTERFACE

DS005671-A2

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com31


DS005671-26

Note 23: Numbers in parentheses refer to MC6800 CPU pin out.

Note 24: Numbers of letters in brackets refer to standard M6800 system common bus code.

FIGURE 17. Interfacing Multiple A/Ds in an MC6800 System

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 32


Note 25: In order for the microprocessor to service subroutines and interrupts, the stack pointer must be dimensioned in the user’s program.

For amplification of DC input signals, a major system error isthe input offset voltage of the amplifiers used for the preamp.Figure 18 is a gain of 100 differential preamp whose offsetvoltage errors will be cancelled by a zeroing subroutinewhich is performed by the INS8080A microprocessor sys-tem. The total allowable input offset voltage error for thispreamp is only 50 µV for 1⁄4 LSB error. This would obviouslyrequire very precise amplifiers. The expression for the differ-ential output voltage of the preamp is:

where IX is the current through resistor RX. All of the offseterror terms can be cancelled by making ±IXRX= VOS1 +VOS3 − VOS2. This is the principle of this auto-zeroingscheme.

The INS8080A uses the 3 I/O ports of an INS8255 Progra-mable Peripheral Interface (PPI) to control the auto zeroingand input data from the ADC0801 as shown in Figure 19.The PPI is programmed for basic I/O operation (mode 0) withPort A being an input port and Ports B and C being outputports. Two bits of Port C are used to alternately open or closethe 2 switches at the input of the preamp. Switch SW1 isclosed to force the preamp’s differential input to be zeroduring the zeroing subroutine and then opened and SW2 isthen closed for conversion of the actual differential inputsignal. Using 2 switches in this manner eliminates concernfor the ON resistance of the switches as they must conductonly the input bias current of the input amplifiers.

Output Port B is used as a successive approximation regis-ter by the 8080 and the binary scaled resistors in series witheach output bit create a D/A converter. During the zeroingsubroutine, the voltage at Vx increases or decreases asrequired to make the differential output voltage equal to zero.This is accomplished by ensuring that the voltage at theoutput of A1 is approximately 2.5V so that a logic “1” (5V) on

SAMPLE PROGRAM FOR Figure 17 INTERFACING MULTIPLE A/D’s IN AN MC6800 SYSTEM

DS005671-A3

SAMPLE PROGRAM FOR Figure 17 INTERFACING MULTIPLE A/D’s IN AN MC6800 SYSTEM

DS005671-A4

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com33


any output of Port B will source current into node VX thusraising the voltage at VX and making the output differentialmore negative. Conversely, a logic “0” (0V) will pull currentout of node VX and decrease the voltage, causing the differ-ential output to become more positive. For the resistor val-ues shown, VX can move ±12 mV with a resolution of 50 µV,which will null the offset error term to 1⁄4 LSB of full-scale for

the ADC0801. It is important that the voltage levels that drivethe auto-zero resistors be constant. Also, for symmetry, alogic swing of 0V to 5V is convenient. To achieve this, aCMOS buffer is used for the logic output signals of Port Band this CMOS package is powered with a stable 5V source.Buffer amplifier A1 is necessary so that it can source or sinkthe D/A output current.

DS005671-91

Note 26: R2 = 49.5 R1

Note 27: Switches are LMC13334 CMOS analog switches.

Note 28: The 9 resistors used in the auto-zero section can be ±5% tolerance.

FIGURE 18. Gain of 100 Differential Transducer Preamp

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 34


A flow chart for the zeroing subroutine is shown in Figure 20.It must be noted that the ADC0801 series will output an allzero code when it converts a negative input [VIN(−) ≥ VIN(+)].Also, a logic inversion exists as all of the I/O ports arebuffered with inverting gates.

Basically, if the data read is zero, the differential outputvoltage is negative, so a bit in Port B is cleared to pull VX

more negative which will make the output more positive forthe next conversion. If the data read is not zero, the outputvoltage is positive so a bit in Port B is set to make VX morepositive and the output more negative. This continues for 8approximations and the differential output eventually con-verges to within 5 mV of zero.

The actual program is given in Figure 21. All addresses usedare compatible with the BLC 80/10 microcomputer system.In particular:

Port A and the ADC0801 are at port address E4

Port B is at port address E5

Port C is at port address E6

PPI control word port is at port address E7

Program Counter automatically goes to ADDR:3C3D upon

acknowledgement of an interrupt from the ADC0801

5.3 Multiple A/D Converters in a Z-80 InterruptDriven Mode

In data acquisition systems where more than one A/D con-verter (or other peripheral device) will be interrupting pro-gram execution of a microprocessor, there is obviously a

need for the CPU to determine which device requires servic-ing. Figure 22 and the accompanying software is a methodof determining which of 7 ADC0801 converters has com-pleted a conversion (INTR asserted) and is requesting aninterrupt. This circuit allows starting the A/D converters inany sequence, but will input and store valid data from theconverters with a priority sequence of A/D 1 being read first,A/D 2 second, etc., through A/D 7 which would have thelowest priority for data being read. Only the converterswhose INT is asserted will be read.

The key to decoding circuitry is the DM74LS373, 8-bit D typeflip-flop. When the Z-80 acknowledges the interrupt, theprogram is vectored to a data input Z-80 subroutine. Thissubroutine will read a peripheral status word from theDM74LS373 which contains the logic state of the INTRoutputs of all the converters. Each converter which initiatesan interrupt will place a logic “0” in a unique bit position in thestatus word and the subroutine will determine the identity ofthe converter and execute a data read. An identifier word(which indicates which A/D the data came from) is stored inthe next sequential memory location above the location ofthe data so the program can keep track of the identity of thedata entered.

DS005671-92

FIGURE 19. Microprocessor Interface Circuitry for Differential Preamp

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com35


DS005671-28

FIGURE 20. Flow Chart for Auto-Zero Routine

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 36


5.3 Multiple A/D Converters in a Z-80 Interrupt DrivenMode (Continued)

The following notes apply:

• It is assumed that the CPU automatically performs a RST7 instruction when a valid interrupt is acknowledged(CPU is in interrupt mode 1). Hence, the subroutinestarting address of X0038.

• The address bus from the Z-80 and the data bus to theZ-80 are assumed to be inverted by bus drivers.

• A/D data and identifying words will be stored in sequen-tial memory locations starting at the arbitrarily chosenaddress X 3E00.

• The stack pointer must be dimensioned in the main pro-gram as the RST 7 instruction automatically pushes thePC onto the stack and the subroutine uses an additional6 stack addresses.

• The peripherals of concern are mapped into I/O spacewith the following port assignments:

DS005671-A5

Note 29: All numerical values are hexadecimal representations.

FIGURE 21. Software for Auto-Zeroed Differential A/D

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com37


HEX PORT ADDRESS PERIPHERAL

00 MM74C374 8-bit flip-flop

01 A/D 1

02 A/D 2

03 A/D 3

HEX PORT ADDRESS PERIPHERAL

04 A/D 4

05 A/D 5

06 A/D 6

07 A/D 7

This port address also serves as the A/D identifying word inthe program.

DS005671-29

FIGURE 22. Multiple A/Ds with Z-80 Type Microprocessor

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 38


DS005671-A6

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

www.national.com39

Physical Dimensions inches (millimeters) unless otherwise noted

SO Package (M)Order Number ADC0802LCWM or ADC0804LCWM

NS Package Number M20B

Molded Dual-In-Line Package (N)Order Number ADC0801LCN, ADC0802LCN,

ADC0803LCN, ADC0804LCN or ADC0805LCNNS Package Number N20A

AD

C08

01/A

DC

0802

/AD

C08

03/A

DC

0804

/AD

C08

05

www.national.com 40

Notes

LIFE SUPPORT POLICY

NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERALCOUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices orsystems which, (a) are intended for surgical implantinto the body, or (b) support or sustain life, andwhose failure to perform when properly used inaccordance with instructions for use provided in thelabeling, can be reasonably expected to result in asignificant injury to the user.

2. A critical component is any component of a lifesupport device or system whose failure to performcan be reasonably expected to cause the failure ofthe life support device or system, or to affect itssafety or effectiveness.

National SemiconductorCorporationAmericasEmail: [email protected]

National SemiconductorEurope

Fax: +49 (0) 180-530 85 86Email: [email protected]

Deutsch Tel: +49 (0) 69 9508 6208English Tel: +44 (0) 870 24 0 2171Français Tel: +33 (0) 1 41 91 8790

National SemiconductorAsia Pacific CustomerResponse GroupTel: 65-2544466Fax: 65-2504466Email: [email protected]

National SemiconductorJapan Ltd.Tel: 81-3-5639-7560Fax: 81-3-5639-7507

www.national.com

AD

C0801/A

DC

0802/AD

C0803/A

DC

0804/AD

C0805

8-BitµP

Com

patibleA

/DC

onverters

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

© 2000 Fairchild Semiconductor Corporation DS006347 www.fairchildsemi.com

August 1986

Revised March 2000

DM

74LS

08 Qu

ad 2-In

pu

t AN

D G

ates

DM74LS08Quad 2-Input AND Gates

General DescriptionThis device contains four independent gates each of whichperforms the logic AND function.

Ordering Code:

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram Function TableY = AB

H = HIGH Logic LevelL = LOW Logic Level

Order Number Package Number Package Description

DM74LS08M M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow

DM74LS08SJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

DM74LS08N N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Inputs Output

A B Y

L L L

L H L

H L L

H H H

www.fairchildsemi.com 2

DM

74L

S08 Absolute Maximum Ratings(Note 1)

Note 1: The “Absolute Maximum Ratings” are those values beyond whichthe safety of the device cannot be guaranteed. The device should not beoperated at these limits. The parametric values defined in the ElectricalCharacteristics tables are not guaranteed at the absolute maximum ratings.The “Recommended Operating Conditions” table will define the conditionsfor actual device operation.

Recommended Operating Conditions

Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)

Switching Characteristics at VCC = 5V and TA = 25°C

Note 2: All typicals are at VCC = 5V, TA = 25°C.

Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Supply Voltage 7V

Input Voltage 7V

Operating Free Air Temperature Range 0°C to +70°C

Storage Temperature Range −65°C to +150°C

Symbol Parameter Min Nom Max Units

VCC Supply Voltage 4.75 5 5.25 V

VIH HIGH Level Input Voltage 2 V

VIL LOW Level Input Voltage 0.8 V

IOH HIGH Level Output Current −0.4 mA

IOL LOW Level Output Current 8 mA

TA Free Air Operating Temperature 0 70 °C

Symbol Parameter Conditions MinTyp

Max Units(Note 2)

VI Input Clamp Voltage VCC = Min, II = −18 mA −1.5 V

VOH HIGH Level VCC = Min, IOH = Max,2.7 3.4 V

Output Voltage VIH = Min

VOL LOW Level VCC = Min, IOL = Max,0.35 0.5

Output Voltage VIL = Max V

IOL = 4 mA, VCC = Min 0.25 0.4

II Input Current @ Max Input Voltage VCC = Max, VI = 7V 0.1 mA

IIH HIGH Level Input Current VCC = Max, VI = 2.7V 20 µA

IIL LOW Level Input Current VCC = Max, VI = 0.4V −0.36 mA

IOS Short Circuit Output Current VCC = Max (Note 3) −20 −100 mA

ICCH Supply Current with Outputs HIGH VCC = Max 2.4 4.8 mA

ICCL Supply Current with Outputs LOW VCC = Max 4.4 8.8 mA

RL = 2 kΩ

Symbol Parameter CL = 15 pF CL = 50 pF Units

Min Max Min Max

tPLH Propagation Delay Time4 13 6 18 ns

LOW-to-HIGH Level Output

tPHL Propagation Delay Time3 11 5 18 ns

HIGH-to-LOW Level Output

3 www.fairchildsemi.com

DM

74LS

08Physical Dimensions inches (millimeters) unless otherwise noted

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 NarrowPackage Number M14A


DM

74L

S08 Physical Dimensions inches (millimeters) unless otherwise noted (Continued)

14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm WidePackage Number M14D


DM

74LS

08 Qu

ad 2-In

pu

t AN

D G

atesPhysical Dimensions inches (millimeters) unless otherwise noted (Continued)

14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 WidePackage Number N14A

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied andFairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILDSEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systemswhich, (a) are intended for surgical implant into thebody, or (b) support or sustain life, and (c) whose failureto perform when properly used in accordance withinstructions for use provided in the labeling, can be rea-sonably expected to result in a significant injury to theuser.

2. A critical component in any component of a life supportdevice or system whose failure to perform can be rea-sonably expected to cause the failure of the life supportdevice or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

SN5446A, ’47A, ’48, SN54LS47, ’LS48, ’LS49SN7446A, ’47A, ’48, SN74LS47, ’LS48, ’LS49

BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS

SDLS111 – MARCH 1974 – REVISED MARCH 1988

1POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright 1988, Texas Instruments IncorporatedPRODUCTION DATA information is current as of publication date.Products conform to specifications per the terms of Texas Instrumentsstandard warranty. Production processing does not necessarily includetesting of all parameters.

SN5446A, ’47A, ’48, SN54LS47, ’LS48, ’LS49SN7446A, ’47A, ’48, SN74LS47, ’LS48, ’LS49BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS


2 POST OFFICE BOX 655303 • DALLAS, TEXAS 75265








































IMPORTANT NOTICE

Texas Instruments and its subsidiaries (TI) reserve the right to make changes to their products or to discontinueany product or service without notice, and advise customers to obtain the latest version of relevant informationto verify, before placing orders, that information being relied on is current and complete. All products are soldsubject to the terms and conditions of sale supplied at the time of order acknowledgement, including thosepertaining to warranty, patent infringement, and limitation of liability.

TI warrants performance of its semiconductor products to the specifications applicable at the time of sale inaccordance with TI’s standard warranty. Testing and other quality control techniques are utilized to the extentTI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarilyperformed, except those mandated by government requirements.

CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OFDEATH, PERSONAL INJURY, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE (“CRITICALAPPLICATIONS”). TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, AUTHORIZED, ORWARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT DEVICES OR SYSTEMS OR OTHERCRITICAL APPLICATIONS. INCLUSION OF TI PRODUCTS IN SUCH APPLICATIONS IS UNDERSTOOD TOBE FULLY AT THE CUSTOMER’S RISK.

In order to minimize risks associated with the customer’s applications, adequate design and operatingsafeguards must be provided by the customer to minimize inherent or procedural hazards.

TI assumes no liability for applications assistance or customer product design. TI does not warrant or representthat any license, either express or implied, is granted under any patent right, copyright, mask work right, or otherintellectual property right of TI covering or relating to any combination, machine, or process in which suchsemiconductor products or services might be or are used. TI’s publication of information regarding any thirdparty’s products or services does not constitute TI’s approval, warranty or endorsement thereof.

Copyright 1999, Texas Instruments Incorporated

PACKAGE SCHEMATIC

4/30/03

Page 1 of 10

© 2003 Fairchild Semiconductor Corporation

6-PIN DIP RANDOM-PHASEOPTOISOLATORS TRIAC DRIVER OUTPUT

(250/400 VOLT PEAK)

MOC3010M MOC3011M MOC3012M MOC3020M MOC3021M MOC3022M MOC3023M

DESCRIPTION

The MOC301XM and MOC302XM series are optically isolated triac driver devices. These devices contain a GaAs infrared emitting diode and a light activated silicon bilateral switch, which functions like a triac. They are designed for interfacing between electronic controls and power triacs to control resistive and inductive loads for 115 VAC operations.

FEATURES

• Excellent I

FT

stability—IR emitting diode has low degradation• High isolation voltage—minimum 5300 VAC RMS• Underwriters Laboratory (UL) recognized—File #E90700• Peak blocking voltage

– 250V-MOC301XM– 400V-MOC302XM

• VDE recognized (File #94766)– Ordering option V (e.g. MOC3023VM)

APPLICATIONS

• Industrial controls • Solenoid/valve controls• Traffic lights • Static AC power switch• Vending machines • Incandescent lamp dimmers• Solid state relay • Motor control• Lamp ballasts

6

1

6

6

1

1

MAIN TERM.

NC*

N/C

*DO NOT CONNECT(TRIAC SUBSTRATE)

1

2

3

ANODE

CATHODE

4

5

6 MAIN TERM.

4/30/03

Page 2 of 10



(250/400 VOLT PEAK)


Note

1. Isolation surge voltage, V

ISO

, is an internal device dielectric breakdown rating. For this test, Pins 1 and 2 are common, and Pins 4, 5 and 6 are common.

ABSOLUTE MAXIMUM RATINGS

(T

A

= 25°C unless otherwise noted)

Parameters Symbol Device Value Units

TOTAL DEVICE

Storage Temperature T

STG

All -40 to +150 °C

Operating Temperature T

OPR

All -40 to +85 °C

Lead Solder Temperature T

SOL

All 260 for 10 sec °C

Junction Temperature Range T

J

All -40 to +100 °C

Isolation Surge Voltage

(1)

(peak AC voltage, 60Hz, 1 sec duration)

V

ISO

All 7500 Vac(pk)

Total Device Power Dissipation @ 25°CP

D

All330 mW

Derate above 25°C 4.4 mW/°C

EMITTER

Continuous Forward Current I

F

All 60 mA

Reverse Voltage V

R

All 3 V

Total Power Dissipation 25°C AmbientP

D

All100 mW

Derate above 25°C 1.33 mW/°C

DETECTOR

Off-State Output Terminal Voltage V

DRM

MOC3010M/1M/2MMOC3020M/1M/2M/3M

250400

V

Peak Repetitive Surge Current (PW = 1 ms, 120 pps) I

TSM

All 1 A

Total Power Dissipation @ 25°C AmbientP

D

All300 mW

Derate above 25°C 4 mW/°C

4/30/03

Page 3 of 10



(250/400 VOLT PEAK)


Note

1. Test voltage must be applied within dv/dt rating.

2. This is static dv/dt. See Figure 5 for test circuit. Commutating dv/dt is a function of the load-driving thyristor(s) only.

3. All devices are guaranteed to trigger at an I

F

value less than or equal to max I

FT

. Therefore, recommended operating I

F

lies between max I

FT

(30 mA for MOC3020M, 15 mA for MOC3010M and MOC3021M, 10 mA for MOC3011M and MOC3022M, 5 mA for MOC3012M and MOC3023M) and absolute max I

F

(60 mA).

ELECTRICAL CHARACTERISTICS

(T

A

= 25°C Unless otherwise specified)

INDIVIDUAL COMPONENT CHARACTERISTICS

Parameters Test Conditions Symbol Device Min Typ Max Units

EMITTER

Input Forward Voltage I

F

= 10 mA V

F

All 1.15 1.5 V

Reverse Leakage Current V

R

= 3 V, T

A

= 25°C I

R

All 0.01 100 µA

DETECTOR

Peak Blocking Current,Either Direction Rated V

DRM

, I

F

= 0 (note 1) I

DRM

All 10 100 nA

Peak On-State Voltage,Either Direction I

TM

= 100 mA peak, I

F

= 0 V

TM

All 1.8 3 V

TRANSFER CHARACTERISTICS

(T

A

= 25°C Unless otherwise specified.)

DC Characteristics Test Conditions Symbol Device Min Typ Max Units

LED Trigger Current Voltage = 3V (note 3) I

FT

MOC3020M 30

mA

MOC3010M15

MOC3021M

MOC3011M10

MOC3022M

MOC3012M5

MOC3023M

Holding Current, Either Direction I

H

All 100 µA

4/30/03

Page 4 of 10



(250/400 VOLT PEAK)


AMBIENT TEMPERATURE - TA (oC)

-40 -20 0 20 40 60 80 100

TR

IGG

ER

CU

RR

EN

T -

IF

T (

NO

RM

ALI

ZE

D)

0.6

0.7

0.8

0.9

1.0

1.1

1.2

1.3

1.4

IF - LED FORWARD CURRENT (mA)

1 10 100

VF -

FO

RW

AR

D V

OLT

AG

E (

V)

1.0

1.1

1.2

1.3

1.4

1.5

1.6

1.7

1.8

TA = -55oC

TA = 25oC

TA = 100oC

ON-STATE VOLTAGE - V TM (V)

-3 -2 -1 0 1 2 3O

N-S

TAT

E C

UR

RE

NT

- I

TM (

mA

)-800

-600

-400

-200

0

200

400

600

800

TA, AMBIENT TEMPERATURE ( oC)

-40 -20 0 20 40 60 80 100

I DR

M, L

EA

KA

GE

CU

RR

EN

T (

nA)

0.1

1

10

100

1000

10000

NORMALIZED TO TA = 25∞C

Fig. 1 LED Forward Voltage vs. Forward Current

Fig. 3 Trigger Current vs. Ambient Temperature

LED TRIGGER WIDTH - PWin (µs)

1 2 5 10 20 50 100

TR

IGG

ER

CU

RR

EN

T -

IF

T (

NO

RM

ALI

ZE

D)

0

5

10

15

20

25

NORMALIZED TO:PWin ≥ 100 µs

Fig. 4 LED Current Required to Trigger vs. LED Pulse Width

Fig. 6 Leakage Current, IDRM vs. Temperature

Fig. 2 On-State Characteristics

Ambient Temperature - TA (oC)

25 30 40 6050 70 80 90 100

STA

TIC

- d

v/dt

(V

/µs)

0

2

4

6

8

10

12

STATIC dv/dtCIRCUIT IN FIGURE 5

Fig. 5 dv/dt vs. Temperature

4/30/03

Page 5 of 10



(250/400 VOLT PEAK)


1. The mercury wetted relay provides a high speed repeated pulse to the D.U.T.

2. 100x scope probes are used, to allow high speeds and voltages.

3. The worst-case condition for static dv/dt is established by triggering the D.U.T. with a normal LED input current, then removing the current. The variable R

TEST

allows the dv/dt to be gradually increased until the D.U.T. continues to trigger in response to the applied voltage pulse, even after the LED current has been removed. The dv/dt is then decreased until the D.U.T. stops triggering.

τ

RC

is measured at this point and recorded.

Note: This optoisolator should not be used to drive a load directly. It is intended to be a trigger device only.

Vdc

400V (MOC302X)250V (MOC301X)

R = 10 kΩ

CTEST

X100SCOPEPROBE

PULSEINPUT MERCURY

WETTEDRELAY

RTEST

D.U.T.D.U.T.

Figure 5. Static dv/dt Test Circuit

252 V (MOC302X)158 V (MOC301X)

0 VOLTS

APPLIED VOLTAGEWAVEFORM

Vmax =

dv/dt = 0.63 Vmax =

252

τRC

τRC τRC

400 V (MOC302X)= 250 V (MOC301X)

(MOC302X)

= 158τRC

(MOC301X)

Figure 6. Resistive Load

Figure 7. Inductive Load with Sensitive Gate Triac (IGT ≤ 15 mA)

VCC

Rin 1

2

3

6

5

4

0.1 µF

180

C1

2.4k

ZL

120 V60 HzMOC3010M

MOC3011MMOC3012M

VCC

Rin 1

2

3

6

5

4

120 V60 Hz

180

RL

MOC3010MMOC3011MMOC3012M

4/30/03

Page 6 of 10



(250/400 VOLT PEAK)


Figure 9. Typical Application Circuit

VCC

Rin 1

2

3

6

5

4

0.05 µF

0.01 µF

LOAD

360

39

470

240VAC

HOT

GROUND

MOC3020MMOC3021MMOC3022MMOC3023M

Figure 8. Inductive Load with Sensitive Gate Triac (IGT ≤ 15 mA)

RinVCC

1

2

3

6

5

4

0.2 µF

180

C1

1.2 k

ZL

120 V60 HzMOC3010M

MOC3011MMOC3012M

In this circuit the “hot” side of the line is switched and the load connected to the cold or ground side.

The 39 ohm resistor and 0.01µF capacitor are for snubbing of the triac, and the 470 ohm resistor and 0.05 µF capacitor are for snubbing the coupler. These components may or may not be necessary depending upon the particular and load used.

4/30/03

Page 7 of 10



(250/400 VOLT PEAK)


NOTE

All dimensions are in inches (millimeters)

Package Dimensions (Through Hole) Package Dimensions (Surface Mount)

Package Dimensions (0.4” Lead Spacing) Recommended Pad Layout forSurface Mount Leadform

0.350 (8.89)0.320 (8.13)

0.260 (6.60)0.240 (6.10)

0.320 (8.13)

0.070 (1.77)0.040 (1.02)

0.014 (0.36)0.010 (0.25)

0.200 (5.08)0.115 (2.93)

0.100 (2.54)0.015 (0.38)

0.020 (0.50)0.016 (0.41) 0.100 (2.54)

15°

0.012 (0.30)

0.350 (8.89)0.320 (8.13)

0.260 (6.60)0.240 (6.10)

0.390 (9.90)0.332 (8.43)

0.070 (1.77)0.040 (1.02)

0.014 (0.36)0.010 (0.25)

0.320 (8.13)

0.035 (0.88)0.006 (0.16)

0.012 (0.30)0.008 (0.20)

0.200 (5.08)0.115 (2.93)

0.025 (0.63)0.020 (0.51)

0.020 (0.50)0.016 (0.41)

0.100 [2.54]

0.350 (8.89)0.320 (8.13)

0.260 (6.60)0.240 (6.10)

0.070 (1.77)0.040 (1.02)

0.014 (0.36)0.010 (0.25)

0.200 (5.08)0.115 (2.93)

0.020 (0.50)0.016 (0.41)

0.100 [2.54]

0.100 (2.54)0.015 (0.38)

0.012 (0.30)0.008 (0.21)

0.425 (10.80)0.400 (10.16)

0.070 (1.78)

0.060 (1.52)

0.030 (0.76)

0.100 (2.54)

0.305 (7.75)

0.425 (10.79)

4/30/03

Page 8 of 10



(250/400 VOLT PEAK)



MARKING INFORMATION

Option Order Entry Identifier Description

S S Surface Mount Lead Bend

SR2 SR2 Surface Mount; Tape and reel

T T 0.4" Lead Spacing

V V VDE 0884

TV TV VDE 0884, 0.4" Lead Spacing

SV SV VDE 0884, Surface Mount

SR2V SR2V VDE 0884, Surface Mount, Tape & Reel

MOC3010

V X YY Q

1

2

6

43 5

*Note – Parts that do not have the ‘V’ option (see definition 3 above) that are marked with date code ‘325’ or earlier are marked in portrait format.

Definitions

1 Fairchild logo

2 Device number

3VDE mark (Note: Only appears on parts ordered with VDE option – See order entry table)

4 One digit year code, e.g., ‘3’

5 Two digit work week ranging from ‘01’ to ‘53’

6 Assembly package code

4/30/03

Page 9 of 10



(250/400 VOLT PEAK)


NOTE

All dimensions are in inches (millimeters)

Reflow Profile (White Package, -M Suffix)

Carrier Tape Specifications

4.0 ± 0.1

Ø1.5 MIN

User Direction of Feed

2.0 ± 0.05

1.75 ± 0.10

11.5 ± 1.0

24.0 ± 0.3

12.0 ± 0.1

0.30 ± 0.05

21.0 ± 0.1

4.5 ± 0.20

0.1 MAX 10.1 ± 0.20

9.1 ± 0.20

Ø1.5 ± 0.1/-0

Ramp up = 2–10°C/sec • Peak reflow temperature: 245°C (package surface temperature) • Time of temperature higher than 183°C for 120–180 seconds • One time soldering reflow is recommended

230°C, 10–30 s

Time (Minute)

0

300

250

200

150

100

50

00.5 1 1.5 2 2.5 3 3.5 4 4.5

Tem

per

atu

re (

°C)

Time above 183°C, 120–180 sec

245°C peak

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systemswhich, (a) are intended for surgical implant into the body, or(b) support or sustain life, and (c) whose failure to performwhen properly used in accordance with instructions for useprovided in the labeling, can be reasonably expected toresult in a significant injury of the user.

2. A critical component in any component of a life supportdevice or system whose failure to perform can bereasonably expected to cause the failure of the life supportdevice or system, or to affect its safety or effectiveness.

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

4/30/03

Page 10 of 10



(250/400 VOLT PEAK)


Philips Semiconductors Product specification

Triacs BT139 series

GENERAL DESCRIPTION QUICK REFERENCE DATA

Glass passivated triacs in a plastic SYMBOL PARAMETER MAX. MAX. MAX. UNITenvelope, intended for use inapplications requiring high BT139- 500 600 800bidirectional transient and blocking BT139- 500F 600F 800Fvoltage capability and high thermal BT139- 500G 600G 800Gcycling performance. Typical VDRM Repetitive peak off-state 500 600 800 Vapplications include motor control, voltagesindustrial and domestic lighting, IT(RMS) RMS on-state current 16 16 16 Aheating and static switching. ITSM Non-repetitive peak on-state 140 140 140 A

current

PINNING - TO220AB PIN CONFIGURATION SYMBOL

PIN DESCRIPTION

1 main terminal 1

2 main terminal 2

3 gate

tab main terminal 2

LIMITING VALUESLimiting values in accordance with the Absolute Maximum System (IEC 134).

SYMBOL PARAMETER CONDITIONS MIN. MAX. UNIT

-500 -600 -800VDRM Repetitive peak off-state - 5001 6001 800 V

voltages

IT(RMS) RMS on-state current full sine wave; Tmb ≤ 99 ˚C - 16 AITSM Non-repetitive peak full sine wave; Tj = 25 ˚C prior to

on-state current surget = 20 ms - 140 At = 16.7 ms - 150 A

I2t I2t for fusing t = 10 ms - 98 A2sdIT/dt Repetitive rate of rise of ITM = 20 A; IG = 0.2 A;

on-state current after dIG/dt = 0.2 A/µstriggering T2+ G+ - 50 A/µs

T2+ G- - 50 A/µsT2- G- - 50 A/µsT2- G+ - 10 A/µs

IGM Peak gate current - 2 AVGM Peak gate voltage - 5 VPGM Peak gate power - 5 WPG(AV) Average gate power over any 20 ms period - 0.5 WTstg Storage temperature -40 150 ˚CTj Operating junction - 125 ˚C

temperature

T1T2

G1 2 3

tab

1 Although not recommended, off-state voltages up to 800V may be applied without damage, but the triac mayswitch to the on-state. The rate of rise of current should not exceed 15 A/µs.

September 1997 1 Rev 1.200


Triacs BT139 series

THERMAL RESISTANCESSYMBOL PARAMETER CONDITIONS MIN. TYP. MAX. UNIT

Rth j-mb Thermal resistance full cycle - - 1.2 K/Wjunction to mounting base half cycle - - 1.7 K/W

Rth j-a Thermal resistance in free air - 60 - K/Wjunction to ambient

STATIC CHARACTERISTICSTj = 25 ˚C unless otherwise stated

SYMBOL PARAMETER CONDITIONS MIN. TYP. MAX. UNIT

BT139- ... ...F ...GIGT Gate trigger current VD = 12 V; IT = 0.1 A

T2+ G+ - 5 35 25 50 mAT2+ G- - 8 35 25 50 mAT2- G- - 10 35 25 50 mAT2- G+ - 22 70 70 100 mA

IL Latching current VD = 12 V; IGT = 0.1 AT2+ G+ - 7 40 40 60 mAT2+ G- - 20 60 60 90 mAT2- G- - 8 40 40 60 mAT2- G+ - 10 60 60 90 mA

IH Holding current VD = 12 V; IGT = 0.1 A - 6 30 30 60 mA

VT On-state voltage IT = 20 A - 1.2 1.6 VVGT Gate trigger voltage VD = 12 V; IT = 0.1 A - 0.7 1.5 V

VD = 400 V; IT = 0.1 A; 0.25 0.4 - VTj = 125 ˚C

ID Off-state leakage current VD = VDRM(max); - 0.1 0.5 mATj = 125 ˚C

DYNAMIC CHARACTERISTICSTj = 25 ˚C unless otherwise stated

SYMBOL PARAMETER CONDITIONS MIN. TYP. MAX. UNIT

BT139- ... ...F ...GdVD/dt Critical rate of rise of VDM = 67% VDRM(max); 100 50 200 250 - V/µs

off-state voltage Tj = 125 ˚C; exponentialwaveform; gate opencircuit

dVcom/dt Critical rate of change of VDM = 400 V; Tj = 95 ˚C; - - 10 20 - V/µscommutating voltage IT(RMS) = 16 A;

dIcom/dt = 7.2 A/ms; gateopen circuit

tgt Gate controlled turn-on ITM = 20 A; VD = VDRM(max); - - - 2 - µstime IG = 0.1 A; dIG/dt = 5 A/µs



Triacs BT139 series

Fig.1. Maximum on-state dissipation, Ptot, versus rmson-state current, IT(RMS), where α = conduction angle.

Fig.2. Maximum permissible non-repetitive peakon-state current ITSM, versus pulse width tp, for

sinusoidal currents, tp ≤ 20ms.

Fig.3. Maximum permissible non-repetitive peakon-state current ITSM, versus number of cycles, for

sinusoidal currents, f = 50 Hz.

Fig.4. Maximum permissible rms current IT(RMS) ,versus mounting base temperature Tmb.

Fig.5. Maximum permissible repetitive rms on-statecurrent IT(RMS), versus surge duration, for sinusoidal

currents, f = 50 Hz; Tmb ≤ 99˚C.

Fig.6. Normalised gate trigger voltageVGT(Tj)/ VGT(25˚C), versus junction temperature Tj.

0 5 10 15 200

5

10

15

20

25

= 180

120

90

60

30

BT139

IT(RMS) / A

Ptot / W Tmb(max) / C

125

119

113

107

101

95

1

-50 0 50 100 1500

5

10

15

20BT139

99 C

Tmb / C

IT(RMS) / A

10us 100us 1ms 10ms 100ms10

100

1000BT139

T / s

ITSM / A

TITSM

time

I

Tj initial = 25 C max

T

dI /dt limitT

T2- G+ quadrant

0.01 0.1 1 100

10

20

30

40

50BT139

surge duration / s

IT(RMS) / A

1 10 100 10000

50

100

150BT139

Number of cycles at 50Hz

ITSM / A

TITSM

time

I

Tj initial = 25 C max

T

-50 0 50 100 1500.4

0.6

0.8

1

1.2

1.4

1.6BT136

Tj / C

VGT(Tj)VGT(25 C)



Triacs BT139 series

Fig.7. Normalised gate trigger currentIGT(Tj)/ IGT(25˚C), versus junction temperature Tj.

Fig.8. Normalised latching current IL(Tj)/ IL(25˚C),versus junction temperature Tj.

Fig.9. Normalised holding current IH(Tj)/ IH(25˚C),versus junction temperature Tj.

Fig.10. Typical and maximum on-state characteristic.

Fig.11. Transient thermal impedance Zth j-mb, versuspulse width tp.

Fig.12. Typical commutation dV/dt versus junctiontemperature, parameter commutation dIT/dt. The triacshould commutate when the dV/dt is below the valueon the appropriate curve for pre-commutation dIT/dt.

-50 0 50 100 1500

0.5

1

1.5

2

2.5

3BT139

Tj / C

T2+ G+T2+ G-T2- G-T2- G+

IGT(Tj)IGT(25 C)

0 0.5 1 1.5 2 2.5 30

10

20

30

40

50BT139

VT / V

IT / A

Tj = 125 CTj = 25 C

typ maxVo = 1.195 VRs = 0.018 Ohms

-50 0 50 100 1500

0.5

1

1.5

2

2.5

3TRIAC

Tj / C

IL(Tj)IL(25 C)

0.001

0.01

0.1

1

10BT139

tp / s

Zth j-mb (K/W)

10us 0.1ms 1ms 10ms 0.1s 1s 10s

tpP

t

D

unidirectional

bidirectional

-50 0 50 100 1500

0.5

1

1.5

2

2.5

3TRIAC

Tj / C

IH(Tj)IH(25C)

0 50 100 1501

10

100

1000

Tj / C

9.3

dV/dt (V/us)

5.6

dIcom/dt =20 A/ms 16

off-state dV/dt limit

BT139 SERIES

BT139...F SERIES

12 7.2

BT139...G SERIES



Triacs BT139 series

MECHANICAL DATA

Dimensions in mm

Net Mass: 2 g

Fig.13. TO220AB; pin 2 connected to mounting base.

Notes1. Refer to mounting instructions for TO220 envelopes.2. Epoxy meets UL94 V0 at 1/8".

10,3max

3,7

2,8

3,03,0 maxnot tinned

1,3max(2x)

1 2 3

2,40,6

4,5max

5,9min

15,8max

1,3

2,54 2,54

0,9 max (3x)

13,5min



Triacs BT139 series

DEFINITIONS

Data sheet status

Objective specification This data sheet contains target or goal specifications for product development.

Preliminary specification This data sheet contains preliminary data; supplementary data may be published later.

Product specification This data sheet contains final product specifications.

Limiting values

Limiting values are given in accordance with the Absolute Maximum Rating System (IEC 134). Stress above oneor more of the limiting values may cause permanent damage to the device. These are stress ratings only andoperation of the device at these or at any other conditions above those given in the Characteristics sections ofthis specification is not implied. Exposure to limiting values for extended periods may affect device reliability.

Application information

Where application information is given, it is advisory and does not form part of the specification.

Philips Electronics N.V. 1997

All rights are reserved. Reproduction in whole or in part is prohibited without the prior written consent of thecopyright owner.

The information presented in this document does not form part of any quotation or contract, it is believed to beaccurate and reliable and may be changed without notice. No liability will be accepted by the publisher for anyconsequence of its use. Publication thereof does not convey nor imply any license under patent or otherindustrial or intellectual property rights.

LIFE SUPPORT APPLICATIONSThese products are not designed for use in life support appliances, devices or systems where malfunction of theseproducts can be reasonably expected to result in personal injury. Philips customers using or selling these productsfor use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resultingfrom such improper use or sale.


DescriptionThe 14.22 mm (0.56 inch) LEDdual digit seven segment displaysuse industry standard sizepackage and pinout. The device isavailable in either common anodeor common cathode. These grayface displays are suitable forindoor use.

Agilent HDSP-521A/523A14.22 mm (0.56 inch) Dual Digit GeneralPurpose Seven Segment DisplayData Sheet

Features• Industry standard size

• Industry standard pinout14.22 mm (0.56 inch)DIP lead on 2.54 mm

• AlGaAs Red color

• Excellent appearanceEvenly lighted segments graypackage gives optimum contrast± 50 ft. viewing angle

• Design flexibilityCommon anode right hand deci-mal point or commoncathode right hand decimal point

Applications

• Suitable for indoor use

• Not recommended for industrialapplication, i.e., operating tem-perature requirements exceeding+85˚C or below –25˚C[1]

• Extreme temperature cycling notrecommended

Note:1. For additional details, please contact your

local Agilent sales office or an authorizeddistributor.

Devices

AlGaAs Red DescriptionHDSP-521A Common Anode Right Hand DecimalHDSP-523A Common Cathode Right Hand Decimal

2

Part Numbering System

Notes:

1. For codes not listed in the figure above, please refer to the respective datasheet or contact your nearestAgilent representative for details.

2. Bin options refer to shippable bins for a part number. Color and Intensity Bins are typically restricted to 1bin per tube (exceptions may apply). Please refer to respective datasheet for specific bin limit information.

5082 -X X X X-X X X X XHDSP-X X X X-X X X X X

Mechanical Options[1]

00: No Mechanical Option

Color Bin Options[1,2]

0: No Color Bin Limitation

Maximum Intensity Bin[1,2]

0: No Maximum Intensity Bin Limitation

Minimum Intensity Bin[1,2]

0: No Minimum Intensity Bin Limitation

Device Configuration/Color[1]

A: AlGaAs Red

Device Specific Configuration[1]

Refer to Respective Datasheet

Package[1]

Refer to Respective Datasheet

3

Package Dimensions

18.60(0.73)

7.80(0.307)

10°

18

14.22(0.56)

DIGIT NO. 1 12.70(0.50)

25.00(0.98)

4.81(0.19)

6.150(0.242)

1017 16 15 14 13 12 11

1 92 3 4 5 6 7 8

15.24(0.60)

0.50(0.02)

6.86(0.27)

8.00(0.31)

DATE CODE

COLOR BINNING(NOTE 3)

2.54(0.10)

HD

SP

-XX

XX

YW

W

XZ

C

OO

4.27 ± 0.50(0.168 ± 0.020)

2.34(0.09)

TOP END VIEW

FRONT VIEW

SIDE VIEW

DIA.

ALL DIMENSIONS ARE IN MILLIMETERS (INCHES).

LUMINOUSINTENSITYCATEGORY

COUNTRY OF ORIGIN

0.0625(TYP.)

4

Internal Circuit Diagram

Absolute Maximum Ratings at TA = 25˚C

AlGaAs RedDescription HDSP-52xA UnitsPower Dissipation Segment 30 mWForward Current Segment 15[1] mAPeak Forward Current per Segment 80 mA(1/10 Duty Factor at 10 KHz)Operating Temperature Range –35 to +85 ˚CStorage Temperature Range –35 to +85 ˚CReverse Voltage per Segment or DP 5 VWavesoldering Temperature for 3 seconds 250 ˚C(at 2 mm Distance from the bodyz)

Note:1. Derate above 25˚C at 0.2 mA/˚C.

Intensity Bin Limits (mcd at 10 mA)

Bin AlGaAs RedName Min.[1] Max.[1]

J 3.201 5.050K 5.051 8.000L 8.001 12.650Note:1. Tolerance for each bin limit is ± 10%.

f

17 16 15 14 13 12 11 10

1 2 3 4 5 6 7 8 9

COMMON ANODE

e

g

d

a

b

c

DP

e d

c

DP

g

a

bf

18

f

17 16 15 14 13 12 11 10

1 2 3 4 5 6 7 8 9

COMMON CATHODE

e

g

d

a

b

c

DP

e d

c

DP

g

a

bf

18

COMMON ANODE COMMON CATHODE

PIN FUNCTION PIN

1 E CATHODE NO. 1

2 D CATHODE NO. 1

3 C CATHODE NO. 1

4 DP CATHODE NO. 1

5 E CATHODE NO. 2

6 D CATHODE NO. 2

7 G CATHODE NO. 2

8 C CATHODE NO. 2

9 DP CATHODE NO. 2

10 B CATHODE NO. 2

11 A CATHODE NO. 2

12 F CATHODE NO. 2

1

2

3

4

5

6

7

8

9

10

11

12

FUNCTION

13 DIGIT NO. 2 ANODE 13

14 DIGIT NO. 1 ANODE 14

15 B CATHODE NO. 1 15

16 A CATHODE NO. 1 16

17 G CATHODE NO. 1 17

18 F CATHODE NO. 1 18

E ANODE NO. 1

D ANODE NO. 1

C ANODE NO. 1

DP ANODE NO. 1

E ANODE NO. 2

D ANODE NO. 2

G ANODE NO. 2

C ANODE NO. 2

DP ANODE NO. 2

B ANODE NO. 2

A ANODE NO. 2

F ANODE NO. 2

DIGIT NO. 2 CATHODE

DIGIT NO. 1 CATHODE

B ANODE NO. 1

A ANODE NO. 1

G ANODE NO. 1

F ANODE NO. 1

5

Figure 1. Maximum allowable average or DCcurrent vs. ambient temperature.

Figure 2. Forward current vs. forward voltage.

Figure 3. Relative luminous intensity vs. DCforward current.

Figure 4. Relative efficiency (luminousintensity per unit current) vs. peak current.

AlGaAs Red

Electrical/Optical Characteristics at TA = 25˚CAlGaAs Red

DeviceHDSP- Parameter Symbol Min. Typ. Max. Units Test Conditions

Luminous Intensity/Segment IV 3.66 mcd IF = 5 mA3.201 6.500 mcd IF = 10 mA

Forward Voltage VF 1.85 2.00 V IF = 20 mAPeak Wavelength λPEAK 660 nmDominant Wavelength λd 643 nmReverse Voltage VR 5 V IR = 100 µA

521A523A

MA

XIM

UM

DC

CU

RR

EN

T P

ER

SE

GM

EN

T –

mA

00

TA – AMBIENT TEMPERATURE – °C

100

16

12

4

8

2

6

10

14

40 60 8020

I F –

FO

RW

AR

D C

UR

RE

NT

PE

R S

EG

ME

NT

– m

A

00

VF – FORWARD VOLTAGE – V

60

1.0 2.5

120

20

0.5 1.5

40

80

100

2.0

RE

LA

TIV

E L

UM

INO

US

INT

EN

SIT

Y(N

OR

MA

LIZ

ED

TO

1 A

T 1

0 m

A)

00

IF – FORWARD CURRENT PER SEGMENT – mA

2.5

1.5

0.5

20

2.0

1.0

105 15 25

RE

LA

TIV

E E

FF

ICIE

NC

Y(N

OR

MA

LIZ

ED

TO

1 A

T 1

0 m

A P

ER

SE

GM

EN

T)

00.8

IPEAK – PEAK FORWARD CURRENTPER SEGMENT – mA

4510 35 40 50

1.2

1.0

0.9

302520155

1.1

www.agilent.com/semiconduc-torsFor product information and a complete list ofdistributors, please go to our web site.

For technical assistance call:

Americas/Canada: +1 (800) 235-0312 or(916) 788-6763

Europe: +49 (0) 6441 92460

China: 10800 650 0017

Hong Kong: (+65) 6756 2394

India, Australia, New Zealand: (+65) 6755 1939

Japan: (+81 3) 3335-8152(Domestic/International), or 0120-61-1280(Domestic Only)

Korea: (+65) 6755 1989

Singapore, Malaysia, Vietnam, Thailand,Philippines, Indonesia: (+65) 6755 2044

Taiwan: (+65) 6755 1843

Data subject to change.Obsoletes 5980-2919ENJune 30, 20045988-2970EN


August 1986

Revised March 2000

DM

74LS

14 Hex In

verter with

Sch

mitt Trig

ger In

pu

ts

DM74LS14Hex Inverter with Schmitt Trigger Inputs

General DescriptionThis device contains six independent gates each of whichperforms the logic INVERT function. Each input has hyster-esis which increases the noise immunity and transforms aslowly changing input signal to a fast changing, jitter freeoutput.

Ordering Code:


Connection Diagram Function TableY = A






Input Output

A Y

L H

H L


DM

74L




Note 2: VCC = 5V.

Electrical Characteristicsover recommended operating free air temperature range (unless otherwise noted)




Supply Voltage 7V

Input Voltage 7V





VT+ Positive-Going Input Threshold Voltage (Note 2) 1.4 1.6 1.9 V

VT− Negative-Going Input Threshold Voltage (Note 2) 0.5 0.8 1 V

HYS Input Hysteresis (Note 2) 0.4 0.8 V





Max Units(Note 3)


VOH HIGH Level VCC = Min, IOH = Max2.7 3.4 V

Output Voltage VIL = Max

VOL LOW Level VCC = Min, IOL = Max0.35 0.5

Output Voltage VIH = Min V

VCC = Min, IOL = 4 mA 0.25 0.4

IT+ Input Current at VCC = 5V, VI = VT+ −0.14 mA

Positive-Going Threshold

IT− Input Current at VCC = 5V, VI = VT− −0.18 mA

Negative-Going Threshold





ICCH Supply Current with Outputs HIGH VCC = Max 8.6 16 mA

ICCL Supply Current with Outputs LOW VCC = Max 12 21 mA

RL = 2 kΩ


Min Max Min Max






DM

74LS




DM

74L




DM

74LS

14 Hex In

verter with

Sch

mitt Trig

ger In

pu

tsPhysical Dimensions inches (millimeters) unless otherwise noted (Continued)



LIFE SUPPORT POLICY






June 1986

Revised March 2000

DM

74LS

32 Qu

ad 2-In

pu

t OR

Gate

DM74LS32Quad 2-Input OR Gate

General DescriptionThis device contains four independent gates each of whichperforms the logic OR function.

Ordering Code:


Connection Diagram Function TableY = A + B






Inputs Output

A B Y

L L L

L H H

H L H

H H H


DM

74L




Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)




Supply Voltage 7V

Input Voltage 7V





VIH HIGH Level Input Voltage 2 V

VIL LOW Level Input Voltage 0.8 V





Max Units(Note 2)


VOH HIGH Level VCC = Min, IOH = Max2.7 3.4 V

Output Voltage VIH = Min

VOL LOW Level VCC = Min, IOL = Max0.35 0.5

Output Voltage VIL = Max V

IOL = 4 mA, VCC = Min 0.25 0.4





ICCH Supply Current with Outputs HIGH VCC = Max 3.1 6.2 mA

ICCL Supply Current with Outputs LOW VCC = Max 4.9 9.8 mA

RL = 2 kΩ


Min Max Min Max






DM

74LS




DM

74L




DM

74LS

32 Qu

ad 2-In

pu

t OR

Gate

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



LIFE SUPPORT POLICY





5-1

FAST AND LS TTL DATA

4-BIT MAGNITUDECOMPARATOR

The SN54/74LS85 is a 4-Bit Magnitude Camparator which compares two4-bit words (A, B), each word having four Parallel Inputs (A0–A3, B0–B3); A3,B3 being the most significant inputs. Operation is not restricted to binarycodes, the device will work with any monotonic code. Three Outputs areprovided: “A greater than B” (OA>B), “A less than B” (OA<B), “A equal to B”(OA=B). Three Expander Inputs, IA>B, IA<B, IA=B, allow cascading withoutexternal gates. For proper compare operation, the Expander Inputs to theleast significant position must be connected as follows: IA<B= IA>B = L, IA=B= H. For serial (ripple) expansion, the OA>B, OAB, IA<B, and IA=B Inputs of the next mostsignificant comparator, as shown in Figure 1. Refer to Applications section ofdata sheet for high speed method of comparing large words.

The Truth Table on the following page describes the operation of theSN54/74LS85 under all possible logic conditions. The upper 11 lines describethe normal operation under all conditions that will occur in a single device orin a series expansion scheme. The lower five lines describe the operationunder abnormal conditions on the cascading inputs. These conditions occurwhen the parallel expansion technique is used.

• Easily Expandable• Binary or BCD Comparison• OA>B, OA<B, and OA=B Outputs Available

CONNECTION DIAGRAM DIP (TOP VIEW)

NOTE:The Flatpak version has thesame pinouts (ConnectionDiagram) as the Dual In-LinePackage.

14 13 12 11 10 9

1 2 3 4 5 6 7

16 15

8

VCC

B3

A3 B2 A2 A1 A0B1 B0

IAB OA>B OA=B OABOA>BOA<BOA=B

Parallel InputsA = B Expander InputsA < B, A > B, Expander InputsA Greater Than B Output (Note b)B Greater Than A Output (Note b)A Equal to B Output (Note b)

1.5 U.L.1.5 U.L.0.5 U.L.10 U.L.10 U.L.10 U.L.

0.75 U.L.0.75 U.L.0.25 U.L.

5 (2.5) U.L.5 (2.5) U.L.5 (2.5) U.L.

NOTES:a) 1 TTL Unit Load (U.L.) = 40 µA HIGH/1.6 mA LOW.b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74)

Temperature Ranges.

SN54/74LS85

4-BIT MAGNITUDECOMPARATOR

LOW POWER SCHOTTKY

J SUFFIXCERAMIC

CASE 620-09

N SUFFIXPLASTIC

CASE 648-08

161

16

1


SN54LSXXJ CeramicSN74LSXXN PlasticSN74LSXXD SOIC

161

D SUFFIXSOIC

CASE 751B-03

LOGIC SYMBOL

VCC = PIN 16GND = PIN 8

10 12 13 15 9 11 14 1

423

576

A0 A1 A2 A3 B0 B1 B2 B3IA>BIA<BIA=B

OA>BOA<BOA=B

H = HIGH LevelL = LOW LevelX = IMMATERIAL

5-2


SN54/74LS85

LOGIC DIAGRAM

OA>B

OAB

A1B1

A0B0

(15)

(1)

(13)

(14)

(12)

(11)

(10)

(9)

(2)(3)(4)

TRUTH TABLE

COMPARING INPUTSCASCADING

INPUTS OUTPUTS

A3,B3 A2,B2 A1,B1 A0,B0 IA>B IAB OAB3 X X X X X X H L LA3<B3 X X X X X X L H LA3=B3 A2>B2 X X X X X H L LA3=B3 A2<B2 X X X X X L H LA3=B3 A2=B2 A1>B1 X X X X H L LA3=B3 A2=B2 A1<B1 X X X X L H LA3=B3 A2=B2 A1=B1 A0>B0 X X X H L LA3=B3 A2=B2 A1=B1 A0<B0 X X X L H LA3=B3 A2=B2 A1=B1 A0=B0 H L L H L LA3=B3 A2=B2 A1=B1 A0=B0 L H L L H LA3=B3 A2=B2 A1=B1 A0=B0 X X H L L HA3=B3 A2=B2 A1=B1 A0=B0 H H L L L LA3=B3 A2=B2 A1=B1 A0=B0 L L L H H L

GUARANTEED OPERATING RANGES

Symbol Parameter Min Typ Max Unit

VCC Supply Voltage 5474

4.54.75

5.05.0

5.55.25

V

TA Operating Ambient Temperature Range 5474

–550

2525

12570

°C

IOH Output Current — High 54, 74 –0.4 mA

IOL Output Current — Low 5474

4.08.0

mA

NOTE:The SN54/74LS85 can be used as a 5-bit comparatoronly when the outputs are used to drive the A0–A3 andB0–B3 inputs of another SN54/74LS85 as shown inFigure 2 in positions #1, 2, 3, and 4.

5-3


SN54/74LS85

Figure 1. Comparing Two n-Bit Words

L = LOW LEVELH = HIGH LEVEL

A0 A1 A2 A3 B0 B1 B2 B3

A0 A1 A2 A3 B0 B1 B2 B3 A0 A1 A2 A3 B0 B1 B2 B3L

L

H

IA > BIA < BIA = B

OA > BOA < BOA = B

IA > BIA < BIA = B

OA > BOA < BOA = B

A > B

A < B

A = BSN54/74LS85 SN54/74LS85

An3

An2

An1

An

Bn3

Bn2

Bn1

Bn

APPLICATIONS

Figure 2 shows a high speed method of comparing two 24-bit words with only two levels of device delay. With the techniqueshown in Figure 1, six levels of device delay result when comparing two 24-bit words. The parallel technique can be expandedto any number of bits, see Table 1.

Table 1

WORD LENGTH NUMBER OF PKGS.

1–4 Bits 15–24 Bits 2–6

25–120 Bits 8–31

MSB = MOST SIGNIFICANT BITLSB = LEAST SIGNIFICANT BITL = LOW LEVELH = HIGH LEVELNC = NO CONNECTION

A0 A1 A2 A3 B0 B1 B2 B3

A0 A1 A2 A3 B0 B1 B2 B3L

L

H

IA > BIA BOA BIA BOA BIA < BIA = B

OA > BOA < BOA = B

#4

NCL

A4B4


OA > BOA < BOA = B

#3

NCL

A9B9

A10 A11 B13B12B11B10A13A12


OA > BOA < BOA = B

#2

NCL

A14B14

A15 A16 B18B17B16B15A18A17

OUTPUTS


OA > BOA < BOA = B

#6

INPUTS

Figure 2. Comparison of Two 24-Bit Words

5-4


SN54/74LS85

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

S b l P

Limits

U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions

VIH Input HIGH Voltage 2.0 VGuaranteed Input HIGH Voltage forAll Inputs

VIL Input LOW Voltage54 0.7

VGuaranteed Input LOW Voltage for

VIL Input LOW Voltage74 0.8

Vp g

All Inputs

VIK Input Clamp Diode Voltage –0.65 –1.5 V VCC = MIN, IIN = –18 mA

V O HIGH V l54 2 5 3 5 V V MIN I MAX V V

VOH Output HIGH Voltage54 2.5 3.5 V VCC = MIN, IOH = MAX, VIN = VIHVOH Output HIGH Voltage74 2.7 3.5 V

CC , OH , IN IHor VIL per Truth Table

VOL Output LOW Voltage54, 74 0.25 0.4 V IOL = 4.0 mA VCC = VCC MIN,

VIN = VIL or VIHVOL Output LOW Voltage74 0.35 0.5 V IOL = 8.0 mA

VIN = VIL or VIHper Truth Table

IIH

Input HIGH CurrentA < B, A > BOther Inputs

2060

µA VCC = MAX, VIN = 2.7 V

IIHA < B, A > BOther Inputs

0.10.3 mA VCC = MAX, VIN = 7.0 V

IIL

Input LOW CurrentA < B, A > BOther Inputs

–0.4–1.2

mA VCC = MAX, VIN = 0.4 V

IOS Output Short Circuit Current (Note 1) –20 –100 mA VCC = MAX

ICC Power Supply Current 20 mA VCC = MAX

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (TA = 25°C, VCC = 5.0 V)

S b l P

Limits

U i T C di iSymbol Parameter Min Typ Max Unit Test Conditions

tPLHtPHL

Any A or B to A < B, A > B 2420

3630

ns

V 5 0 V

tPLHtPHL

Any A or B to A = B 2723

4545

ns

V 5 0 VtPLHtPHL

A B 1411

2217

ns VCC = 5.0 VCL = 15 pF

tPLHtPHL

A = B to A = B 1313

2026

ns

tPLHtPHL

A > B or A = B to A < B 1411

2217

ns

Figure 3 Figure 4

AC WAVEFORMS

VIN

VOUT

1.3 V

tPHL

1.3 V

1.3 V 1.3 V

tPLH

VIN

VOUT

1.3 V

tPHL

1.3 V

1.3 V 1.3 V

tPLH

Documents

PENGENDALI TEKANAN UAP PADA SISTEM PEMANAS AIR …