1

完全空乏型SOI-MOSFET

群馬大学

松田順一

2015年3月3日

2

項目

• 概要 – 用途、作製方法、メリット

• 完全空乏型nチャネルSOI‐MOSFET特性 – 閾値電圧（バックゲート効果、短チャネル効果含む）

– 電圧・電流特性（トランス・コンダクタンスと移動度、サブスレッシュ・ホールド・スロープ、キンク効果含む）

• 蓄積型pチャネルSOI‐MOSFET特性 – 閾値電圧

– 電圧・電流特性（サブスレッシュ・ホールド・スロープ含む）

• ボディ効果の統一的表現

（注）第60回 群馬大学アナログ集積回路研究会講演会（2007年3月26日）資料から抜粋

3

SOI基板の用途 • LSIへの応用（薄膜SOI）

– 高速化・低消費電力

• サーバ/PC用CPU、ゲーム機用チップ

• 時計用LSI

• 民生用（情報機器、家電製品、無線（RF）機器、自動車）

• パワーデバイスへの応用（厚膜SOI） – 高耐圧、耐熱性、耐ノイズ性、耐放射線性

• 宇宙産業、航空産業、軍関係、自動車

• 家電製品（エアコン、冷蔵庫、PDP）

• センサ（MEMS）への応用 – ピエゾ効果

• 高温用圧力センサ、加速度センサ、角速度センサ（自動車）

– ホール効果

• 高温用磁気センサ

– CMOS/ダイオード

• イメージセンサ/赤外線イメージセンサー

4

SOIのLSIへの応用例 • データプロセッシングCPU

– Power PC（IBM）、Optetron（AMD）

• ゲーム機用CPU

– PlayStation3「Cell」CPU、WiiTMCPU、XboxTM360CPU

• RFID（Radio Frequency Identification）チップ

– 日立μチップ0.15mm× 0.15mm、厚さ7.5μm

• 高速低消費電力SoC

– Silicon on thin BOX（日立）

• DRAM（Dynamic Random Access Memory）

– 浮遊ボディ型RAM：FBC（Floating Body Cell）（東芝）

– ZRAM（ゼロ・キャパシタRAM）（イノベイティブ・シリコン）

– 組込み型DRAM（eDRAM）（IBM）

BOX（埋め込み酸化膜）：薄膜化150 nm⇒10～25nm

5

SOI基板の作製方法

• SIMOX（Separation by IMplanted OXygen）

– 基本発明（１９７８）：泉（NTT)

• 酸素イオン注入

• Smart Cut（UNIBOND）

– 基本発明（１９９１）：Bluel（LETI）

• 水素イオン注入⇒ウエハ剥離

• ELTRAN（Epitaxial Layer TRANsfer）

– 基本発明（１９９１）：米原（キャノン）

• 陽極化成（多孔質Si）⇒ウォータジェット分離

6

薄膜SOI基板作製フロー

Smart Cut ELTRAN

Wafer A

Wafer B

Wafer A

Wafer B

Wafer A

H+ｲｵﾝ注入

酸化膜

SOI SOI

多孔質Si

（陽極化成）

酸化膜

ｴﾋﾟﾀｷｼｬﾙ層

Wafer A

Wafer A Wafer A

Wafer B

（再利用） （再利用） Wafer B

Wafer A

Wafer B

Wafer A

ｳｫｰﾀｼﾞｪｯﾄ 分離

剥離

7

薄膜SOI基板のメリット

項目 効果

1 素子分離構造工程簡略化 高集積化

2 寄生容量減少 高速化、低消費電力化

3 駆動能力向上 高速化

4 短チャネル効果低減 微細化

5 バックゲート効果低減 安定動作、アナログ対応

6 ｻﾌﾞｽﾚｯｼｭ・ﾎｰﾙﾄﾞ・ｽﾛｰﾌﾟ低減 低電圧動作対応

7 リーク電流減少 高温動作対応

8 耐ノイズ性の向上 アナログ・デジタル混載容易

9 耐放射線性の向上 耐環境応用

8

バルク/SOI-MOSFET断面

Si基板

埋め込み酸化膜

n+ n+ p+ p+p n

SOI

ゲート ゲート

ゲート

n+ n+ p+ p+

pウエル

ゲート

nウエル

p+n+

Si基板

素子分離酸化膜

バルク

SOI

9

nチャネルSOI‐MOSFET断面 ー完全空乏型ー

ゲート （フロントゲート）

ｿｰｽ（N ＋ ） Ｐ ﾄﾞﾚｲﾝ（N ＋ ）

埋め込み酸化膜

バックゲート（基板）

1oxt

2oxt

yx sit

DSV

1GV

2GV

10

SOI深さ方向の電位分布 電位

深さ x

1GV2GV

2GV

1s2s

2s

1x0

11

SOI層内の電位と電界

• ポアソンの式

• 境界条件

• SOI内の電位と電界

si

aqN

dx

Φd

2

2

si

sia

si

ss

si

a

s

si

sia

si

ss

si

a

tqN

t

ΦΦx

qNxE

ΦxtqN

t

ΦΦx

qNxΦ

2)(

22)(

12

1122

22

12

: Si/SiO

:0Si/SiO

ssi

s

Φtx

Φx

でのポテンシャル　界面・バック

でのポテンシャル界面・フロント

12

ゲート電圧と表面電位との関係

• ゲート電圧と表面電位との関係

• バックゲート電圧と表面電位との関係

siadeplsisisi

ox

invdepl

s

ox

sis

ox

si

ox

oxMSG

tqNQtC

C

QQ

ΦC

CΦ

C

C

C

QΦV

　　　　　　ここで、 ,

2

1

11

1

2

1

1

11

111

2

2

2

2

1

22

222

2

1

1ox

sdepl

s

ox

sis

ox

si

ox

oxMSG

C

QQ

ΦC

CΦ

C

C

C

QΦV

13

閾値電圧 ーバック界面：蓄積と反転ー

• バック界面が蓄積状態の場合

– 条件：

• バック界面が反転状態の場合

– 条件：

111

112,1

221

ox

depl

F

ox

si

ox

oxMSaccth

C

Q

C

C

C

QΦV

状態でも　　注：

　

ON

22

2,11

11

112,1

invthG

ox

depl

F

ox

oxMSinvth

VV

C

Q

C

QΦV

1112 for 2 ,0 ,0 GFsinvs VΦQΦ

2112 for 2 ,0 ,2 GFsinvFs VΦQΦ

14

バックゲート電圧 ーフロント界面：閾値ー

• ﾊﾞｯｸ界面が蓄積開始の場合のﾊﾞｯｸｹﾞｰﾄ電圧

– 条件：

• ﾊﾞｯｸ界面が反転開始の場合のﾊﾞｯｸｹﾞｰﾄ電圧

– 条件：

222

22,2

22

ox

depl

ox

siF

ox

oxMSaccG

C

Q

C

C

C

QΦV

22

22,2

22

ox

depl

F

ox

oxMSinvG

C

Q

C

QΦV

2221 for 0 ,0 ,2 GssFs VQΦΦ

2221 for 0,2,2 GsFsFs VQΦΦ

15

閾値電圧 ーバック界面：空乏（弱反転含む）ー

•

– 条件：

invGGaccGG VVVV ,22,22

accGG

oxsiox

oxsiaccthdeplth VV

CCC

CCVV ,22

21

22,12,1

21211 and for 0,0,2 GGsinvFs VVQQΦ

16

閾値電圧の式の注意事項

• 閾値電圧の式は、Siの厚みに対して反転層と蓄積層が薄い場合に成立つ。

• 反転層と蓄積層がSiの厚みに対し相対的に厚い場合、実効的なSiの厚みを求めるため、Siの厚みから反転層と蓄積層の厚みを差し引く必要がある。

• Siの厚みが非常に薄い（<10nm）場合、フロント反転層とバック蓄積層とで干渉あり。

– 移動度の低下、反転層と蓄積層間でのトンネル現象

17

ID－VG特性のバックゲート電圧依存性

バックチャネル

⇒A:反転、B:空乏、C:蓄積

閾値電圧一定

B:閾値電圧はバックゲート電圧に対し線型シフト

a:フロントゲート電圧がバックゲート閾値電圧を低下させる

（フロントゲート電圧の上昇⇒Si層内の電位の最低個所を押し下げる）

By J. P. Colinge

18

バックゲート効果 ー閾値電圧のバックゲート電圧依存性ー

• 完全空乏型SOI‐MOSFET：

– 線型変化し、不純物密度の依存無

• バルクMOSFET

– 非線形変化し、不純物密度の依存有

21

2

2

2,1

oxsiox

oxsi

G

deplth

CCC

CC

dV

dV

で微分を 22,1 Gdeplth VV

2

,22

220

ox

asi

bulk

BF

bulk

B

th

FBFbulkthth

C

qN

VdV

dV

VVV

　

19

ﾊﾞｯｸｹﾞｰﾄ電圧による閾値電圧の変化 02 sΦ

FsΦ 22

一定

一定

線型変化

実際には、表面電位がﾊﾞｯｸ界面（蓄積）と

ﾊﾞｯｸ界面（反転）で一定でなく、数kT/q変化する。

閾値電圧

バックゲート電圧

完全空乏

バック界面（蓄積）

バック界面（反転）

By J. P. Colinge

20

バックゲート効果の比較 ーバルクｖｓ．SOIー

ﾄﾗﾝｽﾌｧｰｹﾞｰﾄﾄﾗﾝｼﾞｽﾀの駆動能力：SOI＞BULK

（完全空乏型）

閾値電圧（

V）

バックゲート電圧（V） By J. P. Colinge

21

バックゲート効果の特徴 ー完全空乏型SOI基板のMOSFETー

• バックゲート効果は、ドーピング密度に無関係である。

• バックゲート効果は、 tox2の増大と共に減少する。

– tox2が非常に大きい場合（Cox2≒0）

• 基板Siもバックゲート電圧により、蓄積、空乏、反転と変化するが、閾値電圧への影響は少ない。

– 埋め込み酸化膜厚≫フロントゲート酸化膜厚 の場合

⇒ 閾値電圧のバックゲート電圧依存性無視

⇒ 閾値電圧のバックゲート電圧依存性無視

22

短チャネル効果 ーバルクとSOIとの比較ー

S D S D

S D S D

バルク

SOI 埋め込み酸化膜 埋め込み酸化膜

1dQ

1dQ1dQ

1dQ

23

短チャネル効果導出の考え方

ー完全空乏型SOI-MOSFETー

G

S Dmaxdx1x

DdDdSd Sd

DDdSSd

max

1

max

1 ,d

DDD

d

SSSx

xdd

x

xdd 　

電位の最小箇所:1x

L

24

短ﾁｬﾈﾙ効果を考慮した閾値電圧

• 実効空乏層電荷

• 閾値電圧

）（

比）（台形と長方形の面積　

max11

1

1

, 2

1

2

1

dadeplDS

depl

DDSS

depldl

xxxqNQL

ddQ

Lx

xLddL

QQ

dldeplaccGaccthdeplth QQVVV ）：（ ,22,12,1 ,

25

短チャネル効果の例 ーバルクとSOI との比較ー

(tsi=100nm)

実効チャネル長（μm）

閾値電圧（V）

By J. P. Colinge

26

電流式の分離 ーバック界面状態ー

N+(ｿｰｽ)

N+(ﾄﾞﾚｲﾝ)

N+

(ｿｰｽ)

N+

(ﾄﾞﾚｲﾝ)空乏層 N+

(ｿｰｽ)

N+(ﾄﾞﾚｲﾝ)

N+(ｿｰｽ)

N+(ﾄﾞﾚｲﾝ)

N+(ｿｰｽ)

N+(ﾄﾞﾚｲﾝ)

DS+DD

AS+AD

AS+DD

IS+ID

IS+DD 蓄積層

蓄積層

反転層

反転層

（A）

（B）

（C）

（D）

（E）

（A）、（B）、（C）の状態

の電流式を導出

27

I-V特性（完全空乏型）

• nチャネルSOI-MOSFETのドレイン電流

– グラジュアルチャネル近似

2

2

2

1

22

222

2

22

22

1

2

1

1

11

11111

11

1

2

2

1

)(

2)()(

)(

2)()(1)(

)(

)()(

ox

s

ox

depl

s

ox

si

ox

oxMSG

siox

oxs

Gs

ox

depl

s

ox

sis

ox

si

ox

oxMSGoxinv

Ginv

s

V

invnD

C

yQ

C

QyΦ

C

C

C

QΦV

CC

CyΦ

VyΦ

C

QyΦ

C

CyΦ

C

C

C

QΦVCyQ

VyQ

ydΦyQL

WI

DSF

F

　

る。の式から以下で表されは、ここで、

　

なる。の式から以下の如くには、反転層電荷

　　　　　　

28

I-V特性（B：AS＋AD）：線型領域

• 電流式：

DS

ox

siaccGaccG

ox

depl

ox

siF

ox

oxMSaccth

DS

ox

siDSaccthGoxn

s

V

invnaccD

VC

CVLV

C

Q

C

C

C

QΦV

VC

CVVVC

L

W

ydΦyQL

WI

DSF

F

2

,2,2

111

112,1

2

1

2,111

1

2

2

12,

)(

212

12

1

)()(

　　　

　　　

　但し、　

　　　　

　

0 ),( 2,22 saccGG ΦLVV

)(0 ,0)( ,2)( ,22221 LVVQLΦVLΦ accGGssDSFs の場合、

29

I-V特性（B:AS＋AD）：飽和領域

• 飽和電圧：

• 飽和電流

1

2,11

2,

1ox

si

accthG

accDsat

C

C

VVV

22,11

1

12,

12

1accthG

ox

si

oxnaccDsat VV

C

C

C

L

WI

02,

2, accDsatDS VVDSaccD dVdI

30

I-V特性（A:DS+DD）:線型領域

• 電流式： 0)( , 2,22,2 yQVVV sinvGGaccG

accGG

oxsiox

oxsiaccthdeplth

DS

oxsiox

oxsiDSdeplthGoxn

s

V

invndeplD

VVCCC

CCVV

VCCC

CCVVVC

L

W

ydΦyQL

WI

DSF

F

,22

21

22,12,1

2

21

22,111

1

2

2

12,

12

1

)()(

　　

但し、

　　　　

　

31

I-V特性（A:DS+DD）:飽和領域

• 飽和電圧：

• 飽和電流

21

2

2,11

2,

1oxsiox

oxsi

deplthG

deplDsat

CCC

CC

VVV

22,11

21

2

12,

12

1deplthG

oxsiox

oxsi

oxndeplDsat VV

CCC

CC

C

L

WI

02,

2, deplDsatDS VVDSdeplD dVdI

32

I-V特性（C:AS+DD）:線型領域

• バック界面での蓄積領域：

• 電流式

2

2,22

21

22,2

21

2

2

21

22,111,

2

1

12

1

GaccG

si

ox

sioxox

sioxDSGaccG

sioxox

siox

DS

sioxox

sioxDSaccthGoxnDDASD

VVC

C

CCC

CCVVV

CCC

CC

VCCC

CCVVVC

L

WI

　　　　　　

2,22

1

12

122

1

2

)(

11

)(

2

1,

2)(

for 0)( :

for 0)(,0)( : 0

)()()()(

1

1

GaccG

si

oxFts

invst

invsst

s

V

yΦ

invs

yΦ

invnDDASD

VVC

CyΦ

QyQLyy

QyQyΦyy

ydΦyQydΦyQL

WI

DSF

ts

ts

F

　　

tyy 0

33

I-V特性（C:AS+DD）:飽和領域

• 飽和電圧：

• 飽和電流

sioxox

siox

GaccG

sioxox

sioxaccthG

DSASDsat

CCC

CC

VVCCC

CCVV

V

21

2

2,2

21

22,11

,

1

2

2,2

2

2

1

1

2

2

2,22,11

21

2

2

2,11

21

2

1,

2

12

1

GaccG

sioxox

sioxox

GaccGaccthG

sioxox

siox

accthG

sioxox

siox

oxnDSASDsat

VVCCC

CCC

VVVVCCC

CC

VV

CCC

CC

C

L

WI

　　　　　　　

　　　　　　　

0,

,

DSASDsatDS VVDSDDASD dVdI

34

飽和電流の一般形

• A（DS+DD）とB（AS+AD）との場合

• C（AS＋DD）の場合

• バルクトランジスタの場合

sioxox

siox

ox

si

thGoxn

Dsat

CCC

CC

C

C

VVL

CWI

21

2

1

2

11

DDDS, ADAS

12

　　　

（複雑）の場合ほぼ同等な表現と： DDDSADAS DsatI

：空乏層容量＝　max

,d

siD

ox

D

xC

C

C

35

飽和電流比較（バルクｖｓ.SOI) • IDsat fully depleted SOI>IDsat bulk> IDsat back accum SOI

– (αfully depleted SOI<αbulk<αback accum SOI)

SOI：20～30％ｱｯﾌﾟ

By J.C. Sturm and K. Tokunaga (Princeton Univ.)

36

トランス・コンダクタンス

• トランス・コンダクタンス

– バック界面が蓄積状態にある場合

– バック界面が空乏状態にある場合

thG

oxn

G

Dsatm VV

L

CW

dV

dIg

1

1

1 1

12,12, ,, oxsiaccththaccDsatDsat CCVVII 　　

sioxox

sioxdeplththdeplDsatDsat

CCC

CCVVII

21

22,12, ,, 　　

gm fully depleted SOI> gm bulk> gm back accum SOI

(αfully depleted SOI<αbulk<αback accum SOI)

37

電圧利得

• 最大の電圧利得

• 弱反転領域でのgm/ID

• 強反転領域（飽和）でのgm/ID

gm/ID fully depleted SOI> gm/ ID bulk> gm/ ID back accum SOI

(αfully depleted SOI<αbulk<αback accum SOI)

D

oxn

D

oxn

thGD

m

LnI

CW

IL

CW

VVI

g 11

1

2

1

22

アーリー電圧　 : ,1

AA

D

m

D

m

inD

D

in

out VVI

g

g

g

Vg

I

V

V

kT

q

nkT

q

dVI

dI

I

g

GD

D

D

m

1

38

飽和領域でのgm/ID比較

VD=2.5V

By D. Frandre, L.F. Ferreira, P. G. A. Jespers, and J.-P. Colinge

39

移動度の比較:VDS≒0の場合

• バック界面:反転に近い空乏状態

– ΦS1-ΦS2≒0

– ES1,SOI≒(qNatsi)/(2εsi)

– |ES1,SOI|<|ES,BULK| ∵ ES,BULK =(qNaxdmax)/(2εsi), tsi<xdmax

– μS1,SOI> μS,BULK

• バック界面:充分な空乏状態

– ES1,SOI≒(qNax1)/(2εsi), x1:電位の最低点

– |ES1,SOI|<|ES,BULK| ∵ x1<tsi< xdmax

– μS1,SOI> μS,BULK

• バック界面:蓄積状態

– ΦS1-ΦS2≒2ΦF

– |ES1,SOI|>|ES,BULK|

– μS1,SOI< μS,BULK

si

sia

si

sss

tqN

t

yΦyΦyE

2

)()()( 21

1

40

電界分布比較 ーバルクvs.FD SOIー

・基板濃度同じ⇒傾き同じ

・フロント界面での電界：Bulk>Thin FD SOI

-E -E

xdmax x1 tsi

バルク FD SOI

Si内の深さ Si内の深さ

41

サブスレッシュホールドスロープ ー部分空乏型ー

• 界面準位を無視できる場合

• 界面準位がある場合

ox

itD

C

CC

q

kTS 110ln

ox

D

C

C

q

kTS 110ln

42

サブスレッシュホールドスロープ ー完全空乏型ー

• 界面準位を無視できる場合

• 界面準位を考慮した場合

sioxox

siox

CCC

CC

q

kTS

21

2110ln

22

2

21

11

1

1

110ln

ox

si

ox

it

ox

si

ox

si

ox

si

ox

it

C

C

C

C

C

C

C

C

C

C

C

C

q

kTS

43

ID-VG比較（部分空乏vs.完全空乏）

n-channel device

By J. P. Colinge

100nm-thin film

200nm-thick film

44

ｻﾌﾞｽﾚｯｼｭﾎｰﾙﾄﾞｽﾛｰﾌﾟのSi厚み依存性

110lnq

kTS

S fully depleted SOI< S bulk< S back accum SOI

(αfully depleted SOI<αbulk<αback accum SOI)

By J. P. Colinge

45

Kink効果 -nチャネル SOI-MOSFET-

ドレイン電圧

ドレイン電流

kink

46

Kink効果の解釈１

• 部分空乏型

– ドレイン電圧増大⇒インパクトイオン化（n-ch>p-ch） • 電子⇒ドレイン

• 正孔⇒フローティングボディー（低電位⇒電位増大） – ソースとフローティングボディー間が順方向バイアス

» 閾値電圧の低下⇒ドレイン電流の増大（Kink効果）

» 少数キャリア寿命大⇒Kink効果大

• 完全空乏型

– ドレイン電圧増大

⇒インパクトイオン化（完全空乏型＜部分空乏型） • 電子⇒ドレイン

• 正孔⇒ソース接合近辺（低電位領域）

– 完全空乏によりソースとボディー間が順方向バイアス(低バリアー）

– 正孔はソース内で再結合⇒ボディー電位の上昇なし（ Kink効果フリー）

– 但し、バック界面が蓄積型の場合、kink効果は発生する。

47

Kink効果（部分空乏と完全空乏での電位分布比較）

PD FD

FD（完全空乏） PD（部分空乏）

Before

Kink

After Kink

200mV/step

Na=8×1016cm-3 Na=8×1016cm-3

By J. P. Colinge

48

pチャネルSOI‐MOSFET断面図 ー蓄積型ー

ゲート

ｿｰｽ（P＋） P ﾄﾞﾚｲﾝ（P＋）

埋め込み酸化膜

バックゲート（基板）

1oxt

2oxt

yx sit

DSV

1GV

2GV

49

閾値電圧 ー蓄積型ｐチャネルSOI‐MOSFETー

• 閾値電圧： （フロント界面：蓄積開始）

– N+ポリSiゲート、ｐ基板

• ゲート電圧：０（OFFの状態）

– フロント界面：正 ⇒ 基板内完全空乏化

• ゲート電圧：負（ONの状態）

– 基板内と表面蓄積層をキャリア（正孔）が伝導

0s1 Φ

i

ag

MSfb

ox

oxMSaccth

n

N

q

kTEΦV

C

QΦV ln

2 , 11

1

11,

50

電流通路（断面） ー蓄積型pチャネルSOI‐MOSFETー

P+ P+空乏層P+ P+空乏層P+ P+空乏層P+(ｿｰｽ)

P+(ﾄﾞﾚｲﾝ)

P+(ｿｰｽ)

P+(ﾄﾞﾚｲﾝ)

P+

(ｿｰｽ)

P+

(ﾄﾞﾚｲﾝ)空乏層

P+(ｿｰｽ)

P+(ﾄﾞﾚｲﾝ)

P+(ｿｰｽ)

P+(ﾄﾞﾚｲﾝ)

P+(ｿｰｽ)

P+(ﾄﾞﾚｲﾝ)Ibulk Ibulk

Ibulk

Iacc

Iacc

Iacc

Ibulk

Ibulk

（A）

'

11 deplfbG VVV

（F）

（E）

（D）

（C）

（B）

'

11

'

11 & 0 deplDSfbGdeplfbG VVVVVVV

'

1111 0 & 0 deplDSfbGfbG VVVVVV

'

11

'

11 0 & 0 deplDSfbGdeplfbG VVVVVVV

0 & 0 1111 DSfbGfbG VVVVV

'

1111 & 0 deplDSfbGfbG VVVVVV

211

' ),( ,: dsieffdepldeplfbGdepleffdepl xttxVVVVtV の時の空乏層幅が

xd2 tsi

51

蓄積チャネル電流

• 蓄積電荷

• 蓄積チャネル電流：線型領域

• 蓄積チャネル電流：飽和領域

111 )()( oxfbGacc CyVVVyQ

110

2

111

00

1

2

1

)(

fbGss

DSDSfbGoxs

acc

V

accs

L

acc

VV

VVVVL

CWI

dVyQWdyIDS

　但し、

　

）（ 11 fbGDS VVV

211

1

2fbG

oxsacc VV

L

CWI

）（ 11 fbGDS VVV

Iacc：ｿｰｽ⇒ﾄﾞﾚｲﾝ（正）

52

ボディ電流（A）, （E）

• ボディ電流

dV

qN

yVVV

CCt

qNL

WdVxtqN

L

WI

a

fbGsi

ox

si

ox

sieff

abdeffabbody

)(2 11

2

1

2

1

1

　　

　

2dsieff xtt

）レインのフロント界面蓄積状態（ソース～ド　　　　

）（　　　

の場合かつ）（

完全空乏状態　　　　

　　　

の場合）（

0

00E

0

A

1

1111

'

11

dDSeff

DSfbGfbG

deplfbG

xVt

VVVVV

VVV

53

ボディ電流（D）

フ形成無し　　　　　・ピンチオ

界面蓄積層無し　　　　　・フロント

ボディーチャネル形成　　　　　

　　　　　　　　　　

　　　　

　　

の場合かつ）　（

2

3

11

2

1

2

2

3

11

2

1

2

1

01

'

11

'

11

2

3

2

3

00D

a

fbGsi

ox

si

si

a

a

DSfbGsi

ox

si

si

aDS

ox

sieff

V

deffab

body

deplDSfbGdeplfbG

qN

VV

C

qN

qN

VVV

C

qNV

Ct

dVxtL

qNWI

VVVVVVV

DS

54

ボディ電流（B）

形成有り　　　　・ピンチオフ

面蓄積層無し　　　　・フロント界

ボディーチャネル形成　　　　

　　　　　　　　　　　

　　　

　　

の場合かつ）　（

2

3

11

2

1

2

2

3'

2

1

2

'

11

1

01

'

11

'

11

2

3

2

3

0B

'11

a

fbGsi

ox

si

si

a

a

deplsi

ox

si

si

adeplfbG

ox

sieff

VVV

deffab

body

deplDSfbGdeplfbG

qN

VV

C

qN

qN

V

C

qNVVV

Ct

dVxtL

qNWI

VVVVVVV

deplfbG

55

ボディ電流（C）

形成無し　　　　・ピンチオフ

で空乏層形成有り　　　　・ドレイン端

りロント界面で蓄積層有　　　　・ソース端フ

ボディーチャネル形成　　　　

　　　　　　　

　　　

　　

の場合かつ）（

3

1

2

3

112

1

2

11

1

11

01

'

1111

3

2

3

00C

11

11

ox

si

si

aDSfbG

a

si

ox

si

si

a

fbGDS

ox

siefffbGeff

VV

eff

V

VVdeff

abbody

deplDSfbGfbG

C

qNVVV

qNC

qN

VVVC

tVVt

dVtdVxtL

qNWI

VVVVVV

fbGDS

fbG

56

ボディ電流（F）

フ形成有り　　　　　・ピンチオ

有りフロント界面で蓄積層　　　　　・ソース端

ボディーチャネル形成　　　　　

　　　　　　　　

　　　　

　

の場合かつ）（

3

1

2

3'

2

1

2

'

1

11

01

'

1111

3

2

3

0F

11'

11

11

ox

si

si

a

a

deplsi

ox

si

si

a

depl

ox

siefffbGeff

VV

eff

VVV

VVdeff

abbody

deplDSfbGfbG

C

qN

qN

V

C

qN

VC

tVVt

dVtdVxtL

qNWI

VVVVVV

fbGdeplfbG

fbG

57

全電流

bodyaccDS III

フロントチャネル

蓄積電流

ボディ電流

バックチャネル

蓄積電流

By J. P. Colinge

58

蓄積型pチャネルSOI MOSFET I-V特性（バックバイアス２種類）

１．蓄積型pチャネルSOI MOSFET ⇒通常負のバックバイアス印加：ボディ電流増大

⇒ボディ電流による高移動度（蓄積型の場合）

２．蓄積型nチャネルSOI MOSFETにも適用可能 ⇒ゲートがp+またはn+でも可能（但し、n+の場合、負の閾値電圧）

tsi=100nm, Na=4×1016cm-3

By J. P. Colinge

59

サブスレッシュホールドスロープ ー蓄積型ｐチャネルSOI-MOSFETー

22

2

21

11

1

21

112

22

2

21

11

1

21

1

1

1)10ln(

,,

1

1

,,ln

)10ln(

ox

si

ox

it

ox

si

ox

si

ox

si

ox

it

sisssi

sss

ox

si

ox

it

ox

si

ox

si

ox

si

ox

it

sssi

s

C

C

C

C

C

C

C

C

C

C

C

C

q

kTS

StFΦΦtF

ΦΦΦ

C

C

C

C

C

C

C

C

C

C

C

C

ΦΦtFdΦ

d

kT

qS

　　

は以下となる。となり、したがって、

数となる。に弱く起因し、ほぼ定はたいていの場合、

　

60

Sのバックゲート電圧依存性

（ｴﾝﾊﾝｽﾒﾝﾄｎﾁｬﾈﾙ）

（蓄積型ｐﾁｬﾈﾙ）

ﾌﾛﾝﾄ表面反転電流

ﾊﾞｯｸ反転電流

ﾌﾛﾝﾄﾎﾞﾃﾞｨ電流

ﾊﾞｯｸﾎﾞﾃﾞｨ電流

1)10ln(q

kTS

21

2

oxsiox

oxsi

CCC

CC

1

12

oxsi

oxsiox

CC

CCC

By F. Van de Wiele and P. Paelinck

61

ボディ効果の統一的表現 ーｻﾌﾞｽﾚｯｼｭﾎｰﾙﾄﾞｽﾛｰﾌﾟー

• 弱反転領域の電流

• サブスレッシュホールドスロープ

チャネル間容量ゲート

グランド間容量チャネル

:

:

11 ,exp

CHG

GNDCH

CHG

GNDCHGSDS

C

C

C

Cn

nkT

qVI

q

nkTS 10ln

n:body factor coefficient

62

カップリングを表す容量モデル ーバルクMOSFET－

• A：バルクMOSFET（強反転）

• B：バルクMOSFET（弱反転）

depldsiGNDCH

oxCHG

CxC

CC

max

　

depldsiGNDCH

oxCHG

CxC

CC

　

oxC

channel:1s

deplC

gV

A, B

63

カップリングを表す容量モデル ー完全空乏型SOI‐MOSFET－

• C:完全空乏型SOI-MOSFET （バック蓄積）

• D:完全空乏型SOI-MOSFET（バック空乏）

• E:完全空乏型SOI-MOSFET（バック反転）

1oxC

channel:1s

gV

221, oxsioxsiGNDCHoxCHG CCCCCCC 　

sisisiGNDCHoxCHG CtCCC ,1 　

　　 211 , oxGNDCHoxsioxsiCHG CCCCCCC

siC

2s

C D E

1oxCchannel:1s

gV

siC

2s

2oxC

1oxC

1s

gV

siCchannel:2s

2oxC

64

カップリングを表す容量モデル ー蓄積型SOI‐MOSFET－

• F:蓄積型SOI‐MOSFET（弱反転）

最小電位の深さ　　　

　　　

　　　

　　

　　

:min

min2

min1

2222

1111

x

xtC

xC

CCCCC

CCCCC

sisisi

sisi

oxsioxsiGNDCH

oxsioxsiCHG

1oxC

1s

gV

1siCchannel:min

2oxC

2siC

2s

F