ЭВМ И ПЕРИФЕРИЙНЫЕ УСТРОЙСТВАvt.samgtu.ru/attachments/article/47/Метод Указания к Лаб. раб... · 2 Печатается по решению

Кафедра "Вычислительная техника"

ЭВМ И ПЕРИФЕРИЙНЫЕ

УСТРОЙСТВА

Методические указания к лабораторным работам

Направления 230100 – Информатика и вычислительная техника

231000 – Программная инженерия

Самара

Самарский государственный технический университет

2013

МИНОБРНАУКИ РФ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ

УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ

«САМАРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

2

Печатается по решению методического совета факультета автоматики и

информационных технологий СамГТУ

УДК 681.324

ББК 32.973.2я7

ЭВМ и периферийные устройства: методические указания по лабора-

торным работам/Составители: С.П. Орлов, Н.В. Ефимушкина, В.П. Золотов,

С.А. Федосов. – Самара: Самар. гос.техн. ун-т, 2013.

Описана методика выполнения комплекса лабораторных работ по изуче-

нию центральных и периферийных устройств компьютеров в рамках дисцип-

лины «ЭВМ и периферийные устройства» ФГОС-3. Лабораторные работы по-

строены на базе имитационных программных моделей. Приведен порядок вы-

полнения работ и подготовки отчетов.

Методические указания предназначены для студентов, обучающихся по

программе бакалавриата по направлениям 230100 – Информатика и вычисли-

тельная техника и 231000 –Программная инженерия.

Рецензент д.т.н., профессор Мелентьев В.С.

УДК 681.324

ББК 32.973.2я7

С.П.Орлов, Н.В.Ефимушкина,

В.П.Золотов, С.А.Федосов,

составление, 2013

Самарский государственный

технический университет, 2013

3

ВВЕДЕНИЕ

Методические указания к лабораторным работам предназначены

для изучения периферийных устройств и принципов работы главных

функциональных устройств ЭВМ: конвейерных АЛУ, устройств памяти

и процессоров в целом. В основе лабораторных работ лежит имитаци-

онное моделирование работы устройств с помощью моделирующих

программ, разработанных на кафедре вычислительной техники в период

с 2007 по 2012 годы [1,2,3,9].

Дисциплина «ЭВМ и периферийные устройства» рассчитана на

два семестра, в связи с этим лабораторный практикум разбит на две

части. Часть 1 содержит четыре лабораторные работы по периферий-

ным устройствам, а часть 2 - восемь лабораторных работ по цен-

тральным устройствам ЭВМ.

ЧАСТЬ 1 ПЕРИФЕРИЙНЫЕ УСТРОЙСТВА

Лабораторная работа № 1

ИССЛЕДОВАНИЕ СТРУКТУРЫ И ПАРАМЕТРОВ

ПЕРСОНАЛЬНОГО КОМПЬЮТЕРА

Цель работы: изучение структуры и основных параметров персо-

нального компьютера и его устройств, исследование их влияния на вы-

числительный процесс в компьютере.

КРАТКАЯ ТЕОРИЯ

Современный персональный компьютер представляет собой слож-

ную систему, в которую входят различные подсистемы: процессор, кэш-

память и оперативная память (ОП), видеоадаптеры, жесткие диски, ин-

терфейсы связи с периферийными устройствами и др. Типовая структу-

4

ра персонального компьютера приведена на рисунке 1.1 [3]. Основой

построения системы является набор - чипсет (chipset) из трех специаль-

ных микросхем [11].

Северный мост – это микросхема чипсета, которая управляет обме-

ном данных между ОП и кэш-памятью, а также между процессором и

графической подсистемой (видеокарты и монитор). Связь осуществля-

ется через параллельную системную шину FSB (Front Side Bus). В по-

следних моделях современных процессоров шину FSB заменили высо-

коскоростные последовательные шины QPI и HyperTransport.

Микросхема южного моста чипсета содержит набор контроллеров,

управляющих обменом данными с устройствами ввода-вывода и внеш-

ними запоминающими устройствами, такими, как жесткие магнитные

диски и оптические диски. Третья микросхема чипсета Firmware Hub

содержит базовую систему ввода-вывода BIOS.

Для исследования параметров устройств персонального компьюте-

ра и изучения вычислительного процесса в нем в лабораторной работе

используются программы мониторинга CPU-Z, EVEREST Home Edition

и PC Wizard. Они позволяют получить подробные сведения практиче-

ски обо всех устройствах персонального компьютера и следить за за-

грузкой процессора и других систем. Главные окна этих программ

представлены на рис. 1.2 – 1.4.

Лабораторная работа рассчитана на исследование структуры и па-

раметров персонального компьютера с многоядерным процессором.

Эффективная производительность процессора будет реализована в том

случае, если все его ядра будут загружены равномерно и близко к мак-

симальному значению.

5

Процессор

Северный

мост

Northbridge

Монитор

Видеокарты

Южный мост

Southbridge

Audio

Интерфейсы ВЗУ

Жесткие

диски

USB - устройства

Сетевая карта

10/100/1000

Firmware Hub

BIOS

FSB

PCI-Express

SPI

DMI

DVI, HDMI

Оперативная

память

LAN

Оптические

диски

Кэш-память

Р и с. 1.1. Структура персонального компьютера

DVI, HDMI – интерфейсы для подключения монитора; FSB – системная шина;

PSI-Express – высокоскоростной последовательный интерфейс; ВЗУ – внешние

запоминающие устройства; SPI – интерфейс подключения BIOS,

LAN – локальная вычислительная сеть

6

Р и с. 1.2. Окно программы CPU-Z с параметрами исследуемого процес-

сора

Одним из главных показателей является частота процессора, ко-

торая для современных моделей лежит в диапазоне 1GHz – 3 GHz

(1000 MHz – 3000 MHz).

7

Р и с. 1.3. Главное окно программы PC Wizard

8

Р и с. 1.4. Главное окно программы EVEREST Home Edition

Методика выполнения работы

1. Запустите программу EVEREST Home Edition или PC Wizard

(по заданию преподавателя).

2. Выбирая подсистемы компьютера в меню программы, получи-

те информацию о процессоре ПК, оперативной памяти и кэш-памяти,

чипсете системы, BIOS, видеоадаптере, мультимедиа.

3. Получите сведения о периферийных устройствах ПК: жестких

дисках, оптических накопителях, мониторе, клавиатуре, мыши, сете-

вых адаптерах.

4. Запустите дополнительно программу CPU-Z и откройте глав-

ное окно. По заданию преподавателя выберете три тестовые задачи

Z1, Z2 и Z3. Каждая задача имеет свою специфику обработки дан-

9

ных, например видеопоток или аудиопоток, математические вычис-

ления, поиск в больших массивах и др.

Запустите их в следующих режимах:

а) Z1, Z2 и Z3 выполняются последовательно;

б) Z1, Z2 и Z3 выполняются одновременно;

в) Z1, Z2 и Z3 выполняются в сочетаниях по две одновременно.

Для каждого режима с помощью CPU-Z определите загрузку

ядер процессора и памяти. Одновременно проверьте полученные дан-

ные с помощью другой программы мониторинга (EVEREST Home

Edition или PC Wizard).

5. Запустите специальный тест компьютера, имеющийся в про-

грамме мониторинга. Зафиксируйте полученные результаты.

6. Определите параметры электропитания персонального компь-

ютера.

Указания по оформлению отчѐта

Отчѐт в письменном виде должен содержать:

1) полученные характеристики о подсистемах персонального

компьютера;

2) результаты выполнения тестовых задач Z1, Z2 и Z3 в виде

таблиц и графиков;

3) результаты выполнения теста программы мониторинга.

КОНТРОЛЬНЫЕ ВОПРОСЫ

1. В чѐм отличие компьютеров с многоядерным процессором от много

процессорных систем?

2. Какие функции выполняет микросхема северного моста?

3. Какие функции выполняет микросхема южного моста?

4. Как соотносятся между собой объем ОП и объемы кэш-памяти?

5. Проанализируйте результаты выполнения п. 4 задания. Как распределя-

ются задачи между ядрами процессора?

6.Какие устройства расположены на системной «материнской плате»?

10

7. Какие порты используются для подключения USB- устройств?

8. Какая основная задача возникает при планировании вычислительного

процесса в многоядерном процессоре?

9. Как влияет на производительность процессора изменение его тактовой

частоты?


ИССЛЕДОВАНИЕ ЦИФРОАНАЛОГОВОГО ПРЕОБРАЗОВА-

ТЕЛЯ

Цель работы: ознакомление студентов с теорией работы цифроана-

логовых преобразователей ЦАП, изучение схем их построения, исследо-

вание метрологических характеристик преобразователя.


Информация, которая поступает из реального мира, должна быть

преобразована в форму, допускающую еѐ обработку в ЭВМ. При ис-

пользовании средств вычислительной техники для управления техно-

логическим процессом исходные неэлектрические величины контро-

лируемых параметров техпроцесса с помощью датчиков преобразу-

ются в аналоговые электрические сигналы, параметры которых нор-

мализуются соответствующими формирователями. Далее реализуют-

ся преобразования электрических сигналов (чаще всего напряжения

постоянного тока) в цифровую форму с помощью аналого-цифровых

преобразователей АЦП и обработка информации в ЭВМ. Целью об-

работки является нахождение для текущих значений входных пара-

метров техпроцесса по еѐ математической модели той совокупности

величин управляющих воздействий, которые следует ввести в техно-

логический процесс для обеспечения нужного его качества. Вы-

ходные управляющие сигналы с ЭВМ, представляемые в цифровом

11

виде, зачастую должны быть переведены в аналоговую форму с по-

мощью цифроаналоговых преобразователей ЦАП для воздействия на

регулирующие элементы технологического процесса. Тем самым реа-

лизуется обратная связь, являющаяся необходимым элементом в

управлении любым объектом. Преобразователи АЦП, ЦАП находят

широкое применение во многих областях техники (радиолокация, те-

левидение, связь и т.д.) [ 4, 5, 6,7].

На рис. 1.5 представлена типичная структурная схема n–раз-

рядного ЦАП. Он содержит регистр из n триггеров, в котором нахо-

дится n-разрядное двоичное число, подлежащее преобразованию в

соответствующее аналоговое напряжение. Каждый триггер управляет

работой транзисторного ключа, связанного с определѐнным резисто-

ром соответствующего разряда в резисторной матрице. Прецизион-

ный источник опорного напряжения Uоп, подключѐнный к резистор-

ной матрице, задаѐт диапазон изменения выходного напряжения

ЦАП. Выходной операционный усилитель ОУ выполняет функцию

сумматора, обеспечивая сложение токов при реализации той или иной

комбинации включения ключей. Для простых ЦАП общего назначе-

ния все эти компоненты объединяют в одной интегральной микро-

схеме. ЦАП с высокими техническими характеристиками, обладаю-

щие высоким разрешением и высоким быстродействием, изготавли-

ваются по гибридной технологии.

n – триггеров

и n транзистор-

ных ключей

CS

Резисторная

матрица

.

.

..

.

.

D0

Dn

Uоп

Uвых

Рис. 1.5. Структурная схема ЦАП

12

На рис. 1.6 показана базовая структурная схема 4-разрядного ЦАП

(так называемая схема на взвешенных резисторах) [6]. Четыре бита,

фиксируемые в регистре, управляют состоянием четырѐх ключей и

обеспечивают 16 различных комбинаций. ОУ включѐн по схеме сумма-

тора. При замыкании одного из ключей выходное напряжение ЦАП оп-

ределяется произведением опорного напряжения Uоп на отношение со-

противлений резистора обратной связи ОУ к резистору матрицы, нахо-

дящемуся в цепи данного ключа. Если, например, замкнут ключ, соот-

ветствующий старшему значащему разряду СЗР регистра (при установ-

ке в триггере этого разряда логической 1), то выходное напряжение

Uвых= – (R/2R)Uоп = –Uоп / 2. При установке уровня сигнала 1 в разряде 1

получим Uвых = –(R/8R) Uоп = –Uоп / 8. Замыкание каждого следующего

ключа (в направлении увеличения веса разрядов) вызывает прирост вы-

ходного напряжения, вдвое превышающий результат замыкания преды-

дущего ключа. При замыкании нескольких ключей результирующее вы-

ходное напряжение определяется суммой вкладов от каждого замкнуто-

го ключа. Например, при установке логической 1 в разрядах 3 и 1 полу-

чаем выходное напряжение Uвых= –(Uоп / 2 + Uоп / 8). Таким образом,

можно получить 16 различных дискретных уровней выходного напря-

жения, соответствующих 16 различным двоичным комбинациям на вхо-

де ЦАП. Соотношения сопротивлений резисторов должны быть выдер-

жаны с высокой точностью для обеспечения необходимой линейности

преобразования входного кода в выходное напряжение.

Конструирование такого ЦАП на одном кристалле вызывает опре-

делѐнные трудности. Это объясняется слишком большим диапазоном

величин сопротивлений входящих в него резисторов. В рассматривае-

мом 4-разрядном ЦАП сопротивление резистора в цепи младшего зна-

чащего разряда МЗР должно быть в 16 раз больше сопротивления резис-

тора обратной связи.

13

UвыхРазряд 3

Разряд 2

Разряд 1

Разряд 0

Uоп

S3

S2

S1

S0

2R

4R

8R

16R

R

4х - разрядный

регистр

СЗР

МЗР

Рис. 1.6. Базовая структурная схема ЦАП

В общем случае для n–разрядного преобразователя нужны n+1 ре-

зистор, а сопротивление резистора в цепи МЗР должно быть в 2n раз

больше сопротивления резистора обратной связи. Реальное значение R,

которое можно получить для резистора в рамках интегральной микро-

схемы, составляет 5-10 КОм. А в 8-разрядном ЦАП требуется 9 рези-

сторов с сопротивлением от 5 КОм до 1.28 МОм (256 × 5 кОм), в то

время как в 12-разрядном – 13 резисторов с нереальным диапазоном со-

противлений вплоть до 20.48 МОм.

Такие значения сопротивлений недостижимы в интегральной тех-

нологии. В то же время возможности интегральной технологии реали-

зуются наилучшим образом при повторении на одном кристалле одной

и той же структуры. На основании этого желательно построение преоб-

разователя с малыми и одинаковыми сопротивлениями резисторов.

14

Uвых

Uоп

S3

S2

S1

S0

2R

R

2R

2R

2R

2R

R

R

RI3'

I2'

I1'

I0'

I3

I2

I1

I0

a3

a2

a1

a0

Рис. 1.7. Схема ЦАП на основе R-2R резисторной матрицы

На рис. 1.7 показана принципиальная схема ЦАП, по своим функ-

циональным характеристикам эквивалентная схеме на рис. 1.6, но в ней

используются резисторы только двух номиналов – R и 2R. Для доказа-

тельства возможности использования такой резисторной матрицы в

схеме ЦАП рассмотрим величины токов в параллельных ветвях к сум-

мирующей точке ОУ.

Потенциалы средней точки переключателей S0,…S3 вне зависимости

от положения подвижного элемента (верхнее или нижнее) остаются

одинаковыми и равными потенциалу земли, так как в нижнем положе-

нии они подключаются к клемме “земля”, а в верхнем положении они

подключаются к суммирующей точке операционного усилителя ОУ, по-

тенциал которой по условиям работы ОУ близок к потенциалу земли.

Отсюда следует, что переключения Si не вызывают изменения картины

токов в резисторной матрице R-2R.

Рассмотрим картину токов в нижнем плече матрицы – точка a0. К

ней подключены два резистора с одинаковым номиналом 2R, то есть то-

ки I0 и I0’ равны. Общее же сопротивление этих двух параллельно вклю-

ченных резисторов R0об = (2R*2R)/(2R+2R) = R.

По закону Кирхгофа ток I1 = I0 + I0’ = 2I0’. Сопротивление верти-

кального участка цепи между точкой а1 и землѐй равняется R1 = R + R0об

15

= R + R = 2R, то есть равно сопротивлению горизонтального участка от

этой же точки. Следовательно, протекающие по ним токи также равны:

I1 = I1’. Так как I1 = 2I0’, и I1’ = 2I0’. Общее же сопротивление резисто-

ров, подключенных к точке а1, по отношению к земле R1об =

(R1*2R)/(R1+2R) = (2R*2R)/(2R+2R) = R.

Рассуждая аналогично по отношению к точкам а2, а3, придѐм к соот-

ношениям: I2’ = 2I1’ = 4I0’, I3’ = 2I2’ = 8I0’. Отсюда следует, что отноше-

ния величин токов в соседних параллельных ветвях матрицы кратны двум;

их соотношения соответствуют коэффициентам 8-4-2-1, как это имеет ме-

сто в схеме, показанной на рис. 1.6. Поэтому схема на рис. 1.7 реализует

преобразование цифры в аналог по двоичной системе счисления.

Матрица R-2R содержит почти в два раза больше резисторов, но со-

противления их относительно малы – обычно 5-10 КОм, они требуют

сравнительно небольшого участка полезной площади кристалла и могут

быть изготовлены с хорошо согласованными значениями сопротивле-

ний. Поэтому все ЦАП строятся на резисторной матрице R-2R.

ЦАП обеспечивает преобразование исходного двоичного кода в

выходное напряжение в соответствии со следующим выражением [5]:

1

0

2))12/((n

i

i

i

n

опвых aUU , (1.1)

где аi – двоичная цифра i-разряда (0 или 1) в представлении двоичного

кода исходного числа.

Основными системными параметрами для ЦАП являются:

– число двоичных разрядов, обычно 8 – 12;

– диапазон выходных сигналов, чаще всего 0 – 1 В или 0 – 10 В;

– время преобразования – быстродействие – в диапазоне 0.05 мкс

– 100 мс;

– точность преобразования, оцениваемая в несколько единиц

младшего значащего разряда;

– электрические, температурные и габаритные характеристики.

Точность преобразования включает в себя погрешности номиналов

сопротивлений резисторной матрицы и цепи обратной связи сумматора,

временной и температурной нестабильности элементов схемы и т.п. Эти

16

погрешности проявляются в виде смещения нуля передаточной харак-

теристики, изменения коэффициента передачи. Обычно точность пре-

образования оценивается в одну единицу младшего значащего разряда

(е.м.з.р.), и величина последней определяется выражением

)12/()U(.... minmax

nUрзме , (1.2)

где Umax, Umin – максимальное и минимальное (обычно 0) выходные на-

пряжения ЦАП.

При проектировании ЦАП перед разработчиком ставится задача

синтеза – определение тех технических требований на элементы схемы,

которые обеспечат заданные метрологические характеристики этого

устройства. Общая погрешность ЦАП δоб по его основной δос и дополни-

тельной δд погрешностям определяется формулой

22

дособ . (1.3)

Основная погрешность ЦАП определяется числом разрядов и равна

единице младшего значащего разряда. Дополнительная погрешность

определяется рядом факторов, основные из которых и исследуются при

проведении данной лабораторной работы:

δт.д. – технологический допуск на номинал используемых резисто-

ров матрицы;

δt – допуск на изменение сопротивления резистора в зависимости от

температуры;

δu – допуск на нестабильность источника опорного напряжения.

В этом случае дополнительная погрешность δд находится как корень

квадратный из суммы квадратов всех этих составляющих:

δд = 222

.. utдт , (1.4)

и задачей разработчика ЦАП является установление допусков на по-

грешности всех этих мешающих факторов.

Для упрощения задачи можем принять все составляющие допол-

нительной погрешности δд одинаковыми, отсюда величина погрешности

ЦАП от каждого фактора

17

δi = δд / 3 . (1.5)

Влияние каждого из дополнительных факторов – технологиче-

ского допуска номинала резистора, температурной зависимости со-

противления резисторов, нестабильности источника опорного напря-

жения – на результирующую величину погрешности ЦАП не одина-

ково. В ходе экспериментов лабораторной работы для задаваемой ве-

личины погрешности каждого мешающего фактора мы находим мак-

симальную результирующую величину погрешности ЦАП (обычно

для начальных точек) и определяем еѐ корреляцию (соотношение) с

погрешностью интересующего нас параметра элемента

( δi ЦАП /δ i эл-та), фиксируя эту корреляцию в выводах по каждому экс-

перименту. Последние будут использованы затем при синтезе ЦАП с

нужными метрологическими характеристиками.

Далее при проверке качества усвоения материала по контроль-

ным вопросам студенту даѐтся задача на проектирование ЦАП с за-

данными метрологическими параметрами – определѐнными величи-

нами об, δос и δд. Задачей студента будет определение количества раз-

рядов ЦАП исходя из величины заданной или принятой студентом

основной погрешности ЦАП и нахождение δт.д., δt , δu элементов схе-

мы по величине заданной дополнительной погрешности ЦАП и вели-

чинам коэффициентов корреляции по результатам проведѐнных ранее

экспериментов.

МЕТОДИКА ВЫПОЛНЕНИЯ РАБОТЫ

1. Запустите программное обеспечение Multisim [9]. В настройках

«Options» → «Global Preferences» → закладка «Parts» выберите евро-

пейский стандарт обозначения элементов электронных схем «DIN».

Далее для выбора режима симуляции процесса в меню «Simulate» вы-

берите «Digital Simulation Settings» и в открывшемся окне установите

режим «Ideal».

2. Соберите схему 4-разрядного ЦАП, как показано на рис. 1.8,

используя перечень элементов, приведенный в табл. 1.1. Номиналы

18

резисторов в матрице R–2R установите (двойным нажатием левой

клавиши мыши по элементу, закладка «Value», параметр «Resistance»)

соответственно равными 1 КОм и 2 КОм, номинал резистора в цепи

обратной связи ОУ установите равным 1 КОм.

Рис. 1.8. Рабочая схема ЦАП на основе матрицы R-2R

В качестве источника опорного напряжения включите регули-

руемый по напряжению источник постоянного напряжения, устано-

вив в нѐм двойным щелчком левой клавиши мыши напряжение 10 В.

Управление переключателями Si обеспечьте от клавиш с цифрами 0,

1, 2, 3 соответственно (курсор мыши установите на изображении пе-

реключателя и двойным щелчком левой клавиши вызовите окно

Switch, в закладке Value которого задайте нужный символ управления

работой элемента). Для измерения выходного напряжения ЦАП ис-

пользуйте мультиметр на шкале постоянного тока.

3. Снимите выходную характеристику ЦАП, последовательно за-

давая от нуля до максимума все комбинации кодов ключами и кон-

тролируя выходное напряжение схемы. Результаты эксперимента по-

местите в табл. 1.2. Постройте график выходной характеристики.

19

1.

Таблица 1.1

Название Путь расположения в базе

Резистор Group: Basic

Family: Resistor

Component: 1k

Источник напряжения Group: Sources

Family: Power _sources

Component: DC _Power

Заземление Group: Sources

Family: Power _sources

Component: Ground

Операционный усилитель Group: Analog

Family: Analog _virtual

Component: Opamp_3T_Virtual

Model manuf./ID: IIT/IDEAL_5

Ключ Group: Basic

Family: Switch

Component: SPDT

Мультиметр Toolbar: Instruments

Component: Multimeter

4. Оцените влияние технологического допуска номинала резисто-

ров в резисторной матрице и в цепи обратной связи ОУ на метроло-

гические характеристики ЦАП. Так как величина сопротивления от

образца к образцу изменяется в пределах установленного допуска,

например в 0.5% для прецизионного резистора по нормальному зако-

ну, для определѐнности установите отклонения от номиналов рези-

сторов Ri и 2Ri по рис. 1.8 в соответствующих разрядах кода с проти-

воположными знаками, как это показано в табл. 1.3. Номинал рези-

стора в цепи обратной связи установите равным 1.005 кОм.

Таблица 1.2

Число 0 1 … 15

Код 0000 0001 … 1111

Uвых , В …

20

Таблица 1.3

Разряд R вертикальный,

кОм

R горизонтальный,

кОм

3 R-0.5%=0.995 2R+0.5%=2.010

2 R+0.5%=1.005 2R-0.5%=1.990

1 R-0.5%=0.995 2R+0.5%=2.010

0 2R+0.5%=2.010 2R-0.5%=1.990

Снимите выходную характеристику ЦАП для этого случая, за-

полняя табл. 1.4. В строке 4 введена абсолютная погрешность = Uзам

– Uист, а в строке 5 рассчитывается значение относительной погреш-

ности в точке измерения как отношение ( /Uист)100%. Здесь в ка-

честве Uист необходимо брать значения выходного напряжения ЦАП

по табл. 1.2 для каждой комбинации ключей, а в качестве Uзам следу-

ет использовать соответствующие значения выходного напряжения

той же кодовой комбинации по табл. 1.4.

Таблица 1.4

Число 0 1 … 15

Код 0000 0001 … 1111

Uвых, В

, В

, %

Какой можно сделать вывод о влиянии технологического допуска

номинала резистора на погрешность ЦАП из анализа данных таблицы

1.4? Как коррелируются эти погрешности?

5. Выясните, каково влияние температуры на метрологические

характеристики ЦАП за счѐт температурного изменения сопротивле-

ний всех резисторов в резисторной матрице и в цепи обратной связи

ОУ. В данном эксперименте будем считать, что все резисторы изго-

товлены по интегральной технологии в пределах одного кристалла,

что обеспечивает одинаковость изменения их номиналов в функции

температуры. В соответствии с этим фактором в схеме ЦАП (рис. 1.8)

21

увеличьте на 1% значения сопротивлений всех резисторов и опреде-

лите выходную характеристику ЦАП для данного случая, заполняя

графы в табл. 1.5, аналогичной табл. 1.4. Какой можно сделать вывод

из анализа данных о влиянии температурной погрешности резисторов

на погрешность ЦАП в случае одинакового изменения всех сопротив-

лений от температуры? Как они коррелируются?

6. Определите, каково влияние температуры на метрологические

характеристики ЦАП в случае неодинаковости температурных режи-

мов резисторной матрицы и резистора обратной связи ОУ, что может

иметь место при гибридной технологии изготовления ИС. То есть ре-

зисторная матрица по интегральной технологии изготовлена на кри-

сталле ИС, а резистор обратной связи ОУ как дискретный элемент

электрической схемы подключѐн к ОУ на ИС. В этом случае без спе-

циальных технических приѐмов одинаковость температурных режи-

мов всех резисторов невозможна. Поэтому в схеме ЦАП (рис. 1.8) ре-

зисторы матрицы оставьте неизменными в соответствии с п. 5., т.е.

увеличенными на 1% от номинала, а номинал резистора в цепи ОУ

установите равным 1 кОм. Определите выходную характеристику

ЦАП, заполняя графы в табл. 1.6, аналогичной табл. 1.4. Вычислите

абсолютные и относительные погрешности преобразования, сделайте

выводы из результатов эксперимента о влиянии температурной по-

грешности резисторов на погрешность ЦАП в случае неодинаковости

температурных режимов сопротивлений. Как они коррелируются?

7. Оцените воздействие нестабильности источника опорного на-

пряжения на метрологические характеристики ЦАП. Для этого в схе-

ме (рис. 1.8) с номиналами резисторов по п. 2 измените напряжение

источника опорного напряжения на 1%, установив его равным 10.1 В.

Снимите выходную характеристику ЦАП, заполняя графы в табл. 1.7,

аналогичной табл. 1.4. Рассчитайте величины абсолютной и относи-

тельной погрешностей преобразования, сделайте выводы из результа-

тов эксперимента. Как коррелируется погрешность ЦАП от погреш-

ности источника опорного напряжения?

22

8. В схеме ЦАП (рис. 1.8) нарушено условие равенства прово-

димости цепей, подключенных к инвертирующему и неинвертирую-

щему входам ОУ. Это условие определяется общей теорией работы

операционных усилителей. Для проверки влияния данного ограниче-

ния на работу ЦАП включите в цепь между неинвертирующим вхо-

дом ОУ и землѐй резистор с номиналом в 500 Ом (параллельное со-

единение резистора цепи обратной связи R5 = 1 кОм и общего сопро-

тивления всей резисторной матрицы R = 1 кОм) и снимите выходную

характеристику преобразователя. Предварительно задайте характери-

стики реального операционного усилителя, установив Component:

LF353H. По результатам эксперимента заполните табл. 1.8, аналогич-

ную табл. 1.4. Какие выводы можно сделать из опыта?



1) рабочую схему четырѐхразрядного ЦАП на основе матрицы R-

2R и его выходную характеристику (табл. 1.2) для всех кодовых ком-

бинаций от 0000 до 1111;

2) выходную характеристику ЦАП (табл. 1.4) при установленной

величине технологического разброса номиналов резисторов в 0,5% и

рассчитанных величинах абсолютной и относительной погрешностей

ЦАП в точках измерения по табл. 1.4. Найти величину коэффициента

корреляции Кт.р. как отношение максимальной величины погрешно-

сти ЦАП к величине допуска на технологический разброс в 0,5%;

3) выходные характеристики ЦАП с рассчитанными величинами

абсолютных и относительных погрешностей ЦАП для всех других

мешающих факторов:

– температурной погрешности ЦАП в 1% вследствие изменения

номинала всех резисторов матрицы и резистора цепи обратной связи

(табл. 1.5) и изменения резисторов только матрицы (табл. 1.6). Найти

величины коэффициентов корреляции Кt1 и Кt2 как отношение макси-

мальной величины погрешности ЦАП к погрешности величины рези-

стора в 1% из-за температуры;

23

– погрешности ЦАП от нестабильности опорного напряжения Uo

в 1% (табл. 1.7). Найти величину коэффициента корреляции Ко как

отношение максимальной относительной погрешности ЦАП к вели-

чине погрешности Uo в 1%;

4) выходную характеристику ЦАП при равенстве проводимости

цепей, подключенных к инвертирующему и неинвертирующему вхо-

дам операционного усилителя (табл. 1.8);

5) выводы и оценку полученных результатов.


1. В чѐм заключается основное свойство резисторной матрицы R–2R?

2. Какой результат можно ожидать при проведении эксперимента в соот-

ветствии с п. 5, если номиналы всех резисторов будут уменьшены на 1%?

3. Подсчитайте веса в процентах единицы младшего разряда для ЦАП с

резисторной матрицей на 8 и 12 разрядов.

3. При проведении исследований по данной лабораторной работе макси-

мальное выходное напряжение преобразователя равно 9.375 В. Здесь наруша-

ется требование к диапазону стандартного выходного напряжения в 0 – 10 В.

Что необходимо изменить в схеме на рис. 1.3, чтобы обеспечить требования

стандарта? Экспериментально проверьте ваши соображения.

4. Для заданных преподавателем комбинаций погрешностей об, δос, δд

ЦАП рассчитайте величины погрешностей на технологический допуск номи-

нала резисторов, температурную погрешность сопротивлений и нестабильность

источника опорного напряжения.


ИССЛЕДОВАНИЕ АНАЛОГОВОГО МУЛЬТИПЛЕКСОРА

Цель работы: изучение студентами элементной базы аналоговых

ключей, исследование их характеристик, построение и проверка ра-

боты схемы аналогового мультиплексора.

24


Аналоговый мультиплексор представляет собой схему, которая

осуществляет подключение в произвольном порядке не более чем од-

ного из нескольких различных аналоговых входов к одному аналого-

вому выходу. Обращение к каждому индивидуальному входному ка-

налу обычно осуществляется с помощью цифрового адресного кода,

который подаѐтся на цифровые входы устройства.

В основе построения аналогового мультиплексора лежит приме-

нение аналогового ключа – схемы, действующей как замкнутый или

разомкнутый контакт, пропускающий или не пропускающий аналого-

вый сигнал между двумя точками электрической цепи [4,5]. То или

иное положение ключа обычно задаѐтся цифровым способом с ис-

пользованием адресных буферов и схем дешифрации.

В качестве переключаемых элементов в аналоговых ключах почти

всегда используют полевые транзисторы, так как симметричность их

конструктивного исполнения обеспечивает одинаково нормальную ра-

боту транзистора, если истоковый и стоковый выводы меняют местами.

Поэтому полевые транзисторы одинаково работают при переключении

положительных и отрицательных сигналов. А биполярный транзистор

пропускает сигнал только одной полярности. Второе принципиальное

преимущество полевых транзисторов – отсутствие напряжения сдвига

по постоянному току. Ключ на полевом транзисторе имеет только по-

следовательное сопротивление между входом и выходом и не имеет ка-

ких-либо связанных с переходами потенциалов, вносящих сдвиг по по-

стоянному току. Когда полевой транзистор включен, последовательное

сопротивление мало (около 10-100 Ом); выключенный полевой транзи-

стор имеет сопротивление порядка 1010 – 1011 Ом.

При построении ключевых схем из двух типов полевых транзи-

сторов предпочтение отдаѐтся МОП-транзистору (или МДП-

транзистору) по сравнению с полевым транзистором с управляемым

p-n–переходом. Расшифровка равнозначных аббревиатур: структура

МОП – металл затвора, окисел плѐнки SiO2 , полупроводник Si кри-

25

сталла; структура МДП – металл затвора, диэлектрик из плѐнки окиси

SiO2, полупроводник Si кристалла. На рис. 1.9 показана структура n –

канального МОП-транзистора. В толще пластины монокристалла

кремния Si с проводимостью p созданы области истока И и стока С с

проводимостью n, границы которых совпадают с проекциями затвора

З на кристалл кремния.

Рис. 1.9. Структура n-канального МОП-транзистора

Поверхность пластины покрыта изолирующим слоем окиси

кремния SiO2, в котором выполнены сквозные отверстия под выводы

соответствующих областей. В углублении в изолирующем слое SiO2

находится металлическая пластина затвора З. При отсутствии потен-

циала на затворе электрическая цепь исток-сток разомкнута, посколь-

ку в пластине кремния между этими областями отсутствуют электро-

ны, выполняющие функции носителя электрического тока для цепи

И-С. Сопротивление цепи И-С в пластине кремния велико. Для замы-

кания электрической цепи в кристалле между истоком и стоком необ-

ходимо подать на затвор З положительное напряжение относительно

подложки. Тогда под действием положительного электрического поля

«затвор-подложка» электроны из области р под действием силы Ку-

лона будут притягиваться в приповерхностный слой пластины под за-

твор между областями «исток-сток», в результате чего здесь будет

сформирован канал проводимости n, соединяющий области И-С с той

же проводимостью. Во внешней цепи И-С потечѐт электрический ток.

Отрицательный потенциал на затворе усиливает эффект запирания

цепи «исток-сток», привлекая в приповерхностную зону дырки.

Наличие изолирующего слоя под затвором предотвращает про-

никновение в цепь «исток-сток» сигнала управляющего напряжения,

26

используемого для изменения состояния прибора. Для МОП-

транзисторов могут быть получены большие напряжения обратного

пробоя, чем у полевых транзисторов с p-n переходом. Далее для клю-

чевых применений целесообразнее использовать МОП-транзисторы с

обогащением, то есть повышенным содержанием атомов примеси в

монокристалле кремния, поскольку приборы с обогащением при от-

сутствии управляющего напряжения разомкнуты.

Отдельный n–канальный или p–канальный МОП-транзистор с

обогащением может работать как аналоговый ключ. На рис. 1.10 при-

ведены схемы для снятия выходных характеристик МОП-

транзисторов c обогащением. Для n–канального транзистора (рис.

1.10, а) положительное напряжение от источника регулируемого на-

пряжения подаѐтся на затвор прибора, а подложка соединяется со

стоком, то есть с выводом отрицательного потенциала. Для p–

канального транзистора (рис. 1.10, б) на затвор подаѐтся отрицатель-

ное напряжение, а подложка соединяется с истоком, то есть с выво-

дом положительного потенциала. Выходные характеристики (рис.

1.11) показывают, что каждый прибор для пропускания тока между

выводами исток и сток требует задания напряжения на затворе Uзс

больше порогового и составляющего приблизительно 2 В (n-

канальный прибор имеет положительное пороговое напряжение «за-

твор-сток», тогда как для p-канального прибора необходимо отрица-

тельное напряжение). Отдельный МОП-прибор лучше всего работает

в качестве аналогового ключа при прохождении сигнала одной по-

лярности.

27

XMM4

V15 V

V3

20 V

Q1

IRF3710

Q2

IRF5210

V2

20 V

V45 V

XMM1

а б

Рис. 1.10. Схемы для снятия выходных характеристик МОП-транзисторов: а – n-канального; б – p-канального

а б

Рис. 1.11. Выходные характеристики МОП-транзисторов:

а – n-канального; б – p-канального

Переключение биполярных аналоговых сигналов выполняется

наилучшим образом при использовании комплементарной ключевой

схемы, изображѐнной на рис. 1.12.

28

1

Аналоговый вход

Аналоговый выход

Управление

ключом

n

p

Рис. 1.12. Схема ключа на МОП-транзисторах с дополнительной

симметрией (комплементарная ключевая схема)

Эта схема может пропускать сигнал любой полярности благо-

даря параллельной структуре. Ключ замыкается при подаче на за-

твор n–канального прибора положительного управляющего напря-

жения, превышающего пороговое, и на затвор p–канального прибо-

ра – отрицательного напряжения, которое больше порогового.

Большие положительные аналоговые сигналы будут проходить че-

рез n–канальный прибор, а отрицательные сигналы – через p–

канальный прибор. Сопротивление «исток-сток» каждого прибора

является функцией полярности и амплитуды входного сигнала. Од-

нако, поскольку схема является комплементарной, при снижении

сопротивления одного канала сопротивление другого канала при-

бора увеличивается. В результате эффективное сопротивление в

параллельном соединении остаѐтся относительно неизменным для

биполярных входных сигналов с любой амплитудой.

На рис. 1.13 представлена функциональная схема 4-канального

аналогового мультиплексора на КМОП-транзисторах. Любой канал

29

может быть опрошен простым заданием его цифрового адреса в виде

двухразрядного двоичного кода.

Дополнительный цифровой вход, называемый разрешающим вхо-

дом, позволяет управлять включением или отключением всех 4 каналов,

что требуется в системах, имеющих более одного мультиплексора.

Все три цифровых входа совместимы с логическими уровнями

транзисторно-транзисторной логики ТТЛ. Но сигналы ТТЛ в блоке 1

с помощью внутренних буфера и схемы смещения уровня переводят-

ся в уровни напряжений КМОП-транзисторов. Если при использова-

нии положительной логики подавать все логические нули на цепи А1,

А0 и логическую единицу на разрешающий вход (Разр.), то будет от-

крыта только первая схема И-НЕ блока дешифратора 2.

На выходе этой схемы возникает логический 0, который будет

приложен к МОП-транзисторному ключу с каналом р-типа в блоке

ключей мультиплексора 3. Кроме того, выходной сигнал И-НЕ инвер-

тируется и в виде логической 1 поступает на МОП-транзисторный

ключ с каналом n–типа. Оба МОП-транзистора открываются и под-

ключают вход 1 к общему выходу.

&

&

&

&

1

1

1

1

p

p

n

n

Вхо

д 1

Вхо

д 4

Вы

хо

д

Ра

зр.

Ци

фр

ово

й а

др

ес

А0

А1

1 2 3

30

Рис. 1.13. Четырехканальный аналоговый мультиплексор

Полная принципиальная схема входного буфера, схемы смещения

уровня и адресного дешифратора аналогового мультиплексора по-

казаны на рис. 1.14 и рис. 1.15 соответственно. Схема на рис. 1.14 по-

строена на базе КМОП-транзисторов. Сигнал адресного входа ТТЛ-

уровня подаѐтся на первый каскад схемы и параллельно на четвѐртый

каскад. Выходной сигнал первого каскада, амплитуда которого регули-

руется величиной Vоп, подаѐтся на третий каскад преобразования. Вы-

ходной сигнал с разделѐнной нагрузки третьего каскада вторым, пятым

и шестым каскадами преобразуется в сочетание двух противофазных

сигналов, управляющих работой седьмого и восьмого каскадов КМОП-

транзисторов. Выходные противофазные сигналы с последних каскадов

V+ и V– соответственно для логической 1 и логического 0 через инвер-

торы, собранные на 9 и 10 каскадах, подаются далее на дешифратор.

Схема адресного дешифратора (рис. 1.15) состоит из элементов

И-НЕ и инверторов. Если на входы всех последовательно соеди-

нѐнных n–канальных МОП-транзисторов подан потенциал V+, соот-

ветствующий логической 1, то все эти полевые транзисторы открыва–

ются, устанавливая через выходной сигнал инвертора аналоговый

ключ (рис. 1.12) данного канала в состояние «включено».

Ад

ре

сны

й в

хо

д

См

ещ

ѐнны

й у

ро

ве

нь а

др

еса

;

на

де

ши

фр

ато

р

2

каска

д

4

каска

д

6

каска

д

8

каска

д

10

каска

д

V-

V+Vоп

Рис. 1.14. Входной буфер и схема смещения уровня аналогового мультиплек-

сора

31

p p p p p

nnn

n

n

Разрешение

К т

ра

нзи

сто

ру

с n

-ка

на

ла

ми

К т

ра

нзи

сто

ру

с p

-ка

на

ла

ми

V+

V-

A1 или A1

A0 или A0

Рис. 1.15. Дешифратор адреса аналогового мультиплексора

Однако если на один или несколько цифровых входов подан по-

тенциал V-, соответствующий логическому 0, по крайней мере, один

полевой n–канальный МОП-транзистор будет закрыт. В этом случае

откроется, по меньшей мере, один из параллельно включенных p–

канальных МОП-транзисторов и изменит полярность сигнала на вы-

ходном формирователе ключа, устанавливая аналоговый ключ (рис.

1.12) в состояние «выключено».


1. Запустите программное обеспечение Multisim. В настройках «Op-

tions» → «Global Preferences» → закладка «Parts» выберите европейский

стандарт обозначения элементов электрических схем «DIN». Далее для

выбора режима симуляции процесса в меню «Simulate» выберите «Digital

Simulation Settings» и в открывшемся окне установите «Ideal».

2. Снимите выходные характеристики МОП-транзистора с обога-

щением для приборов с n–каналом и постройте графики зависимости

статического сопротивления открытого транзистора от напряжения ис-

32

ток-сток для различных величин напряжения на затворе. Для этого со-

берите необходимую электрическую схему (рис. 2.2, а), взяв из базы

элементов в группе «Transistors» семейства MOS_3TEN компонент

IRF3710 для n-канального транзистора. Для транзистора с n–каналом

при напряжениях Uзс от 0 до 10 В с шагом в 2 В измерьте токи в цепи

«исток-сток» для напряжений «исток-сток» в 0, 0.5, 1, 5, 10, 15, 20 В.

Вычислите значение сопротивления транзистора в каждой точке как от-

ношение напряжения цепи исток-сток к току в этой цепи. Результаты

сведите в табл. 1.5, постройте графики изменения сопротивления ключа,

объясните наблюдаемый характер изменения параметров.

Таблица 1.5

Uзс, В 0

Uис, В 0 0,5 1 5 10 15 20

Iис, mA

Rис, кОм

. . .

Uзс, В 10

Uис, В 0 0,5 1 5 10 15 20

Iис, mA

Rис, кОм

3. Проведите испытания интегральной микросхемы аналоговых клю-

чей 4066BD_10V (контейнер CMOS, Family CMOS_10) по рис. 1.16.

В корпусе ИМС размещены четыре аналоговых ключа с n– каналом.

Входной сигнал подаѐтся на клеммы Si, управление подаѐтся на

клеммы INi, а выход снимается с выводов Di. Уровни входных сигна-

лов и управления не должны превосходить величины питающих на-

пряжений микросхемы. Амперметры ХММ1 и ХММ3 контролируют

33

ток нагрузки и входной ток микросхемы от источника сигнала.

V14 V

V25 V

J1

Key = A

J2

Key = B

2

0

0

40

0

R11kΩ

XMM1

XMM2

0

0

XMM3

V310 V

V410 V

0

0

67

U2

4066BD_10V

D12

S11

IN113

D23

D39

D410

S24

IN25

S38

IN36

S411

IN412

VDD

14

VSS

7

1

38

5

9

2.

Рис. 1.16. Схема испытаний аналогового ключа в ИМС 4066BD 3.

Прибор ХММ2 измеряет уровень выходного напряжения на со-

противлении нагрузки в 1 кОм.

В данном эксперименте проведите определение величины сопротив-

ления аналогового ключа первого канала в замкнутом состоянии. Уста-

новите по V2 напряжение на входе первого канала 5 В и, изменяя уровень

напряжения сигнала управления по V1 от нуля до 10 В с шагом в 2 В,

проведите измерения входного тока Iвх, тока Iн и напряжения Uн на на-

грузке R1. По полученным данным определите падение напряжения на

полевом транзисторе и отсюда найдите сопротивление аналогового клю-

ча в замкнутом состоянии. Результаты опыта занесите в табл. 1.6.

Таблица 1.6

Uвх1, В 5

Uуп1, В 0 2 4 6 8 10

Uн, В

Iвх, mA

Iн, mA

ΔUкп=Uвх-Uн, В

Rкп=ΔUкп/Iн, кОм

34

4. Повторите действия, описанные в п. 3, для напряжения входно-

го сигнала на первом канале в 10 В, результаты сведите в табл. 1.7 и

сравните величины сопротивления канала один при разных входных

сигналах. Какой вывод из этого можно сделать?

Таблица 1.7

Uвх1, В 10

Uуп1, В 0 2 4 6 8 10

Uн, В

Iвх, mA

Iн, mA

ΔUкп=Uвх-Uн, В

Rкп=ΔUкп/Iн, кОм

5. Проведите испытания первого канала ИМС по определению соп-

ротивления аналогового ключа в разомкнутом состоянии. Ключ управ-

ления А – в правом положении, ключ В цепи входного сигнала – в ле-

вом. Входное напряжение постоянного тока от V2 последовательно ус-

танавливайте равным 10, 50, 100 и 150 вольтам. Напряжение питания

микросхемы установите в этом эксперименте равным 150 В. Контроли-

руйте величины входного тока, тока нагрузки и падение напряжения на

нагрузочном сопротивлении. Результаты эксперимента внесите в табл.

1.8. По этим данным найдите сопротивление ключа в разомкнутом со-

стоянии как отношение падение напряжения на ключе к току нагрузки.

Какой можно сделать вывод из результатов опыта?

Таблица 1.8

Uвх1 , В 10 50 100 150

Uуп1 , В

Iвх , мА

Iн , мА

Окончание табл. 1.8

Uвх1 , В 10 50 100 150

Uн , В

Uкл = Uвх-Uн , В

Rкл = Uн/Iн , кОм

35

6. Соберите схему четырѐхканального аналогового мультиплексора

по рис. 1.17. Функционально он состоит из счѐтчика на базе двух триг-

геров D–типа (группа «TTL», семейство «74STD», компонент «7474N»)

для задания кода выбираемого канала, дешифратора-демультиплексора

– микросхема 74LS139N (группа «TTL», семейство «74LS»), из схемы

четырѐх аналоговых ключей – микросхема 4066BD (группа «CMOS»,

семейство «CMOS_5V», компонент «4066BD_5V»). Предварительно

необходимо по отдельности собрать каждую функциональную часть,

привлекая дополнительный информационный материал нажатием кла-

виши F1 при выделенном нужном элементе. Убедитесь в работо-

способности каждой функциональной части и только затем ском-

понуйте всю схему аналогового мультиплексора в единое целое.

U1A

74LS139N

1Y0 4

1Y1 5

1Y2 6

1Y3 7

1A2

1B3

~1G1

U2A

74LS04NU3A

74LS04NU4A

74LS04N

U5A

74LS04N

U6

4066BD_5V

D1 2

S11IN113

D2 3

D3 9

D4 10

S24IN25

S38IN36

S411IN412

VDD

14

VSS

7

XMM1

R11kΩ

XSC1

AB

Ex

t T

rig

+

+

_

_+

_

XFG1

U7A

7474N

1D2

1Q 5

~1Q 6

~1CLR1

1CLK3

~1PR4 U8A

7474N

1D2

1Q 5

~1Q 6

~1CLR1

1CLK3

~1PR4

X1

2.5 V

X2

2.5 V

X3

2.5 VX4

2.5 V

X5 2.5 V

X6 2.5 V

VDD

5V

J1

Key = Space

VCC

5V

V15 Vrms

60 Hz

0°

VEE

-5V

VDD

5V

Рис. 1.17. Схема испытаний 4-канального аналогового мультиплексора

7. Проведите испытания четырѐхканального аналогового мульти-

плексора. Выбор нужного канала определяется кодом со счѐтчика.

Задайте по входам аналоговых ключей различные сигналы: по перво-

му каналу – напряжение постоянного тока 5 В; по второму каналу –

напряжение переменного тока 5 В, 60 Гц; по третьему и четвѐртому

каналам – сигналы с функционального генератора, снимаемые в про-

36

тивофазе с клеммы «+» и клеммы « – » соответственно. На панели

управления генератора установите вид выходного сигнала – тре-

угольный, амплитуду выходного напряжения 5 В, частоту 50 Гц, дли-

тельность цикла 90%, смещение – 0.

Задавая ключом J1 коды на выходе счѐтчика, обеспечьте последо-

вательное подключение каналов к выходу мультиплексора. Для каж-

дого канала при указанных входных воздействиях определите ампли-

туды выходных напряжений и токов на нагрузочное сопротивление 1

кОм в соответствии с табл. 1.9, на основании данных которой рассчи-

тайте в процентах отклонения значения сопротивления аналогового

ключа от средней величины. Измерения выходных амплитудных зна-

чений напряжений и токов целесообразно производить с помощью

двулучевого осциллографа. Амплитудные значения входных напря-

жений определите последовательным подключением канала В осцил-

лографа к выводам «S1», «S2», «S3» и «S4» микросхемы 4066BD. Вы-

ходные напряжения контролируются измерением в нужные моменты

времени соответствующих сигналов по каналу А двулучевого осцил-

лографа. Приведите в отчѐте графики выходных величин.

Таблица 1.9

№ канала Uвх, В Uвых, В ΔUкл, В Iн, mA Rкл, Ом

1

2

3

4



1) схему для снятия выходных характеристик МОП-транзистора с

n-каналом, экспериментальные данные работы транзистора при раз-

личных величинах напряжения управления и питания по цепи исток-

сток, графики изменения сопротивления канала исток-сток. Сформу-

лируйте письменно вывод по этому испытанию;

37

2) схему, результаты эксперимента по определению сопротивле-

ния замкнутого канала исток-сток микросхемы 4066BD-10 при раз-

личных величинах сигнала управления (табл. 1.6 и 1.7). Сформули-

руйте письменно вывод по этому испытанию;

3) результаты эксперимента по определению сопротивления ка-

нала исток-сток в разомкнутом состоянии (табл. 1.8). Сформулируйте

письменно вывод по этому испытанию;

4) схему и результаты испытаний четырѐхканального аналогового

мультиплексора по рис. 1.17. Должно быть приведено подробное описа-

ние его работы и демонстрация в процессе объяснения. Как меняется

сопротивление перехода исток-сток при подключении того или иного

канала мультиплексора (табл. 1.9)? Какие можно сделать выводы?


1. Для чего необходимы аналоговые ключи, в какой области техники они

находят наиболее широкое применение?

2. Почему нецелесообразно использование биполярных транзисторов в ка-

честве основы построения аналоговых ключей?

3. Объясните принцип работы МОП-транзистора. Что такое обогащѐнный

транзистор?

4. Какое условное обозначение принято для МОП-транзисторов с n–

каналом и р-каналом?

5. Объясните работу КМОП-транзистора в аналоговом ключе при прохож-

дении биполярного входного сигнала.

6. В чѐм заключаются преимущества построения однокаскадного усилите-

ля на базе двух МДП-транзисторов, включенных последовательно и образую-

щих комплементарный (дополняющий) КМОП-транзистор?

38


ИССЛЕДОВАНИЕ АНАЛОГО-ЦИФРОВОГО

ПРЕОБРАЗОВАТЕЛЯ

С ДИНАМИЧЕСКОЙ КОМПЕНСАЦИЕЙ

Цель работы: усвоение студентами принципов работы аналого-

цифровых преобразователей (АЦП), изучение структурной схемы

АЦП с динамической компенсацией, отдельных еѐ узлов, сборка

принципиальной схемы этого АЦП и проведение испытаний.


Преимущества обработки информации и осуществления функций

управления с использованием цифровых методов становятся всѐ бо-

лее очевидными. Однако данные, которые поступают из реального

мира, обычно представлены в аналоговой форме. Необходимый ана-

лого-цифровой интерфейс обеспечивает система сбора данных. Она

преобразует исходные данные от одного или нескольких измеритель-

ных преобразователей в выходной сигнал, пригодный для цифровой

обработки; преобразование осуществляется с помощью таких компо-

нентов, как усилители, фильтры, схемы выборки-хранения, мультип-

лексоры и аналого-цифровые преобразователи (АЦП).

Наиболее важным компонентом таких систем является аналого-

цифровой преобразователь АЦП [5,6].

Принципы работы АЦП. Основное соотношение между вход-

ными и выходными сигналами. Аналого-цифровое преобразование,

по существу, является операцией, устанавливающей отношение двух

величин. Входной аналоговый сигнал Uвх преобразуется в цифровой

код Nвых по какой-либо функциональной зависимости, чаще всего ли-

нейной или, точнее, кусочно-линейной: Nвых= f(Uвх). При этом могут

использоваться различные алгоритмы отыскания цифрового эквива-

лента входному аналоговому сигналу. Довольно часто в основе этого

39

процесса лежит преобразование входного сигнала в дробь х путѐм со-

поставления его значения с уровнем опорного сигнала Uоп. Цифровой

сигнал преобразователя есть кодовое представление этой дроби. Это

фундаментальное соотношение иллюстрируется на рис. 1.18, а.

Если выходной двоичный код преобразователя является n–

разрядным, то число дискретных выходных уровней равно 2n. Для

взаимно однозначного соответствия диапазон изменения входного

сигнала должен быть разбит на такое же число уровней. Каждый

квант – величина интервала такого разбиения – представляет собой

значение аналоговой величины, на которое отличаются уровни вход-

ного сигнала, представляемые двумя соседними кодовыми комбина-

циями. Этот квант называют также величиной младшего значащего

разряда (МЗР). Таким образом,

Q = МЗР = ПД / 2n,

где Q – квант; МЗР – аналоговый эквивалент единицы МЗР; ПД –

полный диапазон изменения входного аналогового сигнала.

Все аналоговые величины внутри заданного интервала разбиения

представляются одним и тем же цифровым кодом, которому ставят в

соответствие значение аналоговой переменной в средней точке ин-

тервала, называемой пороговым уровнем. Тот факт, что входной сиг-

нал может отличаться от порогового уровня на величину, достигаю-

щую +1/2 МЗР, не отличаясь при этом по кодовому представлению,

означает, что любому процессу аналого-цифрового преобразования

присуща неопределѐнность (погрешность) дискретизации, равная

1/2 МЗР. Еѐ влияние можно уменьшить, увеличивая число разрядов

в выходном коде преобразователя. На рис. 1.18, б показана взаимо-

связь входных и выходных сигналов для идеального 3-разрядного

АЦП. Величина МЗР равна 1/8 ПД, а диапазон изменения входного

сигнала разбит на 8 отдельных уровней, от 0 до 7/8. Обратим внима-

ние, что максимальное двоичное число 111 на выходе преобразовате-

ля соответствует не полному диапазону, а 7/8 ПД. С учѐтом того, что

одна из кодовых комбинаций присваивается нулевому уровню вход-

40

ного сигнала, максимальный выходной сигнал АЦП всегда соответст-

вует аналоговой величине полного диапазона минус 1 МЗР.

Uоп

Uвх

Ци

фр

ово

й

вы

хо

д

АЦП

x = Uвх / Uоп

Выходной сигнал

000

001

010

011

100

101

110

111

1/8 1/4 3/8 1/2 5/8 3/4 7/80

1/8

1/4

3/8

1/2

5/8

3/4

7/8

Кодх

Вы

хо

дно

й с

игн

ал

АЦ

ПКвантованные

уровниАналоговый входной сигнал

ПД

а б

Рис. 1.18. Аналого-цифровой преобразователь: а – взаимосвязь сигналов; б – передаточная характеристика идеального

3-разрядного АЦП

Точность преобразователя. Точность преобразователя опреде-

ляется как максимальная разность между фактическим входным на-

пряжением и аналоговым эквивалентом двоичного выходного кода

при заданном полном диапазоне. Этот параметр называют абсолют-

ной точностью, когда его значение указывается в вольтах. Однако го-

раздо чаще при определении точности за единицу измерения аналого-

вого сигнала принимается величина МЗР; тогда речь идѐт об относи-

тельной точности. В любом случае погрешность преобразователя есть

максимальное значение суммы всех его погрешностей, включая по-

грешность квантования. В спецификации погрешностей преобразова-

теля обычно указываются отдельные погрешности в единицах МЗР.

Входные и выходные сигналы преобразователя. Аналоговый

входной сигнал. Большинство АЦП сконструировано в расчѐте на ра-

боту с дифференциальным или отсчитываемым от потенциала «земли»

однополярным входным сигналом. Уровень этого сигнала должен быть

согласован с установленным входным диапазоном преобразователя.

41

Чаще всего используются входные диапазоны 0…10 и 0…5 В. Если

фактический диапазон изменения входного сигнала составляет только

часть полного входного диапазона АЦП, то некоторые выходные кодо-

вые комбинации преобразователя никогда не будут реализованы. При

этом неоправданно сужается динамический диапазон преобразователя,

что приводит к более сильному влиянию погрешностей преобразования.

Наилучшее решение – выбор АЦП с наиболее подходящим входным

диапазоном или предварительное масштабирование входного сигнала с

помощью операционного усилителя.

Для двухполярного (биполярного) входного сигнала тоже можно

использовать однополярный преобразователь, сначала масштабируя

этот сигнал, а затем добавляя к нему напряжение смещения

(рис. 1.19).

а)

к АЦП

R

4R

4R-10В

Uвх

б)

Рис. 1.19. Согласование биполярного сигнала с униполярным АЦП: а – входной сигнал масштабируется и смещается;

б – схема реализации такого преобразователя

42

Если же на выходе необходимо иметь информацию о полярности

сигнала, приходится использовать биполярный преобразователь. Би-

полярные АЦП работают с биполярными входными сигналами, чаще

всего от –5 до +5 В, и вырабатывают выходные сигналы в виде циф-

ровых кодов (дополнительного, смещѐнного, прямого или обратного),

позволяющих определять знак входного сигнала.

Для работы каждого АЦП нужен аналоговый сигнал, с которым

сравнивается входной сигнал. Любая погрешность опорного сигнала

проявляется как погрешность усиления в передаточной характеристи-

ке АЦП. Поэтому точность и стабильность опорного сигнала являют-

ся важнейшими факторами в реализации полной точности АЦП.

Выходной цифровой сигнал АЦП характеризуется числом разря-

дов (разрешением) и типом используемого кода. Наибольшее распро-

странение получили АЦП с 8– и 12-разрядным разрешением. В уни-

полярных преобразователях в качестве выходного кода чаще всего

используется обычный двоичный код.

Для функционирования любого АЦП требуются синхронизи-

рующий и некоторые управляющие сигналы. Представление об

управляющих сигналах лучше всего получить, рассматривая один

цикл преобразования типичного АЦП. Внешнее устройство, с кото-

рым связан АЦП (например, микропроцессор), инициирует процесс

преобразования путѐм переключения на один такт входа АЦП в со-

стояние высокого уровня. В момент начала процесса преобразования

АЦП переводит в состояние низкого уровня свою линию BUZY/ЕОС

(АЦП занят/Преобразование завершено). Таким образом, внешним

устройствам сообщается, что идѐт процесс преобразования и что пока

не следует вести поиск выходных данных, не следует инициировать

новый цикл преобразования. По завершении текущего преобразова-

ния АЦП возвращает эту линию в исходное состояние высокого

уровня. Этот переход используется, как правило, для генерации сиг-

нала прерывания микропроцессора или какого-либо другого сигнала,

сообщающего центральному устройству о завершении преобразова-

43

ния. Центральное устройство посылает в АЦП сигнал разрешения вы-

вода (ОЕ), разрешающий АЦП выдачу выходного слова на шину дан-

ных. В преобразователях с более чем 8-разрядным разрешением сиг-

нал ОЕ может разбиваться на два сигнала – разрешение вывода стар-

шего байта (НВЕ) и разрешение вывода младшего байта (LВЕ), в ре-

зультате чего выходное слово преобразователя может передаваться

по 8-разрядной шине данных в виде двух последовательных посылок.

На рис. 1.20, а показана структурная схема АЦП с динамической

компенсацией (или последовательного счѐта). В этом АЦП использу-

ется счѐтчик импульсов, который в процессе счѐта обеспечивает по-

степенное нарастание выходного сигнала связанного с ним ЦАП, по-

ка этот сигнал не превысит уровень входного сигнала. Показания

счѐтчика сбрасываются на нуль перед началом каждого преобразова-

ния, и затем счетчик увеличивает своѐ содержимое на 1 при прохож-

дении каждого тактового импульса. Выходной сигнал ЦАП при каж-

дом единичном изменении состояния счѐтчика возрастает на величи-

ну МЗР, как показано на рис. 1.20, б. Компаратор останавливает счѐт-

чик, когда выходное напряжение ЦАП достигает уровня входного

сигнала. Состояние триггеров счѐтчика в этот момент как раз и опре-

деляет цифровой выходной сигнал АЦП. Главный недостаток этого

простого способа аналого-цифрового преобразования – зависимость

времени преобразования от уровня входного сигнала, причѐм это

время может быть довольно велико (2n периодов тактовых импульсов

для n–разрядного преобразователя в случае входного сигнала, близ-

кого по уровню к величине полного диапазона).

В модифицированном варианте АЦП с динамической компенса-

цией – так называемом следящем АЦП – используется реверсивный

счѐтчик, позволяющий ЦАП непрерывно отслеживать входной сигнал

при условии, что изменения входного сигнала невелики. Останавли-

вая счѐтчик подачей внешнего воздействия в нужный момент време-

ни, можно использовать следящий АЦП в качестве устройства вы-

борки и хранения (УВХ) с цифровым выходом и сколь угодно боль-

44

шим временем хранения. Допуская возможность счѐта или только в

прямом, или только в обратном направлении, можно с помощью это-

го АЦП получать цифровой выходной сигнал, соответствующий мак-

симальному или минимальному значению входного сигнала в данном

временном интервале.

а

ПД

Выходной сигнал ЦАП

Аналоговый входной

сигнал Uвх

t

б

Рис. 1.20. АЦП с динамической компенсацией: а – упрощенная структурная схема; б – временная диаграмма сигналов

45


1. Запустите программное обеспечение Multisim. В настройках

«Options» → «Global Preferences» → закладка «Parts» выберите евро-

пейский стандарт обозначения элементов «DIN». Далее для выбора

режима симуляции процесса в меню «Simulate» выберите «Digital

Simulation Settings» и в открывшемся окне установите «Ideal».

2. Соберите схему аналогового ключа по рис. 1.21, а. Для этого

возьмите из группы «Basic» семейства «Switch» компонент

«SBREAK» – 2 ключа, управляемых напряжением, и в поле задания

параметров ключа, вызываемом при двойном на нѐм щелчке, верхне-

му ключу установите Von = 5 В и Voff = 4 В. Для нижнего ключа схе-

мы установите Von = 1 В и Voff = 6 В. Этим обеспечивается совместная

их работа в режиме переключения.

а б

J7

SBREAK

5 V 4 V

J8

SBREAK

1 V 6 V

IO1

IO2

IO3

IO40

V1

4 V

V2

5 V

J1

Key = A

J2

Key = B

R1

1kΩ

2

IO1

10

0

IO2

3

0

0

XMM1

XMM2

IO3

IO4

0

0

с

Рис. 1.21. Аналоговый ключ: а – принципиальная схема; б – субсхема; с – схема проверки работы аналогового ключа

46

Подключив выходы и входы схемы к клеммам (меню «Place» →

«Connectors» → «HB/SC Connector»), преобразуйте схему в субсхему

аналогового ключа (выделите всю схему и выберите в меню «Place»

→ «Replace by Subcircuit»), задав имя AnKL (по рис. 1.21, б). Измене-

ния в размещении клемм субсхемы реализуются через контекстное

меню (правой кнопкой мыши по выбранной субсхеме) выбором «Edit

Symbol/Title Block». Проверьте работу субсхемы в соответствии со

схемой на рис. 1.21, с, задавая с помощью J2 высокий или низкий

уровень сигнала управления и измеряя выходное напряжение то на

проводе I03, то на проводе I04 субсхемы.

3. При помощи субсхемы AnKL соберите схему 4-разрядного

цифроаналогового преобразователя по рис. 1.22, а (напряжение пита-

ния источника опорного напряжения установите равным 10.67 В) и

преобразуйте еѐ в субсхему DAC цифроаналогового преобразователя

(рис. 1.22, б).

X1

AnKL

IO1

IO2 IO3

IO4

X2

AnKL

IO1

IO2 IO3

IO4

X3

AnKL

IO1

IO2 IO3

IO4

X4

AnKL

IO1

IO2 IO3

IO4

V110.67 V

R1

2kΩ

R2

2kΩ

R3

2kΩ

R4

2kΩ

R51kΩ

R61kΩ

R71kΩ

R82kΩ

U1

OPAMP_3T_VIRTUAL

R9

1kΩ

IO1

IO2 IO3 IO4 IO5

а

47

б

Рис. 1.22. Цифроаналоговый преобразователь: а – принципиальная схема; б – субсхема

Резисторы возьмите из группы «Basic», семейство «Resistor»,

компоненты «1к» и «2к», а операционный усилитель из группы «Ana-

log», семейство «Analog_virtual», компонент Opamp_3T_Virtual.

4. Соберите схему 4-разрядного двоичного счѐтчика по рис.

1.23, а, используя D–триггер из группы «TTL», семейство «74STD»,

компонент «7474N». Из него сформируйте субсхему Schet (рис.

1.23, а, б).

а

б

Рис. 1.23. 4-разрядный двоичный счетчик: а – принципиальная схема; б – субсхема

48

5. Соберите схему АЦП с динамической компенсацией по рис.

1.24 с необходимыми компонентами для еѐ испытания. Собственно

АЦП включает в себя компаратор (группа «Analog», семейство «Ana-

log_Virtual», компонент «Comparator_virtual»), цифроаналоговый пре-

образователь DAC, счѐтчик Schet и логический элемент И (группа

«TTL», семейство «74STD», компонент «7408N»). Роль генератора

тактовых импульсов выполняет ручной переключатель С, сброс пока-

заний счѐтчика производится вручную переключателем R при замы-

кании на землю. Входной сигнал Uвх на АЦП задаѐтся источником

регулируемого напряжения, текущие состояния цифроаналогового

преобразователя и компаратора контролируются вольтметрами V1 и

V2. Индикатор (группа «Indicators», семейство «Probe», компонент

«Probe_red») на выходе логического элемента И показывает прохож-

дение импульсов на счѐтчик.

DAC

IO1

IO2

IO3

IO4

IO5

Schet

IO1

IO2

IO3

IO4

IO5

IO6

Key = R

VDD

5V

VDD

5V

10 V

Uвх

V1

1.070m V

+ -

7408N

&

COMPARATOR_VIRTUALUCOMP

X

YX>Y

Key = C

V25.000 V

+

-

Рис. 1.24. Схема испытания аналого-цифрового преобразователя

6. Снимите выходную характеристику АЦП – зависимость цифрово-

го кода в функции от входного напряжения. Для этого установите вход-

ное напряжение на компараторе равным 10 В, запустите схему моделиро-

вания, кнопкой R установите начальное нулевое состояние счѐтчика и

49

кнопкой С последовательно подавайте синхроимпульсы на элемент И,

контролируя каждый раз выходные напряжения DAC V1 и компаратора

V2. Полученные данные сведите в табл. 1.10, объяснив преподавателю

динамику работы АЦП при отработке данного входного сигнала.

Таблица 1.10

Uвх, В 10

V1, В ….

V2, В ….

Число 0 1 15

Двоичный код 0000 0001 …. 1111

7. Повторите действия, описанные в пункте 6, для входного напря-

жения 5 В с контролем необходимых выходных данных. Составьте табл.

1.11, аналогичную предыдущей, объяснив работу схемы преподавателю.

8. В схеме (рис. 1.25) вместо субсхемы счѐтчика подключите че-

тырѐхразрядный двоичный счѐтчик 74191N (рис. 1.26). Цифровой ин-

дикатор DCD HEX подключается к схеме в соответствии с указания-

ми, выносимыми на экран при выделении этого элемента и нажатии

клавиши Help. Продемонстрируйте преподавателю следящий режим

работы такого АЦП, снимите зависимость выходного цифрового кода

со счѐтчика и выходных напряжений V1, V2 при изменении входного

напряжения Uвх на входе компаратора (для двух точек 5 и 10 В).

Результаты эксперимента сведите в табл. 1.12 и 1.13, аналогично

пункту 6. 4.

50

DAC

IO1

IO2

IO3

IO4

IO5

VDD

5V VDD

5V

10 V

Uвх

V1

1.070m V

+ -

7408N

&

COMPARATOR_VIRTUAL

UCOMP

X

YX>Y

Key = C

V25.000 V

+

-

74191N

A15

B1

C10

D9

~U/D5

QA 3

QB 2

QC 6

QD 7

~RCO 13

MAX/MIN 12

CLK14

~CTEN4

~LOAD11

Key = R

DCD_HEX

Рис. 1.26. Схема испытаний АЦП в следящем режиме



1) краткое описание работы аналого-цифрового преобразователя,

определение точности преобразования, описание работы с биполярным

сигналом, структурную схему АЦП с динамической компенсацией;

2) результаты экспериментальной проверки работы аналогового

ключа на компонентах SBREAK по рис. 1.22, а; субсхему AnKL и про-

верку еѐ функционирования по рис. 1.22, с;

3) схему четырѐхразрядного ЦАП на субсхеме AnKL по рис.

1.23, а, субсхему цифроаналогового преобразователя DAC по

рис.1.23, б с результатами экспериментальной проверки ее работы;

4) схему четырѐхразрядного двоичного счѐтчика на базе D-

триггера по рис. 1.24, а и субсхему Schet по рис. 1.24, б с результата-

ми экспериментальной проверки;

51

5) схему АЦП по рис. 1.25 с результатами экспериментальной

проверки еѐ работы в соответствии с табл. 1.10 и табл. 1.11, объясне-

ние функционирования каждого компонента схемы;

6) схему и результаты экспериментальной проверки работы АЦП

в следящем режиме для тех же входных напряжений по п. 5 в соот-

ветствии с табл. 1.12 и 1.13;

7) выводы в письменном виде по работе аналого-цифрового пре-

образователя с динамической компенсацией.


1. Для чего используются АЦП?

2. Какова зависимость величины выходного кода от входного напря-

жения АЦП?

3. Объясните принцип работы АЦП с динамической компенсацией.

4. В чѐм обычно измеряется точность преобразования АЦП?

5. Какие элементы входят в состав АЦП с динамической компенсацией?

6. В чѐм преимущество и в чѐм недостаток АЦП с динамической компен-

сацией?

7. В чѐм заключается смысл работы “следящего” АЦП, как можно его исполь-

зовать в качестве УВХ, определителя локальных экстремумов входного сигнала?

52

ЧАСТЬ 2 ЦЕНТРАЛЬНЫЕ УСТРОЙСТВА ЭВМ


ИССЛЕДОВАНИЕ ПРИНЦИПОВ КОНВЕЙРНОЙ ОБРАБОТКИ

Цель работы: изучение принципов конвейерной обработки с по-

мощью простейшей имитационной модели.


Преимущества обработки информации

Максимальная производительность современных процессоров и

ЭВМ определяется, в первую очередь, уровнем развития соответствую-

щей технологии, которая ограничивает время распространения сигнала

по электронным схемам. Дальнейшее увеличение производительности

возможно за счѐт архитектурных решений. Одним из основных спосо-

бов построения высокопроизводительных систем является параллелизм.

Параллельная обработка реализуется двумя способами:

во времени;

в пространстве.

Первый способ называют конвейерным, а второй – матричным. В

обоих случаях необходимо использовать несколько обрабатывающих

устройств, количество которых определяет максимальное число парал-

лельных процессов.

Известно, что типичную арифметическую команду можно разде-

лить на следующие микрокоманды:

1) выборка команд из памяти (по адресу в счѐтчике команд);

2) декодирование команды;

3) выборка операндов из памяти;

4) выполнение операции в АЛУ;

53

5) запоминание результата в память.

Если система содержит 5 обрабатывающих устройств, каждое из

которых обеспечивает выполнение одной из перечисленных микроко-

манд, то имеется возможность реализовать конвейерную обработку.

Устройства должны быть специализированными. Их необходимо рас-

положить в порядке следования микрокоманд в типовой команде, что

позволит совместить выполнение отдельных микрокоманд разных ко-

манд и сократить общее время обработки данных.

Если предположить, что каждая микрокоманда занимает один такт

машинного времени, то реализация последовательности из нескольких

(например, трѐх) команд с совмещением может быть представлена в ви-

де схемы (рис. 2.1). Из рисунка видно, что результат первой команды

будет получен после 5-го такта, второй – после 6-го, а третьей – после 7-

го. Таким образом, среднее время выполнения последовательности из

трех команд будет равно 2.33 такта. С увеличением длины последова-

тельности это время уменьшается и в пределе стремится к 1 такту. Та-

кой эффект наблюдается только при одинаковых длительностях микро-

операций. Если эти длительности отличаются, то некоторые устройства

будут простаивать, и среднее время выполнения команды увеличится.

Для согласования работы устройств в таких условиях применяют буфе-

ризацию.

(1) (2) (3) (4) (5)

(1) (2) (3) (4) (5)

(1) (2) (3) (4) (5)

Р и с . 2 . 1 . Возможное совмещение микрокоманд

при выполнении трех последовательных команд

(в скобках указаны номера микрокоманд)

Эффективность работы произвольного конвейера определяется ве-

личиной разности между средним временем выполнения команды в нем

и предельным временем. Целью предлагаемой лабораторной работы яв-

ляется исследование влияния длины последовательности команд и со-

54

отношения длительностей отдельных микрокоманд на эффективность

работы конвейера.

ОПИСАНИЕ ЛАБОРАТОРНОЙ УСТАНОВКИ

Лабораторная работа выполняется на ПЭВМ типа IBM, работаю-

щей в среде Windows XP/7. Программа имитационного моделирования

конвейера команд составлена на языке Delphi 3.0 и позволяет выполнить

следующее:

варьировать количество команд в последовательности от 3 до 10 (по

умолчанию их 3);

изменять количество тактов любой микрокоманды в диапазоне от 1

до 30 (по умолчанию эти значения равны единице);

установить один из двух режимов моделирования: непрерывно или

по тактам (по умолчанию моделирование осуществляется в непрерыв-

ном режиме).

В имитационной модели последовательность микрокоманд в ко-

манде (занятость соответствующих устройств) для наглядности изобра-

жена разными цветами, как показано на рис. 2.2, а простой устройства

(ожидание прихода очередной команды) представлен черным цветом.

Изменение параметров команд и микрокоманды сопровождается соот-

ветствующим изменением схемы их выполнения, которая выводится на

экран. При варьировании параметров микрокоманды изменяется шири-

на ее поля на схеме.

Исполняемый модуль программы моделирования имеет имя Labcv

и находится в папке Lab 1. Его запуск осуществляется традиционным

способом. После запуска на экране появляется основное окно, которое

позволяет задать параметры модели и режим моделирования. Все пере-

численные значения и режимы устанавливаются с помощью соответст-

вующих кнопок, как это принято в Windows. Если запуск модели был

осуществлѐн в тактовом режиме, то каждый раз для продолжения рабо-

55

ты необходимо нажимать на кнопку «Следующий такт».

Выборка

команд

(1)

Декодирова-

ние КОП

(2)

Выборка

операндов

(3)

Выполнение

операции

(4)

Запись

результата

(5)

желтый голубой синий красный светло-

зеленый

Р и с . 2 . 2 . Представление последовательности микрокоманд

при моделировании типовой команды

Во время работы программы в обоих режимах на экране цветом

представляется реализация команд, выводится количество завершенных

на данный момент тактов, среднее время выполнения команды и сум-

марный простой устройств в тактах. Работа модели прекращается, если

выполнены все команды заданной последовательности. При этом про-

грамма автоматически завершает работу и осуществляет подсчѐт и вы-

вод всех характеристик:

среднего времени выполнения одной команды;

суммарного времени ожидания устройств в системе;

графиков зависимости среднего времени выполнения команды от

количества команд и от длительностей каждой из пяти микрокоманд в

команде;

пяти графиков зависимости среднего времени ожидания каждого

обрабатывающего устройства от длительностей любой из пяти микро-

команд в команде.

Перечисленные графики выводятся после нажатия кнопки «Графи-

ки» в соответствующие окна, которые можно расположить каскадом и

просматривать в любой последовательности, нажав соответствующую

кнопку.

МЕТОДИКА ВЫПОЛНЕНИЯ ЛАБОРАТОРНОЙ РАБОТЫ

56

Подготовка к работе

Знакомство со всеми разделами руководства.

1. Получение у преподавателя задания на исследование конвейера

с различными параметрами потока команд.

2. Исследование заданного конвейера.

3. Оформление отчета.

Последовательность выполнения лабораторной работы

В лабораторной работе необходимо исследовать следующие режимы

работы конвейера команд:

1) с одинаковым количеством команд и одинаковыми длительно-

стями микрокоманд. Длительности последних изменяются во всех

командах от 1 до 5 (30) тактов (по заданию преподавателя). Количе-

ство команд в последовательности также задается преподавателем;

2) с переменным количеством команд и одинаковыми длитель-

ностями микрокоманд. Количество команд в последовательно-

сти изменяется от 1 до 10 (по заданию преподавателя). Длитель-

ности микрокоманд задаются преподавателем;

3) с изменением длительности последней микрокоманды. Преде-

лы длительности микрокоманды задаются преподавателем. Дли-

тельности остальных микрокоманд остаются постоянными;

4) с изменением длительности первой микрокоманды. Пределы

длительности микрокоманды задаются преподавателем. Длитель-

ности остальных микрокоманд остаются постоянными;

5) с изменением длительности одной из средних микрокоманд. Пре-

делы длительности и тип микрокоманды задаются преподавателем.

Длительности остальных микрокоманд остаются постоянными.


Отчет должен содержать следующее:

1) название и цель работы;

2) исходные данные;

57

3) графики зависимостей, полученных на ЭВМ (по указанию пре-

подавателя);

4) выводы об эффективных режимах работы конвейера.


1. Назовите основные методы повышения производительности современ-

ных вычислительных систем.

1. Какое количество обрабатывающих устройств необходимо для органи-

зации работы конвейера?

1. Как влияет количество команд в последовательности на эффективность

работы конвейера?

1. Как влияет изменение длительностей микрокоманд в последовательно-

сти команд на эффективность работы конвейера?

1. При каком соотношении длительностей микрокоманд работа конвейера

наиболее эффективна?

1. Как влияет на эффективность работы конвейера изменение длительно-

сти первой микрокоманды?


сти последней микрокоманды?


сти одной из средних микрокоманд?

1. Какой основной прием используется для согласования скоростей рабо-

ты различных устройств конвейера?

1. Сформулируйте предложения по наиболее эффективной организации

работы конвейера с предложенным вам набором команд.


ИССЛЕДОВАНИЕ КОНФЛИКТОВ В РАБОТЕ КОНВЕЙЕРА

Цель работы: изучение влияния различных конфликтов на эффек-

тивность конвейерной обработки.

58


Одним из основных способов построения высокопроизводительных

систем, как известно, является распараллеливание процессов, которое

используется в конвейерной обработке. Типичную арифметическую ко-

манду, как предлагалось в лабораторной работе № 1, можно разделить

на следующие микрокоманды:

1) выборка команд из памяти (по адресу в счѐтчике команд);

2) декодирование команды;

3) выборка операндов из памяти;

4) выполнение операции в АЛУ;

5) запоминание результата в память.

Если система содержит 5 обрабатывающих устройств, каждое из

которых обеспечивает выполнение одной из перечисленных микроко-

манд, то имеется возможность реализовать конвейерную обработку. Из-

вестно, что наиболее эффективным является режим работы конвейера,

при котором:

все микрокоманды имеют одинаковую длительность;

обрабатывающие устройства располагаются в порядке, соответст-

вующем порядку следования микрокоманд.

Если одно из указанных условий нарушается, то некоторые устрой-

ства будут простаивать, а эффективность снизится. Ситуации, которые

препятствуют очередной команде из потока выполняться в предназна-

ченном для нее такте, называются конфликтами в конвейере. Очевид-

но, что конфликты снижают производительность конвейера. Существу-

ет три типа конфликтов:

1) структурные, которые возникают из-за занятости отдельных ре-

сурсов (когда аппаратные средства не могут поддерживать выполнение

команд в режиме с совмещением);

2) конфликты по данным, появляющиеся, если выполнение одной

команды зависит от результата предыдущей;

59

3) конфликты по управлению, которые возникают при наличии

команд условных переходов и других команд, изменяющих значе-

ние счетчика команд.

Все конфликты приводят к приостановке выполнения команды, в

которой они возникли (pipeline stall), а также всех следующих за ней до

конца конвейера. Эта ситуация называется «конвейерным пузырем»

(pipeline bubble). «Пузырь» проходит по конвейеру, не выполняя ника-

кой работы.

Примером структурных конфликтов являются коллизии, возни-

кающие при промахе в кэш-памяти и при необходимости выполнения

записей в два или более регистров регистрового файла в течение одного

машинного такта. Аналогичная ситуация возникает при разных дли-

тельностях тактов отдельных микрокоманд.

Конфликты по данным связаны с последовательным выполнением

команд в конвейере.

Например, во фрагменте программы

Add R1,R2,R3

Sub R4,R1,R5

And R6,R1,R5

Xor R7,R1,R8

все команды, следующие за Add, используют ее результат (который

записывается в регистр R1) и должны ожидать завершения ее последней

микрооперации. В результате конвейер приостанавливается и образуется

«пузырь». Конфликты по данным возможны везде, где имеет место зави-

симость между командами, и они расположены достаточно близко друг к

другу. Причем эти ситуации могут возникать не только при работе с ре-

гистрами АЛУ, но и при обращении к одной и той же ячейке памяти.

Конфликты по управлению могут быть самыми тяжелыми с точки

зрения потерь производительности конвейера. При выполнении услов-

ного перехода вся цепочка команд, находящихся в начале конвейера,

выполнялась напрасно. Работа конвейера приостанавливается до тех

пор, пока в его начало не будет загружена команда с новым адресом

60

(адресом перехода). Однако эффект от конфликта можно уменьшить,

если учесть, что значение счетчика команд изменяется только в одном

из двух случаев (когда переход происходит).

В реальных системах реализованы различные меры борьбы с пере-

численными конфликтами. Например, структурные конфликты могут

быть ликвидированы за счет создания так называемых «полностью кон-

вейерных устройств», в которых длительности тактов выполнения всех

микрокоманд одинаковы, используется раздельная память команд и

данных и другие средства. Конфликты по данным устраняются с помо-

щью оптимизирующих компиляторов или аппаратных средств микро-

процессоров, которые изменяют порядок выполнения команд в про-

грамме так, чтобы команды, связанные по данным, располагались в ней

на расстоянии, превышающем длину конвейера. Другим путем ликви-

дации этих конфликтов является расширение регистровой и кэш памяти,

в частности, создание регистровых файлов, у которых запись данных

производится в разные ячейки. Конфликты по управлению устраняются

за счет дублирования ветвей, а также использования так называемого

отсроченного или прогнозируемого перехода.



щей в среде Windows XP/7. В ней используется та же программа имита-

ционного моделирования, что и в работе № 1. Она позволяет выполнить

следующее:

варьировать количество команд в последовательности от 3 до 10 (по

умолчанию их 3);

изменять количество тактов любой микрокоманды в диапазоне от 1

до 30 (по умолчанию эти значения равны единице);

задать координату «пузыря» в конвейере. Она соответствует номеру

команды, в течение которой конвейер простаивает;

61

установить один из двух режимов моделирования: непрерывно или

по тактам (по умолчанию моделирование осуществляется в непрерыв-

ном режиме).

В имитационной модели, как и в первой работе, последовательность

микрокоманд в команде для наглядности изображена разными цветами,

как показано на рис. 2.2, а «пузырь», который приводит к задержке в ра-

боте конвейера, представляется черным цветом (цветом фона).

Исполняемый модуль программы моделирования имеет имя Labcv

и находится в папке Lab 2. Его запуск осуществляется традиционным

способом. После запуска на экране появляется основное окно, которое

позволяет задать параметры модели и режим моделирования. Все пере-

численные значения и режимы устанавливаются с помощью соответст-

вующих кнопок. Если запуск модели был осуществлѐн в тактовом ре-

жиме, то каждый раз для продолжения работы необходимо нажимать на

кнопку «Следующий такт».

Во время работы программы в обоих режимах на экране цветом

представляется реализация команд, выводится количество завершенных

на данный момент тактов, среднее время выполнения команды и сум-

марный простой устройств в тактах. Работа модели прекращается, если

завершены все команды заданной последовательности. При этом про-

грамма автоматически прекращает работу и осуществляет подсчѐт и вы-

вод следующих характеристик:

среднее время выполнения одной команды;

суммарное время ожидания устройств в системе;

графики зависимости среднего времени выполнения команды от

количества команд и от длительностей каждой из пяти микрокоманд в

команде;

пять графиков зависимости среднего времени ожидания каждого

обрабатывающего устройства от длительностей любой из пяти микро-

команд в команде.

Перечисленные графики, как и в работе № 1, выводятся после на-

жатия кнопки «Графики» в соответствующие окна, которые можно рас-

62

положить каскадом и просматривать в любой последовательности, вы-

брав необходимую кнопку.



1. Знакомство со всеми разделами руководства.

2. Получение у преподавателя задания на исследование конвейера с

различными параметрами потока команд и координатой «пузыря»

в нем.

3. Исследование заданного конвейера.

4. Оформление отчета. 5.



функционирования конвейера команд:

1) с одинаковым количеством команд, одинаковыми длительно-

стями микрокоманд и изменяющимся положением начала

«пузыря» в конвейере. Начало «пузыря» изменяется в пределах,

задаваемых преподавателем. Количество команд в последователь-

ности и длительности тактов микрокоманд также задаются препо-

давателем;

2) с одинаковым количеством команд, изменяющейся длитель-

ностью первой микрокоманды и постоянным положением на-

чала «пузыря» в конвейере. Пределы изменения длительности

первой микрокоманды и все остальные параметры задаются пре-

подавателем;


ностью последней микрокоманды и постоянным положением

начала «пузыря» в конвейере. Пределы изменения длительно-

сти последней микрокоманды и все остальные параметры задают-

ся преподавателем;

63


ностью одной из средних микрокоманд и постоянным поло-

жением начала «пузыря» в конвейере. Номер и пределы изме-

нения длительности средней микрокоманды, а также все осталь-

ные параметры задаются преподавателем.

Указания по оформлению отчета




3) графики зависимостей, полученных на ЭВМ (по указанию пре-

подавателя);

4) выводы об эффективных режимах работы конвейера и влиянии

положения и длительности «пузыря» на производительность кон-

вейера.


1. Какое количество обрабатывающих устройств необходимо для функ-

ционирования конвейера?

2. Какие типы конфликтов в конвейере вы знаете?

3. Как устраняются структурные конфликты в конвейере?

4. Какие методы устранения конфликтов по данным вы знаете?



6. Как устраняются конфликты по управлению в конвейере?

7. Как влияет на эффективность работы конвейера наличие «пузыря»?

8. Как влияет на эффективность работы конвейера изменение положения

«пузыря»?


стей микрокоманд при постоянном положении начала «пузыря»?

10. Сформулируйте предложения по наиболее эффективной организа-

ции работы конвейера с предложенным вам набором команд.

64


ИССЛЕДОВАНИЕ ПРИНЦИПОВ

МУЛЬТИКОНВЕЙЕРНОЙ ОБРАБОТКИ

Цель работы: изучение принципов мультиконвейерной обработки с

помощью простейшей имитационной модели.


Исследования, проведенные в лабораторных работах № 1 и №2, по-

казывают, что при эффективной организации работы конвейера время

выполнения одной команды в нем стремится к одному такту (длитель-

ности одной микрокоманды). Дальнейшее повышение производитель-

ности возможно только за счет параллельного выполнения нескольких

команд в одном такте. Для этого в процессор необходимо включить не-

сколько параллельно работающих конвейеров, т.е. использовать муль-

тиконвейерную архитектуру. Такую архитектуру имеют все современ-

ные микропроцессоры, причем в них, как правило, имеются конвейер-

ные устройства различных типов: для длинных и коротких операций

или для операций с памятью, команд целочисленной арифметики и

арифметики с плавающей точкой.

Эффективность работы мультиконвейерного АЛУ зависит от струк-

туры и числа конвейеров, а также от класса реализуемых на этом АЛУ

алгоритмов. Целью предлагаемой лабораторной работы является иссле-

дование влияния длины последовательности команд и их типов, а также

типов конвейерных устройств на эффективность работы системы. В ра-

боте изучается архитектура, содержащая до 10 обычных (5-

ступенчатых) и до 10 длинных (10-ступенчатых) конвейеров.

65



щей в среде Windows XP /7. Программа имитационного моделирования

конвейера команд составлена на языке Delphi 7.0 и позволяет выполнить

следующее:

варьировать количество команд в последовательности от 100 до 500

(по умолчанию их 100);

включать в структуру только короткие конвейеры или добавлять к

ним длинные (по умолчанию система содержит один короткий конвей-

ер);

изменять количество конвейеров обоих типов от 1 до 10.

Исполняемый модуль программы моделирования имеет имя Con-

vMod и находится в папке Lab 3. Его запуск осуществляется традици-

онным способом. После запуска на экране появляется основное окно,

которое позволяет задать параметры модели и режим моделирования.

Предусмотрено три режима моделирования:

непрерывный;

потактовый;

по таймеру.

Их выбор осуществляется с помощью меню Режим моделирова-

ния.

Непрерывный режим практически не позволяет пользователю сле-

дить за ходом моделирования. Он используется, если необходимо быст-

ро получить результаты, например, среднее время выполнения команды

или количество тактов простоя конвейеров.

Потактовый режим реализуется так же, как и в предыдущих рабо-

тах. При этом имеется возможность в любой момент просматривать с

помощью полос прокрутки содержимое кэша команд, кэша данных,

оперативной памяти и выходной очереди, а также выходного буфера.

Режим «по таймеру» позволяет варьировать скорость моделирова-

ния. При этом имитация осуществляется непрерывно. Имеется возмож-

66

ность в любой момент просматривать с помощью полос прокрутки со-

держимое кэшей команд и данных, оперативной памяти и выходной

очереди, а также выходного буфера. Интервал между тактами можно

задать в меню Файл Настройка Другие. По умолчанию он равен

1 секунде.

Перед началом моделирования необходимо задать исходные дан-

ные (выполнить настройку модели). Эта процедура выполняется с по-

мощью меню Файл Настройка. При выборе указанного пункта по-

является окно, содержащее несколько закладок. Выбрав одну из них,

можно задать соответствующие параметры модели. Так с помощью за-

кладки Команды устанавливается количество команд в моделируемой

последовательности. Как отмечалось, оно может изменяться в пределах

от 100 до 500. Здесь же имеется кнопка, позволяющая включить в по-

следовательность длинные команды и задать их чередование. С помо-

щью закладки Конвейеры устанавливается количество этих устройств.

Имеется возможность включить в структуру системы длинные конвейе-

ры и задать их количество. Остальные параметры в данной лаборатор-

ной работе не используются и будут рассмотрены позднее.

Имитация выполнения последовательности команд в модели начи-

нается после настройки и выбора пункта меню Файл Пуск. При этом

происходит перемещение номеров команд из их кэша через конвейер-

ные обрабатывающие устройства в выходной буфер и очередь. Модели-

рование заканчивается, когда все команды оказываются в выходной

очереди. Результаты представляются в виде общего количества выпол-

ненных тактов и среднего числа тактов на команду.

Программа, реализация которой имитируется моделью, как отмеча-

лось выше, может содержать операции обычной длины или представ-

лять собой смесь коротких и длинных команд, которые можно обрабо-

тать на соответствующих конвейерах. Длинные команды при отображе-

нии во входной и выходной очередях, а также в выходном буфере име-

ют больший размер, чем обычные. При прохождении конвейеров все

операции представляются одинаковыми размерами.

67




2. Получение у преподавателя задания на исследование системы

с различными параметрами потока команд и типами конвейе-

ров.

3. Исследование заданной мультиконвейерной структуры.




функционирования мультиконвейерной архитектуры:

1) наиболее простой – с одним коротким конвейером и соответст-

вующими командами, число которых равно 100, 300 и 500;

2) по заданию преподавателя варьировать количество коротких

конвейеров от 2 до 5 при тех же условиях;

3) задать один длинный и один короткий конвейер и последова-

тельность операций, в которой длинная команда стоит после

каждой короткой, а общее число команд равно 100, 300 и 500;

4) исследовать структуру с несколькими (по заданию преподавате-

ля) короткими конвейерами и одним длинным, в которой вы-

полняется та же последовательность команд, что и в п. в;

5) исследовать структуру с несколькими (по заданию преподавате-

ля) длинными конвейерами и одним коротким, в которой вы-

полняется та же последовательность команд, что и в п. в;

6) Исследовать структуру с несколькими длинными и нескольки-

ми короткими конвейерами (по заданию преподавателя), в ко-

68

торой длинная команда стоит после двух, трех и т.д. (по заданию

преподавателя) коротких команд.

Указания по оформлению отчета




3) общую структуру исследованной в работе мультиконвейерной

системы;

4) график зависимости средней длительности выполнения команды

от длины программы;

5) семейство графиков зависимостей среднего времени выполне-

ния команды от количества конвейеров каждого типа;

6) семейство графиков зависимостей средней длительности выпол-

нения команды от длины промежутка между длинными коман-

дами в программе;

7) выводы об оптимальной архитектуре и эффективных режимах рабо-

ты системы и их зависимости от структуры выполняемой програм-

мы.


1. Какое минимальное время выполнения команды можно получить с

помощью одного конвейера, и при каких условиях?

2. Как влияет количество конвейерных устройств на производительность

системы?

3. Как влияет использование конвейерных устройств разных типов на

производительность системы?

4. Что дает использование длинных конвейеров?

5. Как влияет длина программы на производительность системы?

6. Зависит ли производительность системы от типов команд программы?

7. Как влияет чередование длинных и коротких команд на производи-

тельность системы?

69

8. Какая структура программы наиболее просто реализуется исследован-

ной вами системой?

9. Какой из известных вам процессоров имеет конвейеры, подобные тем,

которые изучались в лабораторной работе?


работы мультиконвейерной системы с предложенным вам набором ко-

манд.


ИССЛЕДОВАНИЕ КОНФЛИКТОВ

В МУЛЬТИКОНВЕЙЕРНЫХ СИСТЕМАХ

Цель работы: изучение влияния различных конфликтов на эффек-

тивность функционирования мультиконвейера.


В предыдущей работе отмечалось, что современные микропроцес-

соры, как правило, имеют несколько конвейерных устройств различных

типов: для длинных и коротких операций или для операций с памятью,

команд целочисленной арифметики и арифметики с плавающей точкой.

Эффективность работы такого мультиконвейерного АЛУ зависит от

структуры и числа конвейеров, а также от класса реализуемых на этом

АЛУ алгоритмов.

При работе любого числа конвейеров могут возникать конфликты,

которые снижают их производительность. Как отмечалось ранее, суще-

ствует три типа конфликтов:

по данным, появляющиеся, если выполнение одной команды зави-

сит от результата предыдущей;

структурные, возникающие из-за занятости отдельных ресурсов

(когда аппаратные средства не могут поддерживать выполнение опера-

ций в режиме с совмещением);

70

3) по управлению, возникающие при наличии команд переходов и

других операций, изменяющих значение счетчика команд.

Все конфликты приводят к приостановке выполнения команды, в

которой они возникли, а также всех следующих за ней до конца конвей-

ера. Их влияние на характеристики системы с одним конвейером изуча-

лось в лабораторной работе № 2.

В настоящей работе предлагается исследовать поведение мульти-

конвейерного АЛУ, в котором возникают коллизии первых двух типов.

Конфликты по данным, как известно, появляются там, где имеет место

зависимость между командами, и они расположены достаточно близко

друг к другу. Причем эти ситуации возникают как при работе с регист-

рами АЛУ, так и при обращении к одной и той же ячейке кэш-памяти.

Примером структурных конфликтов являются коллизии, возникающие

при промахе в кэш-памяти или при необходимости выполнения записей

в два или более регистра регистрового файла процессора в течение од-

ного машинного такта.

В реальных системах конфликты по данным устраняются с помо-

щью оптимизирующих компиляторов или аппаратных средств микро-

процессоров, которые изменяют порядок выполнения команд в про-

грамме так, чтобы связанные команды были отделены друг от друга на

соответствующее расстояние в тактах. Другим путем ликвидации этих,

а также структурных коллизий, является расширение регистровой па-

мяти и кэш-памяти, в частности, создание регистровых файлов, у кото-

рых запись данных производится в разные ячейки.

В настоящей работе имеется возможность воспроизвести конфликт

по данным между двумя соседними командами программы, которые

именуются связкой. Такие операции в модели выделяются красным цве-

том. В связку могут входить как обычные команды, так и длинные. Если

в некоторый конвейер поступает одна из операций связки, то вторая

ожидает во входной очереди, пока первая не пройдет по конвейеру и не

попадет в выходной буфер. В это время для заполнения конвейеров из

входной очереди выбираются следующие команды.

71

В модели также может воспроизводиться структурный конфликт,

когда операнды очередной команды отсутствуют в кэш-памяти. Такие

операции в программе называются командами записи/чтения из памяти.

Операции записи считаются более длинными, чем чтение, и обрабаты-

ваются в длинных конвейерах. Если в кэш-памяти не оказывается дан-

ных для выполнения очередной команды, то она ожидает во входном

буфере. В это время для заполнения конвейеров из очереди выбираются

следующие команды.



щей в среде Windows XP/7 и выше. В ней используется та же программа

имитационного моделирования, что и в лабораторной работе №3. Она

позволяет выполнить следующее:



включать в структуру только короткие конвейеры или добав-

лять к ним длинные (по умолчанию система содержит один корот-

кий конвейер);

изменять количество конвейеров обоих типов от 1 до 10;

включить в последовательность команд длинные, связанные по

данным, а также операции работы с памятью.

Исполняемый модуль программы моделирования имеет имя Con-

vMod и находится в папке Lab 4. Его запуск осуществляется традици-

онным способом. После запуска на экране появляется основное окно,

которое позволяет задать параметры модели и один из трех режимов

моделирования: непрерывный, потактовый и по таймеру. Их выбор, как

и в предыдущей работе, осуществляется с помощью меню Режим мо-

делирования.

Вначале необходимо задать исходные данные (выполнить настрой-

ку модели). Эта процедура, как и в предыдущей работе, выполняется с

72

помощью меню Файл Настройка. При выборе указанного пункта

появляется окно, содержащее несколько закладок. С помощью закладки

Команды устанавливается количество команд в моделируемой после-

довательности (от 100 до 500). Здесь же находится кнопка, позволяющая

включить в последовательность длинные операции и задать их чередо-

вание.

Имеется возможность исследовать влияние на характеристики сис-

темы одного из двух типов конфликтов: по данным или по обращению к

кэш-памяти. В первом случае помечается пункт «Включить связанные

команды», а также задается чередование связок и других команд (по

умолчанию через одну).

Для исследования влияния на характеристики системы конфликтов

по обращению к кэш-памяти выбирается пункт «Включить команды ра-

боты с памятью», а также задается их чередование с другими операция-

ми (по умолчанию через одну). Кроме того, имеется возможность уста-

новить процентное соотношение команд записи и чтения между собой

(по умолчанию в смеси 10% операций записи и 90% – чтения). Увели-

чение процента одной из этих операций приводит к соответствующему

уменьшению процента другой, так что суммарный процент всегда равен

100.

С помощью закладки Конвейеры устанавливается количество этих

устройств. В данной лабораторной работе необходимо включить в

структуру системы длинные конвейеры и задать их количество (по

умолчанию оно равно 1).

Имитация выполнения последовательности команд в модели, как и

в предыдущей работе, начинается после настройки и выбора пункта ме-

ню Файл Пуск. При этом происходит перемещение номеров команд

из их кэша через конвейерные обрабатывающие устройства в выходной

буфер и очередь. Моделирование заканчивается, когда все команды ока-

зываются в выходной очереди. Результаты представляются в виде обще-

го количества выполненных тактов, среднего числа тактов на команду и

количества промахов при обращении к кэш-памяти.

73


лось выше, может представлять собой смесь коротких и длинных ко-

манд, которые можно обработать на соответствующих конвейерах.

Длинные команды при отображении во входной и выходной очередях, а

также в выходном буфере имеют больший размер, чем обычные. При

прохождении конвейеров все операции представляются одинаковыми

размерами. Кроме того, в последовательность команд могут быть вклю-

чены либо связки (пары операций, связанных по данным), либо коман-

ды работы с памятью. Перечисленные операции обозначаются следую-

щими цветами: связка – красным, чтение – зеленым, а запись – желтым.

Команды записи считаются более длинными, чем чтение, и обрабаты-

ваются в длинных конвейерах.




2. Получение у преподавателя задания на исследование системы

с различными параметрами потока команд, типами конвейеров

и конфликтов.




В лабораторной работе необходимо исследовать следующие кон-

фликты и режимы функционирования мультиконвейерной архитекту-

ры:

1) наиболее простой – с одним коротким конвейером и соот-

ветствующими командами, число которых равно 100, 300 и

500, а также со связками, которые следуют через:

74

1 команду;

5 команд;

10 команд;

2) с несколькими короткими конвейерами и соответствую-

щими командами, число которых равно 100, 300 и 500, а также

со связками, которые следуют через:

1 команду;

5 команд;

10 команд;

3) с одним длинным и одним коротким конвейером и после-

довательностью команд, в которой длинная команда стоит

после каждой короткой. Общее число команд равно 100, 300

и 500, а также имеются связки, которые следуют через:

1 команду;

5 команд;

10 команд;

4) с несколькими длинными и одним короткими конвейера-

ми (количество задается преподавателем) и последовательно-

стью команд, в которой длинная команда стоит после каж-

дой короткой. Общее число команд равно 100, 300 и 500, а

также имеются связки, которые следуют через:

1 команду;

5 команд;

10 команд;

5) с несколькими длинными и короткими конвейерами (ко-

личество задается преподавателем) и последовательностью

команд, в которой длинная команда стоит после заданного

количества коротких (задается преподавателем). Общее чис-

ло команд равно 100, 500 и 300, а также имеются связки, кото-

рые следуют через:

1 команду;

75

5 команд;

10 команд;


довательностью команд, в которую включить команды с

памятью, причем соотношение команд записи - 10%, а чте-

ния – 90%. Общее число команд равно 100, 300 и 500, а опе-

рации с памятью следуют через:

1 команду;

5 команд;

10 команд;


довательностью операций, в которую включить команды с

памятью, причем соотношение команд записи - 50%, чте-

ния – 50%. Общее число команд равно 100, 300 и 500, а опе-

рации с памятью следуют через:

1 команду;

5 команд;

10 команд;


довательностью операций, в которую включить команды с

памятью, причем соотношение команд записи - 90%, а

чтения – 10%. Общее число команд равно 100, 300 и 500, а

операции с памятью следуют через:

1 команду;

5 команд;

10 команд;

9) с несколькими длинными и короткими конвейерами (ко-

личество задается преподавателем) и последовательностью

операций, в которую включить команды с памятью, при-

чем соотношение команд записи - 90%, а чтения – 10%.

Общее число команд равно 100, 300 и 500, а операции с памя-

тью следуют через:

76

1 команду;

5 команд;

10 команд.

Указания по оформлению отчета.




3) общую структуру исследованной в работе мультиконвейерной

системы;


ния команды в потоке от количества команд, между которыми

находятся связки, для одного и нескольких коротких конвейе-

ров;


ния команды в потоке от количества команд, между которыми

находятся связки, для одного короткого и одного длинного

конвейеров;

6) семейство графиков зависимостей среднего времени выполнения

команды в потоке от количества команд, между которыми нахо-

дятся операции работы с памятью, для одного и нескольких ко-

ротких конвейеров;


команды в потоке от количества операций, между которыми на-

ходятся команды обращения к памяти, для одного короткого и од-

ного длинного конвейеров и различных процентных соотношений

команд записи и чтения;

8) выводы об оптимальной архитектуре и эффективных режимах ра-

боты системы и их зависимости от структуры выполняемой про-

граммы.


77

1. Какие типы конфликтов в конвейере вы знаете?





5. Как влияют конфликты по данным на эффективность работы одного

короткого конвейера?

6. Как влияют конфликты по данным на эффективность работы несколь-

ких коротких конвейеров?

7. Как влияет порядок следования связанных команд на эффективность

работы одного короткого конвейера?


работы нескольких коротких конвейеров?


работы системы коротких и длинных конвейеров?

10. Как влияет порядок следования команд работы с памятью на эффектив-

ность работы системы?

11. Как влияет процентное соотношение команд записи и чтения на эффек-

тивность работы системы?


работы конвейера с предложенным вам набором команд.


ИССЛЕДОВАНИЕ ТИПОВЫХ СТРУКТУР

КЭШ-ПАМЯТИ

Цель работы: изучение с помощью простейшей имитационной мо-

дели типовых структур и особенностей взаимодействия кэш и опера-

тивной памяти современных вычислительных систем.


Память – совокупность устройств, служащих для приема, хранения

78

и выдачи данных в центральный процессор или внешнюю среду компь-

ютера. Основные операции с памятью – запись и чтение. Организация

памяти имеет сложный характер и строится по иерархическому принци-

пу. Основная идея такой иерархии – согласование скоростей работы

операционных устройств, в первую очередь процессора, с запоминаю-

щими устройствами [1,3].

Типовая иерархическая организация памяти имеет вид, представ-

ленный на рис. 2.3, где показаны диапазоны значений емкости и произ-

водительности устройств памяти для современных компьютеров.

Регистровая память или регистровый файл изготавливается в кри-

сталле процессора по такой же технологии и имеет такое же быстродей-

ствие, как и операционные элементы процессора. Кэш-память первого

уровня также выполняется внутри процессора, что дает возможность

обращения к командам и данным с тактовой частотой работы процессо-

ра.

Во многих современных моделях процессоров кэш-память второго

уровня интегрирована в ядро процессора. При этом возможна организа-

ция кэш-памяти третьего уровня, выполненной на отдельной микросхе-

ме с высоким быстродействием и помещенной в картридж процессора.

ОРГАНИЗАЦИЯ КЭШ-ПАМЯТИ

Основная задача кэш-памяти – согласование работы быстрого про-

цессора и медленной основной памяти. Кэш-память исполняет роль бу-

фера между ОП и процессором (рис. 2.4). Использование кэш-памяти

базируется на «принципе локальности ссылок».

Это означает, что следующее обращение к памяти в программе с

большой вероятностью произойдет к тому же блоку данных, который

находится в данный момент в кэш-памяти.

79

Быстродействие Емкость памяти

64 Байт- 4 Кбайт

32 – 128 Кбайт

256 Кбайт –

12 Мбайта

Процессор

Регистровая память

Кэш- память 1-го уровня

Кэш- память 2-го уровня

1 нс

1-5 нс

1-5 нс

ОЗУ (RAM) ПЗУ (ROM)

CD/DVD НDD

Массовая память.

Архивная память

Внутренняя

память

Внешняя

память

500 Мбайт-

8 Гбайт

100 Гбайт –

2 Терабайта

Сотни Терабайт

5-40 нс

2-20 мс

Секунды -

минуты

SSD

Кэш- память 3-го уровня 1 – 24 Мбайт 2-10 нс

Рис. 2.3. Иерархическая организация памяти

ОЗУ – оперативное запоминающее устройство; ПЗУ – постоянное запоминающее

устройство; CD/DVD – накопитель на оптических дисках; HDD (Hard Disk Drive) -

накопитель на жестком магнитном диске; SSD (Solid State Drive) – накопитель на

«твердом» диске

Кэш-память разбивается на строки по 32 байта, соответствующие

одному стандартному пакетному циклу обращения к динамической па-

мяти. На такие же строки условно разделяются и страницы основной

памяти. Обмен информацией между ними осуществляется строками,

80

даже если необходимо передать только один байт.

Данные

Кэш-память L2

Системная шина

Кэш-

контроллер

ОП

Адрес

Адрес

Кэш-память L1

Процессор

Адрес

Адрес Адрес

Данные Данные

Рис. 2.4. Двухуровневая кэш-память в компьютере

Процессор, выполняя команду, запрашивает операнд по некоторому

адресу в адресном пространстве. Кэш-контроллер проверяет, есть ли в

кэш-памяти строка данных, соответствующая запрашиваемому адресу.

В случае наличия такой строки ситуация называется кэш-попадание. Ес-

ли строки в кэш-памяти нет, то происходит кэш-промах, и кэш-

контроллер инициирует обращение к основной памяти ОП для переписи

из нее нужной строки в кэш-память.

В связи с этим возникает проблема замены какой-либо строки в кэ-

ше на новую строку из ОП. Для этого используют специальные дисцип-

лины замещения строк. Эти функции выполняет кэш-контроллер.

В современных вычислительных системах используются три типа

организации кэш-памяти:

с прямым отображением;

полностью ассоциативная;

множественно-ассоциативная.

Кэш-память с прямым отображением. Каждая строка кэш-

81

памяти может содержать строку основной памяти только из определен-

ного подмножества адресов, причем эти подмножества не пересекаются.

Поиск состоит из следующих шагов:

определение, в какое из подмножеств адресов основной памяти по-

падает адрес строки, выработанный процессором;

обращение к единственной соответствующей строке и сравнение ее

тега с адресом от центрального процессора для определения, является

ли эта строка искомой.

На рис. 2.5 приведен пример структуры кэш-памяти с прямым ото-

бражением. Для простоты дана структура ОП, содержащей 16 строк

данных, и кэш-память объемом в четыре строки.

Рис.2.5. Кэш-память с прямым отображением

Все строки основной памяти, имеющие S одинаковых младших раз-

Индекс Данные

00

01

11

Строка 9

Строка 11 10

Тег

Строка 4 01

ША Адрес

1001

Тег

10

ОП

Строка 9 ШД

Индекс

01

Строка 15 1111

10

10

Строка 0 0000

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

Строка 1

Строка 2

Строка 3

Строка 5

Строка 6

Строка 7

Строка 8

Строка 9

Строка 10

Строка 11

Строка 12

Строка 13

Строка 14

Кэш -память

Строка 4

00 Строка 2

Выборка

строк по

индексу и

сравнение

тегов

0001

82

рядов , объединяются в подмножества, которые могут отображаться в

кэше в строке с индексом, равным коду этих разрядов. В нашем приме-

ре индекс образуют два младших разряда адреса ОП. Следовательно,

например, строки 1, 5, 9 и 13 могут находиться только в строке кэша с

индексом 01 и ни в какой другой. В общем случае если разрядность ад-

реса ОП равна N, а разрядность индекса – n, то адресные теги содержат

оставшиеся N-n разрядов адреса строки.

Преимущество описываемой кэш-памяти состоит в простоте орга-

низации и низкой стоимости. Основной недостаток – ограниченное чис-

ло комбинаций строк в кэше, что приводит к увеличению процента кэш-

промахов. Например, строки 5 и 9 не могут одновременно находиться в

кэш-памяти, даже если есть свободные места для других индексов.

Полностью ассоциативная кэш-память. В такой памяти лю-

бая строка ОП может находиться в любом месте кэш-памяти, причем в

любой комбинации с другими строками. Комбинационные схемы срав-

нения СС1-СС4 (рис. 2.6) одновременно анализируют все теги строк,

находящихся в кэше в данный момент, и сравнивают их с адресом, по-

ступившим с шины адреса от процессора.

При кэш-попадании строка считывается в шину данных (ШД). При

кэш-промахе происходит замещение строки в кэш-памяти на требуемую

строку из ОП.

При кэш-попадании строка считывается в шину данных (ШД). При

кэш-промахе происходит замещение строки в кэш-памяти на требуемую

строку из ОП.

Преимущество данной памяти состоит в высокой скорости считы-

вания. Недостаток – в сложности аппаратной реализации.

83

ША

Адрес

0101


1001

ОП

Строка 0

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

Строка 1

Строка 2

Строка 3

Строка 9

Строка 5

Строка 6

Строка 7

Строка 8

Строка 9

Строка 10

Строка 11

Строка 12

Строка 13

Строка 14

Кэш-память

Строка 4

Адресный тег Данные

0010 Строка 2

Строка 5

Строка 1

0101

0001

Выборка

строк

СС1

СС2

СС3

СС4

ШД Строка 5

0000

Рис. 2.6. Полностью ассоциативная кэш-память

Множественно-ассоциативная кэш-память. Этот вид памяти

является промежуточным между двумя рассмотренными выше. В нем

сочетаются простота кэша с прямым отображением и скорость ассоциа-

тивного поиска.

Кэш-память делится на непересекающиеся подмножества (блоки)

строк. Каждая строка основной памяти может попадать только в одно

подмножество кэша. Для поиска блоков используется прямое отображе-

ние, а для поиска внутри подмножества – полностью ассоциативный

поиск. Число строк в подмножестве кэша определяет число входов

(портов) самого кэша.

Если 2n строк кэша разбивается на 2S непересекающихся подмно-

жеств, то S младших разрядов оперативной памяти показывают, в каком

из подмножеств (индексов) должен вестись ассоциативный поиск.

84

Старшие N-S разрядов адреса основной памяти являются тегами.

Если S=0, то получим одно подмножество, что соответствует пол-

ностью ассоциативной кэш-памяти. Если S=n, то получим 2n подмно-

жеств (то есть одна строка – одно подмножество). Это кэш-память с

прямым отображением. Если 1 S n-1, то имеем множественно-

ассоциативную кэш-память.

На рис. 2.7 приведен пример кэша, где S=1, то есть имеются два

подмножества кэш-памяти. Это двухвходовая множественно-

ассоциативная кэш-память.

ША

Адрес

1011

Индекс

1

Схемы

сравнения

СС1 и СС2


ОП

Индекс Строка 0

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

Строка 1

Строка 2

Строка 3

Строка 4

Строка 5

Строка 6

Строка 7

Строка 8

Строка 9

Строка 10

Строка 11

Строка 12

Строка 13

Строка 14

Кэш-память

Строка 4

Тег Данные

010 0

011

001

101

Строка 6

Строка 3

Строка 11

Выбор

индекса

0000

1

Тег

101

ШД Строка 11

Рис. 2.7. Множественно-ассоциативная кэш-память

Физический адрес 1011, выработанный процессором, разделяется

на индекс 1, равный младшему разряду, и тег 101. По индексу выбира-

85

ется второе подмножество строк в кэш-памяти, а затем происходит ас-

социативный поиск среди тегов строк выбранного подмножества. Най-

денная строка 11 с тегом 101 передается в шину данных (ШД). Ассоциа-

тивный поиск производится одновременно по всем тегам с помощью

комбинационных схем сравнения СС1 и СС2.

В современных процессорах используется 4-х и 8-ми входовая кэш-

память. Увеличение числа ее входов приводит к быстрому увеличению

сложности аппаратной реализации той части кэша, которая обеспечива-

ет ассоциативный поиск тегов.

ОСОБЕННОСТИ ЗАПИСИ И ЗАМЕЩЕНИЯ ИНФОРМАЦИИ

В КЭШ-ПАМЯТИ. КОГЕРЕНТНОСТЬ КЭШ-ПАМЯТИ

Обращение по чтению можно начинать сразу и к кэш, и к оператив-

ной памяти. Тогда, если информация отсутствует в кэше, к моменту ус-

тановления этого факта будет уже выполнена часть цикла обращения к

ОЗУ, что может повысить производительность. Если информация име-

ется в кэше, то обращение к оперативной памяти можно остановить.

При обращении по записи используется два метода: запись произ-

водится только в кэш или сразу и в кэш, и в ОЗУ. Эти методы получили

название алгоритмов обратной WB (Write Back) и сквозной записи WT

(Write Through) соответственно. Второй из них более простой, но и бо-

лее медленный, хотя и гарантирует, что копии одной и той же информа-

ции в кэше и оперативной памяти всегда совпадают. Большинство ран-

них процессоров Intel используют именно этот алгоритм.

Алгоритм обратной записи WB более быстрый. Передача информа-

ции в ОЗУ производится только тогда, когда на место данной строки

кэша передается строка из другой страницы ОП, или при выполнении

команды обновления содержимого кэша. Этот алгоритм требует более

аккуратного управления, поскольку существуют моменты, когда копии

одной и той же информации различны в кэше и ОП. Кроме того, не ка-

ждая строка изменяется за время своего пребывания в кэше. Если изме-

86

нения не было, то нет необходимости переписывать строку обратно в

оперативную память. Обычно используют флаг M (modified – изменена)

в памяти тэгов. Он сбрасывается в «0» при первоначальной загрузке

строки в кэш и устанавливается в «1» при записи в нее информации.

При выгрузке строки из кэша запись в ОП выполняется только при еди-

ничном значении флага M.

При возникновении промаха контроллер кэш-памяти должен вы-

брать подлежащую замещению строку. Для прямого отображения аппа-

ратные решения наиболее простые. На попадание проверяется только

одна строка, и только эта строка может быть замещена. При полностью

ассоциативной или множественно-ассоциативной организации кэш-

памяти имеются несколько строк, из которых надо выбрать кандидата в

случае промаха. Для решения этой задачи используют следующие спе-

циальные правила, называемые алгоритмами замещения:

FIFO (First In First Out – первый пришедший – первым выбывает);

LRU (Least Recently Used – дольше других неиспользуемый);

LFU (Least Frequently Used – реже других используемый);

случайный (random).

Первый и последний методы являются самыми простыми в реали-

зации, но они не учитывают, насколько часто используется та или иная

строка кэш-памяти. При этом может быть удалена строка, к которой в

самом ближайшем будущем будет обращение. Вероятность ошибки для

указанных методов гораздо выше, чем у второго и третьего.

В алгоритме FIFO для замещения выбирается строка, первой по-

павшая в кэш. Каждая вновь размещаемая в кэше строка добавляется в

хвост этой очереди. Алгоритм не учитывает фактическое ее использова-

ние. Например, первые загруженные строки могут содержать данные,

требующиеся на протяжении всей работы. Это приводит к немедленно-

му возвращению к только что замещенной строке.

Алгоритм LRU предусматривает, что для удаления следует выби-

рать ту строку, которая не использовалась дольше других. При каждом

обращении к строке ее временная метка обновляется. Это может быть

87

сопряжено с существенными издержками. Однако алгоритм LRU наи-

более часто используется на практике. Недостаток его заключается в

том, что если программа проходит большой цикл, охватывающий мно-

жество строк, может случиться так, что строка, к которой дольше всего

не было обращений, в действительности станет следующей используе-

мой.

Одним из близких к LRU является алгоритм LFU, согласно которо-

му удаляется наименее часто использовавшаяся строка. При этом необ-

ходимо подсчитывать количество обращений к каждой строке и кон-

тролировать его. Может оказаться, что наименее интенсивно использу-

ется та строка, которая только что записана в кэш-память и к которой

успели обратиться только один раз (в то время как к другим строкам об-

ращались больше). Она может быть удалена, что является недостатком

алгоритма LFU.

Содержимое кэш-памяти меняется под управлением процессора.

При этом основная память может оставаться неизменной. С другой сто-

роны, внешние устройства могут изменять данные в ОП в режиме пря-

мого доступа. При этом кэш-память не меняет своих данных. Еще

сложнее ситуация в мультипроцессорных системах, когда несколько

процессоров обращаются к общей памяти. Возникает проблема коге-

рентности кэш-памяти.

Вычислительная система имеет когерентную память, если каждая

операция чтения по адресу, выполненная каким-либо устройством, воз-

вращает значение последней копии по этому адресу независимо от того,

какое из них производило запись последним. Проблема когерентности

является наиболее важной для систем с обратным копированием



щей в среде Windows XP/7 и выше. Программа имитационного модели-

рования составлена на языке Delphi 7.0. В ней представлена упрощенная

88

модель подсистемы «Оперативная память – кэш». Кроме того, в ней

отображены шины адреса и данных микропроцессора.

Имитационная модель воспроизводит процесс выполнения команд

обращения к памяти (чтения и записи). Основное внимание уделено ви-

зуализации процессов взаимодействия устройств подсистемы. Имеется

возможность сравнивать архитектурные решения и алгоритмы замеще-

ния блоков в кэше.

Исходными данными для моделирования являются:

количество команд обращения к памяти;

доля команд чтения в последовательности;

доля команд записи в общей смеси;

объем оперативной памяти (измеряется в строках);

объем кэш-памяти (измеряется в строках);

способ организации работы кэш-памяти:

полностью ассоциативная;

множественно-ассоциативная;


для множественно-ассоциативной памяти задается количество под-

множеств в кэше;

метод обеспечения когерентности памяти;

метод замещения строк в кэш-памяти;

времена чтения и записи в кэш-память (измеряются в тактах);

времена чтения и записи в оперативную память (измеряются в так-

тах).

Результаты моделирования представляются в виде:

количества выполненных команд;

количества выполненных тактов;

среднего времени выполнения команды;

количества промахов при обращении к кэш-памяти.

Исполняемый модуль программы моделирования имеет имя Mem-

ory и находится в папке Lab 5. Его запуск осуществляется традицион-

ным способом. После запуска на экране появляется основное окно, ко-

89

торое позволяет задать параметры модели и один из трех режимов мо-

делирования: непрерывный, потактовый и по таймеру. Их выбор, как и в

предыдущих работах, осуществляется с помощью меню Режим моде-

лирования.

Вначале необходимо задать исходные данные (выполнить настрой-

ку модели). Эта процедура, как и в предыдущих работах, выполняется с

помощью меню Пуск Настройка. При выборе указанного пункта

появляется окно, содержащее несколько закладок.

Закладка кэш позволяет выбрать вид кэш-памяти: полностью ассо-

циативная, множественно-ассоциативная или с прямым отображением.

При выборе множественно-ассоциативной памяти можно задать коли-

чество подмножеств в кэше из следующего ряда: 2, 4, 8. Для множест-

венно-ассоциативной памяти или с прямым отображением в модели кэ-

ша поле тега дополняется полем индекса. На этой вкладке можно также

выбрать метод замещения строк в кэш-памяти: LRU, FIFO, LFU или

произвольный.

Вкладка Взаимодействие позволяет выбрать метод когерентности

памяти: сквозной или обратной записи. При выборе метода обратной

записи в модель кэша добавляется поле БМ – бит модификации, которое

отображает состояние бита модификации для каждой строки. На этой

вкладке можно также задать время обращения (чтение/запись) к кэш и

основной памяти.

Вкладка Команды позволяет указать общее количество команд ра-

боты с памятью (от 1000 до 10000). С помощью этой вкладки можно

также задать процентное соотношение количества команд записи и чте-

ния.

Вкладка Объемы памяти позволяет задать объемы основной (256-

1024) и кэш-памяти (16-64) в строках. Вкладка Другие обеспечивает за-

дание интервала таймера для режима моделирования по таймеру.

После осуществления всех необходимых настроек можно перехо-

дить к исследованиям.

Во время моделирования на шину адреса последовательно посту-

90

пают адреса строк, которые необходимо считать из памяти или переза-

писать. Адреса формируются с помощью генератора случайных чисел.

Блок сравнения и выборки в контроллере кэш-памяти их анализирует и

определяет, есть ли строка с заданным адресом в кэше. Если строка при-

сутствует, то она либо подается на шину данных, либо считывается с

нее и обновляется. Если строки нет (кэш-промах), то идет запрос к ос-

новной памяти. После этого искомая строка либо подается на шину

данных, либо считывается с нее и обновляется. Таким образом в про-

грамме рассматривается также и ситуация конфликта по памяти (кэш-

промах).

Две цифры в скобках в начале имени строки указывают номер вер-

сии ее содержимого. Красные стрелки показывают направление переда-

чи данных. Двунаправленная стрелка между основной и кэш-памятью

обозначает, что в течение такта произошла передача данных сначала из

основной памяти в кэш, а затем – из кэша в основную память.

Выходными данными моделирующей программы являются количе-

ство выполненных тактов и команд, среднее время выполнения коман-

ды в тактах и количество кэш-промахов.




1. Получение у преподавателя задания на исследование архитек-

тур кэш-памяти, алгоритмов замещения и обеспечения коге-

рентности.

2. Исследование заданных архитектур кэш-памяти.



В лабораторной работе необходимо изучить особенности функциони-

рования подсистемы «Оперативная память – кэш» при следующих

значения параметров структуры и режима работы:

91

1) при одинаковых объемах оперативной и кэш-памяти (заданных

по умолчанию), постоянной длине и структуре моделируемой после-

довательности команд для трех типов архитектур:


полностью ассоциативной;

множественно-ассоциативной (2 варианта числа каналов кэш);

2) при том же, что и в п. 1, объеме оперативной памяти и увеличен-

ном в 2 и 4 раза объеме кэш-памяти, постоянной длине и структуре мо-

делируемой последовательности команд для трех типов архитектур:


полностью ассоциативной;

множественно-ассоциативной (2 варианта числа каналов

кэш, как в п. 1);

3) при тех же исходных данных, что и в п. 1, изменить соотноше-

ние команд записи и чтения в моделируемой последовательности по

заданию преподавателя. Выполнить 2-3 варианта такого сочетания;

4) при тех же исходных данных, что и в п. 3, увеличить в 2 раза

времена записи в память каждого типа, а затем – увеличить в 2 раза

времена чтения из обоих типов памяти при первоначальных значени-

ях времен записи;

5) при тех же исходных данных, что и в п. 1, для полностью и

множественно ассоциативной кэш-памяти устанавливать все возмож-

ные методы замещения строк.





3) общую структуру исследованной в работе подсистемы «Опера-

тивная память – кэш»;

92


ния команды и количества кэш-промахов от варьированных в

работе параметров;

5) выводы об эффективных режимах работы подсистемы «Опера-

тивная память – кэш».


1. Какую структуру имеет память современных вычислительных систем?

2. Какие типы кэш-памяти вы знаете?

3. Что такое кэш-промах?

4. Какие существуют способы записи информации в кэш?

5. Какие алгоритмы замещения строк в кэш вы знаете?

6. Что такое когерентность кэш-памяти?

7. Как влияет на характеристики работы подсистемы объем кэш-памяти?

8. Как влияет на характеристики работы подсистемы количество каналов

множественно ассоциативной кэш-памяти?

9. Как влияет на характеристики работы подсистемы время выполнения

операций записи и чтения?

10. Как влияет на характеристики работы подсистемы процентный состав

операций записи и чтения в выполняемой программе?

11. Какой из исследованных вами типов кэш-памяти имеет лучшие характе-

ристики?

12. Какой из исследованных вами методов замещения имеет лучшие харак-

теристики?

93


ИЗУЧЕНИЕ ОСОБЕННОСТЕЙ РАБОТЫ

СУПЕРСКАЛЯРНЫХ МИКРОПРОЦЕССОРОВ

Цель работы: изучение особенностей работы типичного микропро-

цессора.

Краткая теория

В настоящее время, помимо мультиконвейерной обработки, широко

используется суперконвейеризация, которая увеличивает число ступеней

конвейеров. Однако такой прием не устраняет конфликтов, возникающих

в процессе функционирования системы и рассмотренных в предыдущих

работах.

Основным способом устранения конфликтов служит формирование

пакета команд, которые могут выполняться одновременно. Пакет может

иметь переменную или фиксированную длину. Первый подход использу-

ется в суперскалярных процессорах, а второй – в машинах с очень длин-

ным командным словом (VLIW).

Суперскалярная архитектура в настоящее время является наиболее

распространенной. Процессор имеет два и более конвейера, что позволяет

выполнять более одной команды за один такт. Основным недостатком су-

перскалярных процессоров является сложность управления процессом вы-

полнения программы, так как формирование пакета и устранение кон-

фликтов осуществляются динамически.

Типичным представителем суперскалярных процессоров служит Pen-

tium Pro фирмы Intel, структура которого приведена на рис. 2.8. Четырех-

канальное ядро такого процессора – сложнейшее устройство, содержащее

14 параллельно работающих ступеней, разделенных на три блока.

Входной блок упорядоченной обработки (IOFE), отвечающий за деко-

дирование и обработку команд, состоит из восьми ступеней. Ядро блока

исполнения с изменением последовательности (O2C), где происходит вы-

полнение команд, имеет три ступени. Конвейер ввода-вывода команд из

94

последовательности (IOR) также состоит из трех ступеней. Блоки упоря-

доченной обработки и обработки с изменением последовательности разде-

лены буфером микрокоманд – станцией-резервуаром (RS).

Выборка кода и трансляция его в микрокоманды происходят на шести

первых ступенях конвейера Pentium Pro. Процесс начинается, когда блок

выборки команд (IFU) считывает 64 байт кода (две строки) из первичного

кэша команд в соответствии с содержимым буфера адреса перехода (BTB).

Блок выборки использует текущий указатель, чтобы найти первую коман-

ду, а затем считывает 16 байт, начиная с этой ячейки памяти, выравнивает

их и передает на три параллельных дешифратора.

Рис. 2.8. Архитектура микропроцессора Pentium Pro

AGU (Address Generation Unit) – блок генерации адреса;

BTB (Branch Target Buffer) – буфер перехода к целям;

95

BUI (Bus Interface Unit) – блок шинного интерфейса;

DCache (Data Cache) – кэш данных;

EU (Execution Unit) – исполнительный блок;

FEU (Floating Point EU) – блок исполнения операций с плавающей

точкой;

ICache (Instruction Cache) – кэш инструкций;

ID (Instruction Decoder) – дешифратор команд;

IEU (Integer EU) – блок исполнения целочисленных операций;

IFU (Instruction Fetch Unit) – блок выборки команд;

IOFE (In-Order Front End) – входной блок упорядоченной обработки;

IOR (In-Orded Retirement) – конвейер ввода-вывода команд из после-

довательности;

JEU (Jump EU) – блок исполнения переходов;

MEM IF (MEMory InterFace) – интерфейс шины памяти;

MIS (Microcode Instruction Sequencer) – подобие ПЗУ, содержащее

набор заранее запрограммированных последовательностей обычных

операций;

MIU (Memory Interface Unit) – блок интерфейса памяти;

MOB (Memory Order Buffer) – буфер упорядочивания операций в па-

мяти;

O2C (Out-of-Orded Core) – ядро блока исполнения с изменением по-

следовательности;

RAT (Register Alias Table) – таблица переименования (псевдонимов)

регистров;

RRF (Retirement Register File) – регистр возвращения данных;

ROB (ReOrder Buffer) – буфер переупорядочивания;

RS (Reservation Station) – станция-резервуар;

UNIP (Next_IP Unit) – блок назначения индекса поиска.

Дешифраторы преобразуют команды процессора в микрокоманды. В

Pentium Pro имеется три параллельных дешифратора – два из них «про-

стые», а третий «сложный». Простые дешифраторы обрабатывают коман-

96

ды, транслируемые в единственную микрокоманду. Сложный же дешиф-

ратор работает с командами, которые содержат от одной до четырех мик-

рокоманд. Если простой дешифратор встречает микрокоманду, которая не

поддается трансляции, то он отправляет ее в сложный дешифратор. Де-

шифраторы способны генерировать в общей сложности шесть микроко-

манд за такт, если сложные и простые команды безупречно выровнены. В

более типичном случае из всех дешифраторов за один такт выдаются три

микрокоманды. Таким образом, реализуется трехпотоковый суперскаляр-

ный механизм. Как правило, в среднем трем микрокомандам соответствует

чуть меньше трех команд процессора.

После того как команды декодированы и преобразованы в микроко-

манды, седьмая ступень конвейера пересылает их в таблицу псевдонимов

регистров (RAT) для отображения регистров. При этом происходит преоб-

разование программных ссылок на архитектурные регистры в ссылки на

большой набор физических регистров (регистрового файла). По-существу,

процессор «размножает клонированием» ограниченное число программи-

руемых архитектурных регистров и отслеживает, какие клоны содержат

наиболее поздние значения. Это предотвращает задержки, которые в про-

тивном случае были бы внесены в процесс обработки команд ложными

взаимозависимостями в результате конфликтующих обращений к регист-

рам.

После отображения регистров микрокоманды пересылаются в буфер

восстановления последовательности (ROB), а также ставятся в очередь в

специальном буфере – станции-резервуаре (RS), которая расположена ме-

жду ступенями дешифрации и исполнения. Выступая в роли резервуара,

буфер хранит группу декодированных команд, чтобы исполнительные

блоки продолжали работать, даже если дешифраторы «зависают». И на-

оборот, если устройства исполнения заняты, станция-резервуар предостав-

ляет дешифраторам возможность продолжить работу. В редких случаях,

когда станция-резервуар заполняется, блок дешифрации может приостано-

вить свою работу.

97

В станции-резервуаре может храниться до двадцати микроопераций

(mop). Она напрямую соединяется со всеми одиннадцатью исполнитель-

ными блоками Pentium Pro . При этом имеется возможность посылать мак-

симум пять микрокоманд за такт. Однако при работе с типичными ко-

мандными последовательностями, как отмечалось выше, более вероятен

непрерывный поток пересылок с интенсивностью в три микрокоманды за

такт.

Блок RS, работающий согласованно с буфером ROB, – это механизм,

позволяющий процессору исполнять программы с измененной последова-

тельностью команд. Процессор может рассмотреть несколько ожидающих

своей очереди микрокоманд и определить, какая из них наилучшим обра-

зом подходит для исполнения в данный момент времени. Принятое реше-

ние может основываться на таких факторах, как доступность операндов,

занятость требуемых исполнительных блоков и устранение взаимозависи-

мостей.

«Неупорядоченные» результаты вычисляются и сохраняются во вре-

менных буферах, размещенных на кристалле. Затем они записываются в

архитектурные регистры и системную память в порядке, оговоренном про-

граммой. На этом этапе начинают играть важную роль ступени удаления

(RESTs – REtirement STages) конвейера, рассматриваемые далее.

Процессор выполняет анализ потока данных с тем, чтобы определить,

какие микрокоманды уже получили операнды и могут быть переданы в

исполнительные блоки. Помимо станции-резервуара ключевая роль в

управлении потоками данных принадлежит буферу восстановления после-

довательности (ROB), который содержит сорок элементов размером 254

байт каждый, и может хранить микрокоманду, два связанных с ней опе-

ранда, результат и несколько бит состояния. В ROB могут находиться

микрокоманды как вещественного, так и целочисленного типа.

Команды, исполняемые не в той последовательности, которая предпи-

сана программой, следует в конечном итоге расположить в правильном

порядке – иначе процессор не всегда сможет получить верные результаты.

ROB сохраняет статус исполнения и результаты каждой микрокоманды.

98

Микрокоманда выводится, и результаты заносятся в архитектурные реги-

стры и память только после того, как станет известно, что предыдущие

микрокоманды завершились. Последовательный процесс упорядочения

очень важен для восстановления порядка микрокоманд после исполнения

с изменением последовательности. Он обеспечивает соответствующее об-

новление архитектурных регистров и ячеек памяти после завершения ис-

полнения. При этом пока ROB следит за программной последовательно-

стью микрокоманд, RS сохраняет их в буфере и определяет момент, когда

конкретная микрокоманда будет готова к пересылке в соответствующее

устройство исполнения. Микрокоманды же готовы к пересылке, если оп-

ределены все их операнды.

Для устранения конфликтов по управлению в Pentium Pro реализова-

на сложная схема предсказания переходов, что сводит к минимуму влия-

ние изменений последовательностей выполнения команд. Как известно,

существует две разновидности переходов: безусловные (всегда передается

управление по новому указанному адресу) и условные (меняется или не

меняется ход выполнения программы в зависимости от результата сравне-

ния или какого-либо условия). Если условный переход не выполняется,

программа просто продолжает реализацию следующей по порядку коман-

ды.

В типичной программе до 10% операций могут быть безусловными

переходами и еще 10-20 % представлять собой условные переходы. Безус-

ловные переходы проблем не вызывают. Команды же условных переходов

представляют большие трудности, потому что процессор не может

«знать», будет выполнен переход или нет, до тех пор, пока команда не

пройдет исполнительную ступень конвейера. Однако ожидание этого со-

бытия означает отказ от возможности выборки и обработки многих ко-

манд. Процессору нужен алгоритм, который позволит ему «угадать», будет

выполняться переход или нет. Если предсказание окажется верным, то ис-

полнение продолжится с малой задержкой либо вовсе без нее. Если же

предположение ошибочно, то частично выполненные команды придется

удалить из конвейера, а новые выбрать из области памяти с правильным

99

адресом, декодировать и выполнить их. Это повлечет за собой существен-

ное снижение производительности, особенно ощутимое в процессорах, ко-

торые, как Pentium Pro, имеют многочисленные глубокие конвейеры. Если

процессор ошибается в предсказании перехода, он может потерять от че-

тырех до пятнадцати тактов.

Существуют два основных метода предсказания переходов: статиче-

ский (Static) и динамический (Dynamic). Статические методы слишком

просты; они предписывают всегда выполнять или не выполнять опреде-

ленные типы переходов. Более эффективное решение дает динамический

алгоритм предсказания ветвлений, который оценивает поведение команд

перехода за предшествующий период времени. Обычно один и тот же пе-

реход выполняется более чем один раз, например, в цикле. Благодаря ин-

формации о предыстории предсказания будущих ветвлений могут делать-

ся гораздо более точно.

Р6 применяет статические методы для предсказания поведения тех

команд перехода, которые выполняются впервые. При этом реализация

или отсутствие перехода считаются равновероятными. Результат предска-

зания записывается в буфер адреса перехода. Далее с использованием это-

го буфера процессор применяет методы прогнозирования, учитывающие

значения битов предыстории. Предсказание ветвлений осуществляется

очень точно: правильные результаты достигают 93%. Кроме того, в Pen-

tium Pro использован двухуровневый адаптивный исторический алгоритм,

который не только регистрирует предысторию и предсказывает конкрет-

ные переходы, но может также предугадывать поведение групп команд

переходов. Если какой-либо из переходов был предсказан неправильно, то

процессор должен иметь возможность корректно отменить все выполнен-

ные команды, следующие за точкой ветвления. Для этого ROB процессора

просто отбрасывает исполненные по предположению команды, прежде

чем они были удалены. Pentium Pro допускает несколько уровней предпо-

ложения, предсказывая и отслеживая более одного целевого потока ко-

манд.

100

Таким образом, алгоритм и схема управления работой суперскалярно-

го процессора весьма сложны. Сложность возрастает с ростом числа кон-

вейеров и количества их ступеней. При этом время работы схемы управле-

ния становится сравнимым со временем выполнения команд, что снижает

эффективность функционирования системы. В последнее время наметился

переход к созданию структур с явно выраженным параллелизмом (EPIC),

которые сочетают в себе принципы суперскалярной и VLIW-обработки. В

них конфликты по данным и часть структурных устраняются на этапе

компиляции, а коллизии по управлению и промахи при обращении к кэш –

ликвидируются динамически. Такой подход упрощает механизм и схему

управления вычислениями. Время, затрачиваемое на эту процедуру, со-

кращается, а эффективность системы растет.

Описание лабораторной установки

Лабораторная работа выполняется на ПЭВМ типа IBM, работающей в

среде Windows XP /7 и выше. Программа имитационного моделирования

составлена на языке Delphi 7.0. В ней представлена упрощенная модель

архитектуры микропроцессора типа Pentium Pro, содержащая следующие

основные блоки:

кэш-память первого уровня;

блок выборки;

блок дешифрации;

станцию-резервуар;

функциональные блоки;

буфер восстановления последовательности.

Эта модель позволяет изучить работу микропроцессора с различными

типами команд и особенности выполнения последовательности этих ко-

манд в типичной суперскалярной архитектуре.

Программа позволяет выполнить следующее:



задавать процентное соотношение команд разных типов в моделируе-

мой последовательности;

101

варьировать размер станции-резервуара от 40 до 100 микрокоманд;

задавать размер буфера восстановления последовательности в преде-

лах от 40 до 100 команд;

варьировать вероятность правильного предсказания переходов от 80

до 100 процентов.

Исполняемый модуль программы моделирования имеет имя Super-

scalar и находится в папке Lab 6. Его запуск осуществляется традицион-

ным способом. После запуска на экране появляется основное окно, кото-

рое позволяет задать параметры модели и один из трех режимов модели-

рования: непрерывный, потактовый и по таймеру. Их выбор, как и в пре-

дыдущих работах, осуществляется с помощью меню Режим моделирова-

ния.

Вначале необходимо задать исходные данные (выполнить настройку

модели). Эта процедура, как и в предыдущих работах, выполняется с по-

мощью меню При выборе указанного пункта появля-

ется окно, содержащее несколько закладок. С помощью закладки Коман-

ды устанавливается количество команд в моделируемой последовательно-

сти (от 100 до 500). Здесь же находятся кнопки, позволяющие задать про-

центное соотношение команд разных типов в моделируемой последова-

тельности. В работе имеется возможность включить в исследуемую про-

грамму команды четырех типов:

целочисленные;

с плавающей точкой;

условного перехода;

работы с памятью.

Максимальное количество операций первых двух типов равно 40%,

условного перехода – 20%, а число операций с памятью определяется по-

сле задания первых трех и равно дополнению их суммы до 100%.

Кроме того, необходимо задать количество команд в теле условной

структуры, т.е. число операций, на которое изменяется счетчик адреса ко-

манд при выполнении условного перехода. По умолчанию оно равно 2, но

может быть увеличено до 4.

102

Имитация выполнения заданной последовательности команд в моде-

ли, как и в предыдущих работах, начинается после настройки и выбора

пункта меню . При этом происходит перемещение номеров

команд из их кэша через все устройства микропроцессора в буфер восста-

новления последовательности. Моделирование заканчивается, когда все

команды оказываются в этом буфере. Результаты представляются в виде

общего количества выполненных тактов, среднего числа тактов на коман-

ду и количества неправильно предсказанных переходов.


лось выше, может представлять собой смесь команд четырех типов. Их

последовательность формируется случайным образом, причем заданное

процентное соотношение выдерживается. Команды целочисленной ариф-

метики, с плавающей точкой и работы с памятью выполняются на соответ-

ствующих конвейерах. При прохождении через другие устройства они

представляются цветом этих конвейеров. Номера микроопераций, входя-

щих в состав команд, которые обходятся при выполнении условного пере-

хода, подчеркиваются. Микрокоманды, образующие восстановленную по-

следовательность операций программы и готовые к удалению из соответ-

ствующего буфера, помечаются в этом буфере стрелками.

методика выполнения лабораторной работы



1. Получение у преподавателя задания на исследование процессо-

ра с различными параметрами потока команд.




В лабораторной работе необходимо изучить особенности работы су-

перскалярного микропроцессора со следующими смесями команд:

1) стандартной, заданной по умолчанию, при общем количестве опера-

ций в последовательности, изменяющемся от 100 до 500 с шагом

100;

103

2) программой, отличающейся от заданной по умолчанию числом ко-

манд в теле условной структуры, равным 4, при общем количестве

операций в последовательности, изменяющемся от 100 до 500 с ша-

гом 100;

3) смесью, содержащей 40% команд с плавающей точкой (FPU), и

30% – целочисленных (ALU), а остальных (работы с памятью

(LSU) – 20%, условных переходов – 10%) при общем количестве


гом 100;

4) программой, включающей 40% команд работы с памятью (LSU) и

30% – целочисленных (ALU), а остальных (с плавающей точкой

(FPU) – 20%, условных переходов – 10%) при общем количестве


гом 100;

5) смесью, содержащей 20% команд условных переходов и 40% – цело-

численных (ALU), а остальных (с плавающей точкой (FPU) – 20%,

работы с памятью (LSU) – 20%) при общем количестве операций в

последовательности, изменяющемся от 100 до 500 с шагом 100;

6) программой, включающей в себя смесь команд, заданную препода-

вателем или являющуюся оптимальной по мнению исследователей

для данной структуры микропроцессора.





3) общую структуру исследованного в работе суперскалярного процес-

сора;


команды от общего количества операций для разных составов иссле-

дованных смесей;

104


команды от количества операций для разных количеств команд в те-

ле условной структуры;

6) выводы об эффективных режимах работы суперскалярного процес-

сора и их зависимости от структуры выполняемой программы.

Контрольные вопросы

1. Какие типы структур современных микропроцессоров существуют

и чем они отличаются?

2. Какие основные устройства входят в состав суперскалярного мик-

ропроцессора?

3. Какие функции выполняет станция-резервуар?

4. Зачем выполняется переименование регистров?

5. Для чего нужен буфер восстановления последовательности?



8. Как устраняются конфликты по управлению в конвейере?

9. К чему приводит увеличение количества команд с плавающей точ-

кой в общей смеси?

10. К чему приводит увеличение количества команд целочислен-

ной арифметики в общей смеси?

11. К чему приводит увеличение количества команд условного пе-

рехода в общей смеси?

12. К чему приводит увеличение количества команд в теле услов-

ного перехода?

13. Какая структура программы, по вашему мнению, является оп-

тимальной для исследованного вами микропроцессора?

105


ИССЛЕДОВАНИЕ ТИПОВЫХ СТРУКТУР ПАМЯТИ МНОГО-

ПРОЦЕССОРНЫХ СИСТЕМ

Цель работы: изучение с помощью простейшей имитационной

модели типовых структур и особенностей взаимодействия памяти

разного уровня современных многопроцессорных вычислительных

систем.


По способу организации памяти все многомашинные и многопро-

цессорные вычислительные системы делятся на два класса [10, 11]:

с общей памятью (SH – shared memory);

с распределенной памятью (DM – distributed memory).

В системах с общей памятью каждый процессор имеет полный дос-

туп ко всему адресному пространству. Память является общим ресур-

сом. Такие системы называются сильно связанными.

В вычислительных системах с распределенной памятью каждый

процессор имеет собственную локальную память. Процессоры объеди-

няются в сеть и обмениваются данными в виде сообщений. Такие сис-

темы называются слабо связанными.

Общая классификация по доступу к памяти многопроцессорных и

многомашинных ВС приведена на рис. 2.9.

ВС с общей памятью, в которых доступ к памяти производится

единообразно и с одинаковым временем, называют системами с одно-

родным доступом к памяти и обозначают UMA (Uniform Memory

Access). К таким ВС относятся симметричные мультипроцессорные

системы SMP, в которых все процессоры связаны посредством шины

или высокоскоростной сетью соединений и работают в едином вирту-

альном и физическом адресном пространстве. Другим классом ВС с па-

мятью типа UMA являются векторно-конвейерные мультипроцессорные

106

системы PVP. К ним относятся, в первую очередь, суперкомпьютеры

семейства Cray.

Недостатком архитектуры UMA является сложность масштабиро-

вания, т.е. увеличения числа процессоров и устройств памяти.

Другой тип ВС с общей памятью – системы с неоднородным досту-

пом к памяти NUMA (Non-Uniform Memory Access). В них каждый про-

цессор имеет свою локальную память, например, кэш. Все процессоры

также работают в едином адресном пространстве. Внутри класса NUMA

существуют разновидности организации памяти: COMA, CC-NUMA,

NCC-NUMA.

COMA – архитектура, содержащая только кэш-памяти. Локальная

память каждого процессора построена как большая кэш. Кэш-памяти

всех процессоров в совокупности являются глобальной памятью систе-

мы. Данные не привязаны к определенному модулю памяти и перено-

сятся в кэш того процессора, который последним их запросил. Послед-

няя копия элемента данных из кэша никогда не удаляется. Для переноса

данных из одного кэша в другой операционная система не задействует-

ся, а используются каталоги кэшей.

CC-NUMA – архитектура с кэш-когерентным доступом к неодно-

родной памяти. В системе CC-NUMA используется не кэш, а обычная

Многопроцессорные и многомашинные ВС

COMA

Многомашинные ВС

NORMA

Кластеры MPP

Мультипроцессорные ВС

NUMA UMA

CC-NUMA SMP PVP

Рис. 2.9. Классификация ВС по способам организации памяти

NCC-NUMA

107

физическая распределенная память. Части памяти связаны друг с дру-

гом физическим каналом по кабелю. Кэш-когерентность реализуется

аппаратными средствами. При этом доступ к локальным модулям памя-

ти в разных процессорных узлах может производиться одновременно,

причем быстрее, чем к удаленным модулям.

NCC – архитектура с кэш-некогерентным доступом к неоднородной

памяти. В системе используется единое адресное пространство, но не

обеспечивается согласованность глобальных данных на аппаратном

уровне. Управление использованием глобальных данных и обеспечение

согласованности производятся компиляторами и программными при-

ложениями.

Другой ветвью классификации являются многомашинные или

мультикомпьютерные системы и комплексы, в которых используется

архитектура без прямого доступа к удаленной памяти NORMA (No Re-

mote Memory Access). Такая организация применяется в кластерных вы-

числительных системах (Clusters of Workstations – COW) и в системах с

массовой параллельной обработкой MPP.

Проблема когерентности данных в различных устройствах памяти

особенно остра в мультипроцессорных системах с разделяемой памя-

тью. На рис. 2.10 приведена структура ВС, содержащей процессоры с

локальными кэшами, а также локальные основные памяти, доступ к ко-

торым возможен от других процессоров через высокоскоростную сеть.

Кэш-память каждого процессора может содержать данные двух ти-

пов: частные и разделяемые. Частные данные используются только од-

ним процессором, а разделяемые – несколькими процессорами и загру-

жаются сразу в несколько кэшей.

Если информация в основной памяти и кэш совпадает, то говорят,

что они когерентны. Потеря этого свойства происходит при записи про-

цессором данных в разделяемый блок. Обеспечение когерентности

предполагает, что любой процессор при обращении к разделяемым дан-

ным должен считывать последнее записанное в них значение. Если не-

108

сколько процессоров выполняют запись в свои кэши, то соответствую-

щие значения необходимо согласовать.

Рис.2.10. Мультипроцессорная ВС с распределенной памятью

Когерентность можно обеспечить при соблюдении следующих ус-

ловий:

если чтение и запись в одну и ту же ячейку памяти достаточно от-

делены друг от друга по времени;

если несколько операций записи в одну и ту же ячейку выполняют-

ся строго последовательно.

Эти условия регламентируются и поддерживаются системными

протоколами. Такие протоколы называются протоколами когерентности

кэш-памяти. Существует два класса протоколов:

наблюдения;

на основе справочников.

Протоколы наблюдения являются наиболее распространенными в

современных системах, так как они используют структуру, подобную

109

архитектуре современных ЭВМ: процессоры с кэш-памятью, соединен-

ные шиной (сетью) с общей оперативной памятью.

Каждый кэш хранит строку данных и информацию о ее состоянии

(признак):

разделяемая или нет;

модифицирована или нет;

наличие в кэш блока ОП.

Кэши располагаются на общей (разделяемой) шине. Контроллер

каждой локальной памяти содержит блок слежения за системной ши-

ной, который контролирует операции записи. При необходимости об-

новления информации в некотором кэше его процессор захватывает

шину и передает по ней адрес строки. Все остальные процессоры анали-

зируют этот адрес и проверяют, нет ли у них такой строки. Если она

есть, то необходимо скорректировать свою информацию. Доступ к ши-

не строго последовательный, поэтому все операции выполняются по-

следовательно.

Наибольший эффект в работе рассматриваемых систем достигается

при использовании двухуровневых кэшей. Наблюдение за шиной вы-

полняется кэшем второго уровня, а процессор в основном работает с

первичным кэш. Такой подход позволяет снизить требования к полосе

пропускания памяти.

В любых системах основные проблемы возникают при записи в

разделяемую строку. Эта операция может выполняться одним из двух

методов (протоколов):

1) записью с аннулированием;

2) записью с обновлением.

Запись с аннулированием. Если какой-либо процессор производит

изменения в одной из строк своей локальной памяти, все имеющиеся

копии этой строки в других локальных блоках помечаются как недосто-

верные или аннулируются (бит достоверности обнуляется). Если другой

процессор обращается к такой строке, то происходит кэш-промах и за-

110

мещение корректным значением из той локальной памяти, где про-

изошла модификация данных.

Запись с обновлением. Любая запись в локальную память дублиру-

ется в остальные локальные блоки, содержащие копии изменяемой

строки. При этом в основную память дублирование может быть отло-

жено. Этот метод требует широковещательной передачи данных по се-

ти.

Рассмотренные методы имеют следующие достоинства и недостат-

ки. Первый из них приостанавливает работу процессоров из-за кон-

фликтов, а второй требует увеличения полосы пропускания памяти. В

последнем случае можно снизить интенсивность обмена за счет исполь-

зования соответствующего признака строки («разделяемая» или нет).

Наличие такого признака при записи с аннулированием также ускоряет

работу системы (если строка не разделяемая, то аннулирование не нуж-

но).

В процессе выполнения программ статус строки может меняться.

Если один из процессоров обнаружил, что другой обращается к нераз-

деляемой строке в его кэше (по совпадению адресов оперативной памя-

ти), то признак блока заменяется на «разделяемый».

Протоколы на основе справочников применяются в крупномас-

штабных мультипроцессорных системах. В них информация о состоя-

нии блока физической памяти содержится в специальном справочнике

(рис. 2.11). Справочник может находиться в одном узле или быть рас-

пределенным между всеми узлами. Он хранит информацию о каждой

строке основной памяти: в каких кэшах строка находится, значения ее

признаков и т.д. Размер справочника пропорционален количеству строк

ОП. При большом количестве процессоров и кэшей справочник имеет

соответствующие размеры, особенно если его копии хранятся в каждом

узле. Для ускорения работы системы его разбивают на части, которые

помещают в локальную память узлов. Это обеспечивает возможность

параллельного обращения к отдельным частям справочника. Основным

достоинством систем со справочником является то, что сведения о со-

111

стоянии любого блока находятся в одном и том же месте, что облегчает

работу с ними. 7.

8.

Рис. 2.11. Общая структура крупномасштабной мультипроцессорной ВС

с протоколами обмена на основе справочников 9.


Лабораторная работа выполняется на ПЭВМ типа IBM, рабо-

тающей в среде Windows XP/7 и выше. Программа имитационного

моделирования составлена на языке Delphi 7.0. Она позволяет иссле-

довать архитектуру многопроцессорной вычислительной системы ти-

па UMA SMP с шинной организацией, содержащую основную (опера-

тивную), локальную и кэш-память.

Как и в программе Memory, в модели представлены шины адреса

микропроцессоров и системная шина. Имитационная модель отобра-

жает выполнение обращения к памяти. Имеется возможность сравни-

вать различные архитектурные решения и режимы их работы.

Исходными данными для моделирования являются:

112

количество процессоров в системе;

количество команд обращения к памяти;

доля команд обращения к памяти в общей смеси;

доля команд чтения в последовательности;

доля команд записи в общей смеси;

конфигурация многопроцессорного вычислительного комплекса;

объем оперативной памяти (измеряется в строках);

объем кэш-памяти (измеряется в строках);

объем локальной памяти (измеряется в строках);

для конфигурации с локальными устройствами памяти – вероят-

ности обращения к ним и основной памяти;

времена чтения и записи в оперативную память (измеряются в

тактах);

времена чтения и записи в кэш (измеряются в тактах);

времена чтения и записи в локальную память (измеряются в так-

тах).

Результаты моделирования представляются в виде:

количества выполненных команд;

общего количества выполненных тактов;

среднего числа тактов на команду;

средней загрузки системной шины;

количества тактов простоя каждого процессора в ожидании за-

вершения операций с памятью или освобождения системной

шины;

количества кэш-промахов каждого процессора.

Исполняемый модуль программы моделирования имеет имя Mult-

Mem и находится в папке Lab 7. Его запуск осуществляется тради-

ционным способом. После запуска на экране появляется основное

окно, которое позволяет задать параметры модели и один из трех

режимов моделирования: непрерывный, потактовый и по таймеру.

113

Их выбор, как и в предыдущих работах, осуществляется с помощью

меню Режим моделирования.

В начале работы необходимо задать исходные данные. Эта проце-

дура, как и в предыдущих работах, выполняется с помощью меню

Пуск Настройка. При выборе указанного пункта появляется ок-

но, содержащее несколько закладок.

Диалоговое окно, вызываемое этим пунктом, имеет четыре вкладки.

Вкладка Главные позволяет:

1) выбрать количество процессоров из ряда степеней числа 2 (2-64);

2) указать процентную долю команд с памятью в общей смеси

(этот параметр характеризует задачи, решаемые системой, и

используется для вычисления средней загрузки шины);

3) задать количество команд обращения к памяти;

4) указать процентное соотношение команд чтения и записи.

Вкладка Память позволяет выбрать конфигурацию многопроцес-

сорного вычислительного комплекса на основе архитектуры UMA

SMP с шинной организацией:

1) без кэш-памяти;

2) с кэш-памятью;

3) с кэш и локальными памятями.

На этой вкладке также можно указать объемы памяти всех типов.

Вкладка Взаимодействие позволяет задать время обращения (чте-

ние/запись) к кэш, локальной и основной памяти, а вкладка Другие

– интервал таймера для режима моделирования по таймеру.

После осуществления всех необходимых настроек можно перехо-

дить к исследованиям.

В процессе моделирования по шинам адреса процессоров, входя-

щих в состав системы, последовательно поступают адреса строк,

которые необходимо считать или перезаписать в память. Вначале

эти строки ищутся в кэше. Если строки нет (кэш-промах), то идет

114

запрос либо к локальной памяти, либо к общей памяти. После сеан-

са взаимодействия, протекающего в соответствии с настройками

модели, происходит считывание (запись) искомой строки. Две циф-

ры в скобках в начале имени строки указывают номер версии ее со-

держимого.

Результатами работы программы, как отмечалось выше, являются

количество выполненных тактов и команд, среднее время выполнения

команды в тактах, средняя загрузка системной шины, а также количест-

во кэш-промахов и простоев для каждого процессора системы.




2. Получение у преподавателя задания на исследование архитек-

тур кэш-памяти, алгоритмов замещения и обеспечения коге-

рентности.

3. Исследование заданных архитектур кэш-памяти.



В лабораторной работе необходимо изучить особенности функциони-

рования подсистемы памяти многопроцессорной системы при сле-

дующих значения параметров структуры и режима работы:

1) в режиме без кэш-памяти при минимальной длине моде-

лируемой программы определить основные характеристики

системы для нескольких вариантов, отличающихся количе-

ством процессоров (2, 4, 8 и т.д. – по заданию преподавате-

ля);

2) установить режим с кэш-памятью. Задать минимальные

объемы кэш и оперативной памяти (16 и 256 Кбайт соответ-

ственно). Менять число процессоров, как в п. 1. Сравнить

характеристики системы с предыдущим режимом;

115

3) при тех же условиях, что и в п. 2, увеличить объемы памяти

обоих типов в 2 и 4 раза;

4) при тех же условиях, что и в п. 2, изменить процентное со-

держание команд работы с памятью (два варианта), а затем

– время выполнения команд чтения и записи (тоже два ва-

рианта). Оценить полученные при этом характеристики;

5) установить режим с кэш и локальными памятями. Задать

минимальные объемы памяти всех типов (16, 64 и 256

Кбайт соответственно). Менять число процессоров, как в

п. 1. Сравнить характеристики системы с предыдущими ре-

жимами;

6) при тех же условиях, что и в п. 5, увеличить объемы памяти

каждого типа в 2 и 4 раза;

7) при тех же условиях, что и в п. 5, изменить процентное со-

держание команд работы с памятью (два варианта), а затем

– время выполнения команд чтения и записи (тоже два ва-

рианта). Оценить полученные при этом характеристики;

8) выполнить исследования по пп. 1-7, увеличив в 2 и 4 раза

объемы памяти всех типов (сочетание объемов обсудить с

преподавателем). Сравнить характеристики системы с пре-

дыдущими режимами.





3) общую структуру исследованной в работе многопроцессорной

системы;


ния команды, коэффициента загрузки шины и количества кэш-

промахов от варьированных в работе параметров;

5) выводы об эффективных режимах работы многопроцессорной

системы.

116


1. На какие классы делятся вычислительные системы по способу органи-

зации памяти?

2. Как обеспечивается когерентность памяти в многопроцессорных системах?

3. Что такое протоколы наблюдения?

4. Как влияет на производительность многопроцессорной системы коли-

чество процессоров?

5. Как влияет на производительность многопроцессорной системы нали-

чие кэш-памяти и ее емкость?

6. Как влияет на производительность многопроцессорной системы нали-

чие локальной памяти и ее емкость?

7. Как влияет на характеристики многопроцессорной системы количество

команд обращения памяти в программе?

8. Как влияет на характеристики многопроцессорной системы время вы-

полнения команд обращения памяти в программе?

9. Какие параметры кэш и оперативной памяти являются оптимальными

для исследованной в работе структуры?

10. Какие параметры кэш и локальной памяти являются оптимальными для

исследованной в работе структуры?

11. Какие параметры памяти всех трех типов являются оптимальными для

исследованной в работе структуры?

12. Какое число процессоров и параметры памяти всех трех типов являют-

ся оптимальными для исследованной в работе структуры?


ИССЛЕДОВАНИЕ КОНФЛИКТОВ

В РАБОТЕ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ

Цель работы: изучение с помощью простейшей имитационной мо-

дели различных конфликтов, возникающих в центральной части много-

процессорной вычислительной системы, и оценка влияния этих кон-

фликтов на время обработки задач.

117


Многопроцессорные вычислительные системы строятся, как прави-

ло, на основе одинаковых устройств: процессоров, модулей ОЗУ, ВЗУ и

др., которые работают под управлением общей операционной системы.

Центральная часть таких систем состоит из нескольких процессоров и

модулей памяти, соединенных сетью связи (как показано на рис. 2.12). В

настоящее время разработаны различные структуры сетей связи. В ла-

бораторной работе рассматривается простейший вариант структуры: со-

единение «каждый с каждым» [11]. 11.

12.

Одной из важнейших проблем многопроцессорных систем являют-

ся конфликты в центральной части, возникающие при обращении двух и

более процессоров к одному модулю памяти. Такое обращение, как из-

вестно, может привести к искажению информации в ОЗУ и появлению

ошибок в данных. Для их устранения используется семафорный прин-

цип защиты. Процессор, первым обратившийся к памяти, захватывает ее

и устанавливает флаг занятости. Запросы всех остальных процессоров

ставятся в очередь. Обслуживание очередей осуществляется с использо-

ванием известных дисциплин: бесприоритетных (FIFO, LIFO) и приори-

тетных. С точки зрения системы в целом конфликты приводят к увели-

ОЗУ 1 ОЗУ 2 ОЗУ N

Процессор 1

Процессор 2

Процессор N

Сеть связи Процессор- ОЗУ

Р и с . 2 . 1 2 . Структура центральной части многопроцессорной сис-темы

118

чению времени решения задач и снижению производительности и за-

грузки процессоров за счет ожидания освобождения ресурсов (ОЗУ).



щей в среде Windows XP/7. В ней используется программа имитацион-

ного моделирования центральной части многопроцессорной системы,

функционирующей в мультипрограммном режиме. Программа состав-

лена на языке Delphi 3.0. Она позволяет выполнить следующее:

варьировать количество задач, решаемых системой, от 3 до 10;

изменять для всех задач одновременно или для каждой в от-

дельности соотношение длительностей этапов счета и обраще-

ния к ОЗУ;

задавать различный порядок обращения процессоров к ОЗУ;

установить один из двух режимов моделирования: непрерыв-

но или по тактам. По умолчанию моделирование осуществля-

ется в непрерывном режиме.

В модели исследуется система, которая содержит три процессора и

три модуля памяти. Это позволяет одновременно обрабатывать три за-

дачи. В модели занятость процессоров обработкой задач представляется

закраской синим цветом. При обращении к ОЗУ процессор и память за-

крашиваются зеленым, а во время ожидания освобождения ОЗУ – крас-

ным цветом.

Исполняемый модуль программы моделирования имеет имя

Labmp.exe и находится в папке Lab 8. Запуск программы осуществля-

ется традиционным способом. После запуска на экране появляется ос-

новное окно, в верхней части которого изображена структура модели-

руемой системы. При этом имеется возможность задать с помощью со-

ответствующих кнопок параметры модели и режим моделирования. Ес-

ли запуск модели был осуществлѐн в тактовом режиме, то устанавлива-

ется флажок «Выполнять по тактам». Моделирование начинается после

119

нажатия кнопки «Начать». При этом для выполнения очередного такта

нужно нажать кнопку «Такт».

Параметры задач, как отмечалось выше, могут быть заданы для ка-

ждой задачи отдельно. Для этого используется кнопка «Характеристи-

ки». После ее нажатия появляется диалоговое окно, которое позволяет

установить номер задачи и ее параметры. В нижней части этого окна

находится поле «Длительность этапа счѐта», в котором задается соот-

ветствующее значение. Программа позволяет выбрать следующие соот-

ношения длительностей этапов обработки задачи (счѐта и обращения к

ОЗУ):

время счѐта больше, чем время обращения к ОЗУ, в 2, 5, 10 раз;

время счѐта и время обращения к ОЗУ равны;

время счѐта меньше времени обращения к ОЗУ в 1.5, 2, 3 раза.

При этом динамически изменяется значение поля «Время обраще-

ния к ОЗУ».

После завершения ввода параметров они сохраняются на все время

моделирования, а при необходимости заменяются новыми в той же по-

следовательности.

Порядок обращения процессоров к ОЗУ устанавливается при по-

мощи двойного щелчка левой кнопкой мыши на одном из процессоров.

В этом окне в отличие от предыдущего предусмотрено применение или

отмена установок с помощью соответствующих кнопок. Программа по-

зволяет исследовать два режима обращения процессоров к ОЗУ:

каждый процессор работает только со своим ОЗУ;

каждый процессор обращается ко всем ОЗУ в определѐнном поряд-

ке. При этом имеется возможность выбрать один из 6 вариантов такого

обслуживания (например, 1, 2, 3, 1, 2, 3, ...; или 2, 3, 1, 2, 3, 1 и т.д.), кото-

рые предлагаются в диалоговом окне в раскрывающихся списках.

Во время выполнения программы в нижней части экрана выводится

временная диаграмма занятости процессоров и ОЗУ. При этом исполь-

зуются те же цвета, что и для обозначения занятости устройств:

120

если соответствующий процессор занят, то на диаграмме рисуется

столбик синего цвета;

если он обращается к ОЗУ, то столбик светло-зелѐный;

если процессор простаивает, ожидая освобождения ОЗУ, рисуется

красный столбик.

В самой нижней части экрана выводятся четыре основные характе-

ристики: время занятости и ожидания процессоров, коэффициент их за-

грузки и общее количество конфликтов.

Программа завершает работу по окончании обслуживания послед-

ней задачи из списка.




2. Получение у преподавателя задания на исследование системы с

различными параметрами устройств, потока задач и режимов их

обслуживания.

3. Исследование заданной системы.

4. Поиск в сети Internet информации о многопроцессорных систе-

мах и их моделях, разработанных зарубежными фирмами.



В лабораторной работе необходимо исследовать следующие ре-

жимы работы многопроцессорной системы:

1) с одинаковыми параметрами задач (всевозможными соот-

ношениями длительностей счета и обращения к ОЗУ) для всех под-

держиваемых режимов обращения к памяти:


каждый процессор обращается к любому ОЗУ во всех из 6

предлагаемых вариантов последовательностей.

121

Времена счета во всех задачах изменяются в пределах, заданных

преподавателем. Количество самих задач также задается преподавателем;

2) с разными параметрами задач в каждой тройке, повто-

ряющимися между тройками, и всевозможными соотношениями

длительностей счета и обращения к ОЗУ для всех поддерживаемых

режимов обращения к памяти:





преподавателем. Количество самих задач также задается преподавателем;

3) с разными параметрами задач в последовательности и все-

возможными соотношениями длительностей счета и обращения к

ОЗУ для всех поддерживаемых режимов обращения к памяти:





преподавателем. Количество самих задач также задается преподавателем.



1) название и цель работы, исходные данные;

2) графики зависимостей:

для режима 1, а – зависимость суммарного коэффициента загруз-

ки от количества задач;

для режимов b – зависимости:

суммарного времени занятости и ожидания процессоров;

суммарного коэффициента загрузки;

количества конфликтов от соотношения длительностей этапов

счета и обращения к ОЗУ:

при одинаковых характеристиках задач – для класса задач;

122

при разных характеристиках задач в группе – для каж-

дой задачи из группы;

при разных характеристиках всех задач – для отдель-

ных задач (по указанию преподавателя);

3) выводы об эффективных режимах работы исследуемой системы.

4) результаты поиска информации в Internet.


1. Назовите основные методы повышения производительности современ-

ных вычислительных систем.

2. Какое количество устройств и с какими характеристиками необходимо

для организации работы многопроцессорной системы?

3. Какой основной прием используется для предотвращения ошибок при

одновременном обращении нескольких процессоров к одному ОЗУ?

4. Как влияет количество задач в последовательности на характеристики

системы?

5. Как влияет изменение соотношения длительностей этапов счета и обра-

щений к ОЗУ на характеристики многопроцессорной системы?

6. При каком соотношении длительностей этапов счета и обращений к

ОЗУ работа многопроцессорной системы наиболее эффективна?

7. Как влияет на характеристики системы режим обращения процессоров к ОЗУ?

8. Как влияет на характеристики системы изменение параметров задач в

группе, содержащей столько задач, сколько процессоров в ней?

9. Как влияет на характеристики системы изменение параметров одной

или произвольного количества задач?

10. Сформулируйте предложения по устранению конфликтов в много-

процессорной системе с предложенным вам набором задач.

123

ПРИЛОЖЕНИЕ

ОБЩИЕ ЭКСПЛУАТАЦИОННЫЕ ОСОБЕННОСТИ

МИКРОСХЕМ ЦАП И АЦП СЕРИЙ К572, К1107

В данном приложении указаны общие эксплуатационные особен-

ности отечественных БИС ЦАП и АЦП, объединяемых в рамках раз-

личных серий.

Серия К572. Микросхемы, выполняемые по КМОП-технологии,

предназначены для построения радиоэлектронной аппаратуры (РЭА)

разного назначения, используют цифровые методы обработки, передачи

или отображения информации и не требуют высокого быстродействия.

Достоинствами серии являются низкая потребляемая мощность, совмес-

тимость со стандартными ТТЛ и КМОП логическими уровнями, воз-

можность работы от одного источника питания и др. К недостаткам се-

рии относятся умеренное быстродействие и критичность ИС к пробою

статическим электричеством в процессе монтажа и наладки.

Микросхемы серии К572 эксплуатируются в диапазоне температур

окружающей среды от –10 до +70оС. Относительная влажность воздуха

при температуре окружающей среды 35оС не должна превышать 98%.

В состав серии К572 входят умножающий 10-разрядный ЦАП уни-

версального назначения К572ПА1, аналогичный 12-разрядный ЦАП

К572ПА2 с двумя входными регистрами для хранения цифровой ин-

формации, многофункциональный 12-разрядный АЦП последователь-

ного приближения К572 ПВ1 с организацией управления процессом

преобразования и вводом (выводом) данных, ориентированный на рабо-

ту с МП, интегрирующие АЦП (двухтактного интегрирования)

К572ПВ2 и К572ПВ5 для применения в измерительных приборах с 3.5–

и 4.5-декадными светодиодными (или жидкокристаллическими) инди-

каторами, 8-разрядный АЦП последовательного приближения

К572ПВ3, сопрягаемый с МП, многоканальная (число каналов 8) 8-

разрядная аналого-цифровая система сбора данных КР572ПВ4.

124

Следует отметить, что микросхема К572ПВ1 может быть исполь-

зована в режиме умножающего ЦАП и ориентирована для примене-

ния в преобразователях типа угол-код.

Для микросхем серии К572 продолжительность пайки при темпе-

ратуре жала паяльника 235 5оС не должна превышать 5 с.

Установка и извлечение микросхем из контактных устройств мо-

гут производиться только при выключенных источниках питания и

входных сигналов. При этом не допускается попадание внешнего

электрического потенциала на крышку корпуса ИС.

Подача электрических сигналов на выводы ИС при выключенных

источниках напряжения питания, а также подключение к незадейст-

вованным выводам корпуса запрещается.

Микросхемы серии К572 требуют защиты от воздействия статиче-

ского электричества с абсолютным значением потенциала 30 В и более.

Проверка цепей ИС в РЭА может проводиться при выключенных

источниках питания путѐм подачи на выводы напряжения 3 В при

токе не более 100 мкА.

Не следует производить какие-либо операции с выводами ИС, не

задействованными в схеме включения.

Серия К1107. Микросхемы быстродействующих 6-8-разрядных

параллельных БИС АЦП серии К1107 изготавливаются по биполяр-

ной технологии с применением ТТЛ (К1107ПВ1, К1107ПВ2) и ЭСЛ

структур (К1107ПВ3, К1107ПВ4). Типовой для этой серии АЦП явля-

ется технология, при которой области коллектора, базы и эмиттера n-

p-n транзисторов формируются последовательно легированием ис-

ходного материала через окна в окисной плѐнке.

Рабочие температуры окружающей среды БИС АЦП находятся в

диапазоне от –10 до + 70оС.

Для микросхем серии К1107 температура индивидуальной и

групповой пайки не должна превышать 260оС при времени касания 3

сек. с интервалами между пайками 10 сек. (примерно 5 мин в режиме

групповой пайки при температуре расплавленного припоя 235оС).

125

В процессе подготовки БИС к пайке запрещается обрезка неза-

действованных в схеме включения выводов.

Монтаж и демонтаж БИС серии К1107 в РЭА должны произво-

диться только при отключенных источниках напряжения питания.

Следует помнить о недопустимости попадания электрических

сигналов на незадействованные выводы и поверхность корпуса БИС.

При проверке микросхем в составе блоков и узлов РЭА допуска-

ется подключение между любыми из выводов напряжения не более

0.5 В при максимальном токе в цепи 1 мА.

Микросхемы серии К1107 устойчивы к воздействию статического

электричества с потенциалом не более 100 В.

В случае необходимости принятия мер защиты печатных плат с

БИС от воздействия влаги следует использовать покрытия лаками УР-

231, Э4100 при оптимальной толщине равномерно нанесѐнного по

поверхности изоляционного слоя 35-55 мкм.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Ефимушкина Н.В., Орлов С.П. Вычислительные системы и комплексы:

учеб. пособие. – М.: Машиностроение-1, 2006. – 268 с.

2. Ефимушкина Н.В., Орлов С.П. Организация вычислительных систем:

лабор. практикум. - Самара: Самар. гос. техн. ун-т, 2009. – 286 с.

3. Орлов С.П., Ефимушкина Н.В. Организация компьютерных систем:

учеб. пособие. – Самара: Самар. гос. техн. ун-т, 2011. – 188 с.

4. Ратхор Т. Цифровые измерения. АЦП/ЦАП. – 2-е изд. – М.: Техносфе-

ра, 2009. – 392 с. – ISBN -5-94836-012-1.

5. Кестер У. Аналого-цифровое преобразование. – М.: Техносфера, 2007.

– 1016 с. – ISBN-5-94836-146-8.

6. Стюарт Болл Р. Аналоговые интерфейсы микроконтроллеров (Analog

Interfacing to Embedded Microprocessors). Сер. Программируемые сис-

темы. – М.: Изд-во Додэка-XXI, 2007. – 360 с. – ISBN-978-5-94120-142-

6.

7. Микросхемы АЦП и ЦАП: справочник (+CD-ROM). Сер. Интегральные

микросхемы. – М.: Изд-во Додэка-ХХI, 2005. – 432 с. – ISBN-5-94120-

091-9.

http://www.rlocman.ru/book/search.html?au=%C1%EE%EB%EB

http://www.rlocman.ru/book/search.html?sn=%CF%F0%EE%E3%F0%E0%EC%EC%E8%F0%F3%E5%EC%FB%E5+%F1%E8%F1%F2%E5%EC%FB

http://www.rlocman.ru/book/search.html?sn=%CF%F0%EE%E3%F0%E0%EC%EC%E8%F0%F3%E5%EC%FB%E5+%F1%E8%F1%F2%E5%EC%FB

http://www.rlocman.ru/book/search.html?fr=%C4%EE%E4%FD%EA%E0-XXI

126

8. Библиотека электронных компонентов. Вып. 17. Аналоговые и цифро-

аналоговые микросхемы фирмы Mitsubishi Electric. – М.: Изд-во Додэ-

ка-ХХI, 2000. – 48 с. – ISBN– 5-94020-008-7.

9. Золотов В.П., Семенов В.С., Чуваков А.В. Периферийные устройства:

лабор. практикум. – Самара: Самар. гос. техн. ун-т, 2010. – 67 с.

10. Тихонов В.А. Организация ЭВМ и систем: учебник для вузов. – М.:

«Гелиос АРВ», 2008. – 384 с.

11. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем: учебник для ву-

зов. – СПб.: Питер, 2004. – 586 с.

127

СОДЕРЖАНИЕ

ЧАСТЬ 1 ПЕРИФЕРИЙНЫЕ УСТРОЙСТВА ..................................................................... 3 Лабораторная работа № 1 ИССЛЕДОВАНИЕ СТРУКТУРЫ И ПАРАМЕТРОВ

ПЕРСОНАЛЬНОГО КОМПЬЮТЕРА .................................................................................. 3 Лабораторная работа № 2 ИССЛЕДОВАНИЕ ЦИФРОАНАЛОГОВОГО

ПРЕОБРАЗОВАТЕЛЯ ........................................................................................................ 10 Лабораторная работа № 3 ИССЛЕДОВАНИЕ АНАЛОГОВОГО МУЛЬТИПЛЕКСОРА ...... 23 Лабораторная работа № 4 ИССЛЕДОВАНИЕ АНАЛОГО-ЦИФРОВОГО

ПРЕОБРАЗОВАТЕЛЯ С ДИНАМИЧЕСКОЙ КОМПЕНСАЦИЕЙ ...................................... 38 ЧАСТЬ 2 ЦЕНТРАЛЬНЫЕ УСТРОЙСТВА ЭВМ .............................................................. 52 Лабораторная работа № 1 ИССЛЕДОВАНИЕ ПРИНЦИПОВ КОНВЕЙРНОЙ ОБРАБОТКИ

.......................................................................................................................................... 52 Лабораторная работа № 2 ИССЛЕДОВАНИЕ КОНФЛИКТОВ В РАБОТЕ КОНВЕЙЕРА ... 57 Лабораторная работа № 3 ИССЛЕДОВАНИЕ ПРИНЦИПОВ МУЛЬТИКОНВЕЙЕРНОЙ

ОБРАБОТКИ ..................................................................................................................... 64 Лабораторная работа № 4 ИССЛЕДОВАНИЕ КОНФЛИКТОВ В МУЛЬТИКОНВЕЙЕРНЫХ

СИСТЕМАХ ...................................................................................................................... 69 Лабораторная работа № 5 ИССЛЕДОВАНИЕ ТИПОВЫХ СТРУКТУР КЭШ-ПАМЯТИ ..... 77 Лабораторная работа № 6 ИЗУЧЕНИЕ ОСОБЕННОСТЕЙ РАБОТЫ СУПЕРСКАЛЯРНЫХ

МИКРОПРОЦЕССОРОВ.................................................................................................... 93 Лабораторная работа № 7 ИССЛЕДОВАНИЕ ТИПОВЫХ СТРУКТУР ПАМЯТИ

МНОГОПРОЦЕССОРНЫХ СИСТЕМ .............................................................................. 105 Лабораторная работа № 8 ИССЛЕДОВАНИЕ КОНФЛИКТОВ В РАБОТЕ

МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ ........................................................................... 116 ПРИЛОЖЕНИЕ ............................................................................................................... 123 БИБЛИОГРАФИЧЕСКИЙ СПИСОК ................................................................................ 125

128

Учебное издание

ЭВМ и периферийные устройства

ОРЛОВ Сергей Павлович

ЕФИМУШКИНА Наталья Владимировна

ЗОЛОТОВ Владимир Петрович

ФЕДОСОВ Сергей Александрович

Редактор

Компьютерная верстка

Выпускающий редактор

Подписано в печать .

Формат 60х84 1/16. Бумага офсетная.

Усл. п. л. Уч.-изд. л.

Тираж экз. Рег. № .

Федеральное государственное бюджетное образовательное учреждение

высшего профессионального образования

«Самарский государственный технический университет»

443100, г. Самара, ул. Молодогвардейская, 244. Главный корпус

Отпечатано в типографии

Самарского государственного технического университета

443100, г. Самара, ул. Молодогвардейская, 244. Корпус №8

Documents

ЭВМ И ПЕРИФЕРИЙНЫЕ УСТРОЙСТВАvt.samgtu.ru/attachments/article/47/Метод Указания к Лаб. раб... · 2 Печатается по решению