memoria Encarna Patricia - digsys.upc.esdigsys.upc.es/ed/ED/projectes_aplicacio/Projectes_fets/04-05_Q1/... · 2.2.2 Codificador Binario/BCD ... empezar hemos encontrado el decodificador

DIANA ELECTRÓNICA INTRODUCCION

1.1 INTRODUCCIÓN Para diseñar la diana electrónica, previamente hemos decidido en que consistirá el juego. Partimos de que hay dos jugadores, cada uno de ellos dispone de tres tiradas, en cada turno se tirarán tres dardos. Cuando un jugador acabe su turno, el segundo jugador deberá apretar un botón que está situado en la tabla de la diana, lo que indicará que empezará su turno el segundo jugador.

A medida que vayan tirando se les irán acumulando los puntos, hasta que

completen sus tres tiradas cada uno. La máxima puntuación que se puede conseguir con este juego es de 180, la cual se logrará si un jugador acierta las 9 veces en el centro de la diana, que corresponde a 20 puntos. También se puede dar la casualidad de que el jugador no acierte a darle a la diana y el dardo caiga al suelo, en esta situación el jugador tiene que pulsar un botón que está situado en el tablero de la diana, el cual indica que la puntuación que se le debe sumar es cero.

La partida comenzará cuando uno de los dos jugadores pulse el botón de reset, lo

cual pondrá a cero la memoria de nuestro sistema. A lo largo de la presentación de este proyecto explicaremos como se implementa

el diagrama de bloques que realiza todas las funciones necesarias: sumar, almacenar puntuación, representar ésta en el display…


1.2 Esquema general del circuito

Fig 1. Esquema general del circuito


1.3 Especificaciones

1.3.1 Panel de la diana 1.2.1.1 Pulsador para indicar el cambio de jugador. 1.2.1.2 Pulsador de reset. 1.2.1.3 Pulsador de tirada fallida. 1.2.1.4 Led de final de partida. 1.2.1.5 Display’s : centena , decena, unidad. 1.2.1.6 Diana de cuatro puntuaciones. 1.3.2 Codificador SN74LS148 1.3.3 Sistema combinacional adaptador de la puntuación. 1.3.4 Unidad de Control. 1.3.5 Unidad Operativa 1.3.6 Conversor binario/BCD 1.3.7 Conversor BCD/ 7 segments


1.4 Esquema ampliado

Fig 2. Esquema ampliado

DISEÑO DEL SISTEMA

DIANA ELECTRÓNICA

SISTEMA COMBINACIONAL

2.SISTEMA COMBINACIONAL 2.1 Bloque 1: Módulo de entrada

Al tirar un dardo sobre los sensores de presión de la diana o al pulsar un botón de puntuación cero activamos el grup select, que está conectado a la Unidad de Control. Al suceder esto generamos un número entre el 0 y el 5. El Codificador recibe cinco entradas y convierte a binario (número de tres bits) la posición pulsada. La entrada cero de éste va conectada a un esquema eléctrico de un pulsador. Las dos conexiones restantes van conectadas a masa, ya que estamos utilizando un coder 8:3.

Una vez tenemos la posición en binario el Sistema Combinacional adaptador de puntuación convierte la posición en binario en la puntuación que le corresponde.

2.1.1 Codificador SN78LS148

Fig 3. Esquema general del codificador Para diseñar el codificador utilizaremos el modelo SN78LS148, de 8 líneas de

entrada y tres de salida, todas ellas activas a nivel bajo. Al tirar un dardo a la diana o apretar el botón de puntuación cero activamos el

Grup Select, el cual está activo a nivel bajo, que va conectado a la Unidad de Control.

DIANA ELECTRÓNICA SISTEMA COMBINACIONAL

El codificador recibe las posiciones correspondientes a la puntuación de la

diana, y convierte a binario(número de tres bits) la pulsación pulsada. La primera entrada del coder va conectado al esquema eléctrico de un botón que sólo se utilizará cuando el jugador no haya acertado con un dardo en el panel de la diana. Las cinco de las entradas siguientes van conectados al esquema eléctrico de los pulsadores de la puntuación. Y las dos últimas entradas van conectadas a masa ya que no las utilizaremos.

Para que nuestra diana funcione, el Enable del coder tiene que estar siempre

activo a nivel bajo.

Fig 4. Function Diagram Tabla de la verdad

GS_L E_L X5_L X4_L X3_L X2_L X1_L X0_L Z2_L Z1_L Z0_L 1 1 x x X x x x x x X 1 0 x x X x x x x x X 0 1 x x X x x x x x X 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0


2.1.2 Sistema combinacional adaptador de la puntuación Este sistema nos servirá para saber las puntuaciones que se hayan pinchado con el dardo en ese momento, es decir, decodificaremos las puntuaciones mediante la posición del sensor pulsado. Las entradas de este sistema serán las salidas del codificador, Z2 Z1 Z0.Las salidas nos indicarán las puntuaciones que hayan obtenido cada jugador en su correspondiente tirada. La salida estará representada en 5 bits, ya que la máxima puntuación que puede originar un jugador en una tirada es de 20. Estas cinco salidas van conectadas a la Unidad de Control que pasará directamente al sumador. Tabla de la verdad

Z2_L Z1_L Z0_L Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0

Mediante la tabla de la verdad podemos hacer la implementación del Sistema

Combinacional. Representaremos a tres niveles de puertas.


Primero haremos los Karnaughs de las cinco funciones. Tendrán tres variables de entrada.

Y4

Y4= f (Z2_L, Z1_L, Z0_L )= (Z2_L * Z1_L*Z0) Y3

Y3= f (Z2_L, Z1_L, Z0_L )= (Z2_L * Z1*Z0) Y2

Y2= f (Z2_L, Z1_L, Z0_L )= (Z2* Z1* Z0_L)+( Z2* Z1_L* Z0) Y1

Y1= f (Z2_L, Z1_L, Z0_L )=(Z2_L* Z1* Z0)+( Z2* Z1_L* Z0_L) Y0

Y0= f (Z2_L, Z1_L, Z0_L )=(Z2* Z1* Z0_L)+( Z2* Z1_L* Z0)


Implementación del circuito:

Z2_L Z1_L Z0_L Y4= (Z2_L * Z1_L*Z0)

Y3=(Z2_L * Z1*Z0) (Z2_L* Z1* Z0_L) Y2 ( Z2* Z1_L* Z0) (Z2_L* Z1* Z0) Y1 ( Z2* Z1_L* Z0_L) (Z2* Z1* Z0_L) Y0 ( Z2* Z1_L* Z0) Fig 5. Implementación del Sistema Combinacional adaptador de puntuación


2.1.3 Cuadro eléctrico A continuación realizaremos el diseño del cuadro eléctrico que producirá las

diferentes señales para la puntuación y selección del jugador.

Sensor de presión puntuación 5 Sensor de presión puntuación 10 Sensor de presión puntuación 15 Sensor de presión puntuación 20 Pulsador de selección jugadores Pulsador de puntuación 0 Pulsador de reset Led de fin de partida Fig 6. Esquema eléctrico


Este esquema representa el cuadro eléctrico de los sensores e inturroptores de la

diana. El cuadro eléctrico está formado por:

• 4 sensores: 4x

• 3 botones : 3x

• 1 led Cada uno de los 4 sensores corresponde a una puntuación (20,15, 10, 5), el cero

vendrá dado por un pulsador instalado en el panel de la diana, el cual indica que el jugador ha fallado esa tirada. Un interruptor que servirá para activar uno de los dos jugadores para que pueda tirar; otro interruptor será para el reset, el cual nos servirá para inicializar una partida y poder poner los displays a cero, borrando así las puntuaciones anteriores. También disponemos de un led, que nos indica que la partida se ha terminado para los dos jugadores.


2.2 Bloque de salida. Bloque 2

Fig 7. sistema secuencial.

En este apartado trataremos el bloque secuencial el cual está compuesto: por el sumador que se encuentra en la Unidad de Control. Ésta no la podemos definir como una parte sólo combinacional, ya que también está formada por tres registros que como bien sabemos pertenecen al apartado secuencial; por un codificador binario/BCD que tiene como entradas las salidas de la Unidad de Control; tres conversores BCD/7 segmentos; y por último tres displays , donde en cada uno de ellos se representa las unidades, decenas y centenas de la puntuación de cada jugador.


2.2.1 Sumador

El Sumador Binario nos servirá para ir sumando las puntuaciones de cada jugador a medida que vayan tirando a la diana, según su turno.

Data IN Registro A o B

Al aire

Fig8. Sumador Binario de ocho bits. El Sumador recibirá como entradas: los ocho bits que le vienen del Sistema

Combinacional adaptador de puntuación, los cuales representan el número en binario de la puntuación que ha marcado uno de los dos jugadores con el dardo; el GS del codificador, que indica cada cuanto tiempo tiene que sumar la puntuación que le viene del registro auxiliar y del registro del jugador que está tirando en ese momento.

Como salidas tiene ocho bits, que corresponden al resultado de la suma. Nos

ponemos en el mejor de los casos, es decir que un jugador consiga acertar en el medio de la diana las nueve veces que tire, consiguiendo así una puntuación máxima de 180 puntos.

Para implementar el Sumador de ocho bits utilizaremos cuatro sumadores de

dos bits, poniendo a masa el acarreo de entrada del primer sumador, y dejando al aire el acarreo final del cuarto sumador. El acarreo de entrada, C0, del primer sumador de dos bits lo conectaremos a masa, ya que suponemos que no tenemos acarreo de entrada. Y el acarreo final, C7, del cuarto sumador lo dejaremos conectado al aire, ya que no nos interesa el acarreo final.


Fig 10.Representación del Sumador en cuatro sumadores de dos bits Estos ocho bits van a parar a un único conversor binario/BCD. Éste tendrá 12

salidas, que se agruparán de cuatro en cuatro de forma correspondiente para formar las unidades, decenas y centenas de la puntuación total de cada jugador. Cada conjunto de cuatro bits irán a parar a un conversor BCD/7segments , con el fin de poder representarlos en un display. Una vez tengamos el número en BCD, a través de la tabla de la verdad, sabremos que parte del display se tiene que iluminar para representar dicho número.


2.2.2 Codificador Binario/BCD

Adjuntamos data sheet del codificador 74185,pero actualmente ya no se ultilizan. Ahora se programan directamente.

Fig 11. convertidor Binario-BCD.


2.2.3 Conversor BCD/7 segmentos El objetivo de este apartado es que con un xip queremos representar en el

visualizador todos los números del 0 al 9. No nos interesa representar los símbolos hexadecimales A, b, C, d, E, F, ya que nosotros sólo utilizaremos los números. Para empezar hemos encontrado el decodificador de BCD a 7 segmentos, el 74LS47, el cual nos permite mostrar solamente números, ya que si intentamos introducir el código correspondiente a una letra nos saldrá un símbolo diferente a dicha letra que queremos representar.

CODIFICADOR BCD/7SEGMENTS

Fig 12. Esquema general del conversor

Lo primero que tenemos que comprobar es que no haya ningún segmento esté fundido. Para ello tendremos que poner la entrada LT a nivel bajo, ya que ésta nos servirá para ver que todos los segmentos funcionan correctamente.


Fig 13. Logic Simbol del conversor La entrada adicional LT_L ( Lamp Test) enciende todos los segmentos cuando

está a nivel bajo. La entrada adicional RBI_L (Ripple Blanking Input ) que permite, aplicándole

un nivel bajo, apagar el dígito que haya encendido. La entrada adicional BI_L (Blanking) apaga todos los segmentos cuando está en

estado bajo o cuando se presenta una combinación prohibida en las entradas, es decir, que no sea BCD (Decimal Codificado en Binario). Por ejemplo de 1010 a 1111.

La salida RBO_L (Ripple Blanking Output) pone un cero no significativo cuando le corresponda (el cero a la izquierda) que, presentará un nivel bajo en la salida.

DIANA ELECTRÓNICA

SISTEMA COMBINACIONAL

Tabla de la verdad

fig 14. representación en display.

LT_L RBI_L BI_L D B C A a_L b_L C_L d_L e_L f_L g_L RBO0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 x 1 0 0 0 1 1 0 0 1 1 1 1 1 2 1 x 1 0 0 1 0 0 0 1 0 0 0 1 1 3 1 x 1 0 0 1 1 0 0 0 0 1 1 0 1 4 1 x 1 0 1 0 0 1 0 0 1 1 0 0 1 5 1 x 1 0 1 0 1 0 1 0 0 1 0 0 1 6 1 x 1 0 1 1 0 1 1 0 0 0 0 0 1 7 1 x 1 0 1 1 1 0 0 0 1 1 1 1 1 8 1 x 1 1 0 0 0 0 0 0 0 0 0 0 1 9 1 x 1 1 0 0 1 0 0 0 1 1 0 0 1 10 1 x 1 1 0 1 0 1 1 1 0 0 1 0 1 11 1 x 1 1 0 1 1 1 1 0 0 1 1 0 1 12 1 x 1 1 1 0 0 1 0 1 1 1 0 0 1 13 1 x 1 1 1 0 1 0 1 1 1 1 0 0 1 14 1 x 1 1 1 1 0 1 1 1 1 0 0 0 1 15 1 x 1 1 1 1 1 1 1 1 1 1 1 1 1

BI_L x x 0 x x x x 1 1 1 1 1 1 1 0 RBI_L 1 0 0 0 0 0 0 1 1 1 1 1 1 1 0 LT_L 0 x 1 x x x x 0 0 0 0 0 0 0 1

DIANA ELECTRÓNICA

SISTEMA COMBINACIONAL Ahora realizaremos las representaciones de a_L, b_L, c_L, d_L, e_L, f_L y g_L

para LT_L =1, RBI_L =1 Y BI_L =1. Utilizaremos como variables de entrada D, B, C, A.

Queremos trabajar sólo con un Sistema Combinacional de cuatro entradas y 7 salidas, las cuales corresponden a un bloque básico de un decodificador de 7 segmentos.

Para representar estas seis funciones utilizaremos el método de decodificadores,

cogiendo los mínterms de la tabla de la verdad, los 1’s, y tomando los doncker’s como cero.

Así pues, las funciones quedarán así: a_L = f (D, B, C, A)= ∑ 4 m (1, 4, 6, 10,11, 12, 14, 15 ) b_L = f (D, B, C, A)= ∑ 4 m (5, 6, 10, 11, 13, 14, 15) c_L = f (D, B, C, A)= ∑ 4 m (2, 10, 12, 13, 14, 15) d_L = f (D, B, C, A)= ∑ 4 m (1, 4, 7, 9, 12, 15) e_L = f (D, B, C, A)= ∑ 4 m (1, 3, 4, 5, 7, 9, 11, 12, 13, 15) f_L = f (D, B, C, A)= ∑ 4 m (1, 3, 7, 10, 11, 15) g_L = f (D, B, C, A)= ∑ 4 m (0, 1, 2, 7, 15)


Implementación de las funciones, mediante un decodificador.

Fig15. Implementación de las funciones

DIANA ELECTRÓNICA SISTEMA SECUENCIAL

3.SISTEMA SECUENCIAL

3.1 Introducción

La Unidad secuencial está compuesta por la unidad operativa (UO) y la unidad de control (UC).

Fig 16, sistema secuencial. Esta unidad tiene como entradas el jugador que esta jugando en ese momento, el

Grup Select del codificador del Bloque 1, el reset (activo a nivel bajo), el clock, las salidas del Sistema Combinacional adaptador de puntuación y el led de final de partida. El botón de puntuación cero no está conectado a la Unidad secuencial, ya que lo hemos conectado como una entrada del codificador.

La salida corresponderá a cada uno de los dígitos que componen la suma, que es

la entrada del Bloque 2. En su interior la puntuación conseguida en cada tirada se va sumando y

almacenando en unos registros para cada jugador. En el momento en el que los

jugadores ya hayan agotado sus tiradas el led se encenderá para indicar que la partida ha finalizado.

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

3.2 Unidad de control

Fig 17. Esquema de la unidad de control. La Unidad de Control está formada por un Sumador Binario de ocho bits y por

tres registros, los cuales corresponden a un registro auxiliar que almacenará durante un cierto tiempo la puntuación conseguida en la tirada y dos registros que contienen el resultado de la puntuación que ha conseguido cada jugador hasta el momento.

En la Fig17. podemos observar que tanto los clocks como el clear de los tres

registros y del Sumador Binario van unidos en un bus. Así podemos conseguir que todos ellos vayan sincronizados.

Cuando un jugador tira a la diana la puntuación que haya conseguido va a parar

a un registro, llamémosle auxiliar, que recibe el nombre de “Registro Data IN”. Esta puntuación junto con la que está almacenada en el registro, “Registro A” o “Registro B”, del jugador que haya realizado la tirada irán a para al Sumador, donde se sumarán las puntuaciones que había en el registro del jugador con la nueva puntuación introducida. Después de que se haya sumado el resultado final irá a para al registro del jugador que haya tirado en ese momento.


3.2.1. Diseño de la UC: La unidad de control la crearemos a través del método canónico para diseñar sistemas secuenciales síncronos de Moore. Máquina de estados finitos síncronos. Implementación del circuito:

Diagrama de estados: tendremos en cuenta dos posibilidades de juego.

• tres tiradas por jugador,

fig. 18 diagrama de estados para tres tiradas por jugador.

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

• una tirada por jugador.

fig 19. diagrama de estados para una tirada por jugador Elegiremos la primera opción para desarrollar.

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

tabla de asignación de estados; S0 0000 S1 0001 S2 0010 S3 0011 S4 0100 S5 0101 S6 0110 S7 0111 S8 1000 S9 1001 S10 1010 S11 1011 S12 1100

FSM: diseño inicial

fig. 20 FSM

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

Necesitamos representar 13 estados, asi que tendremos r=4 varialbles internas.

Utilizamos el FF JK y para ello necesitaremos 4 encadenados. Las salidas del registro de estados las denominaremos Q y nos indican el estado actual.Son también entradas del SC1 y del SC2. Las salidas del SC1 (Q+) serán 2*r =8 (4 J y 4K) y nos indican el estado futuro.

Implementación de la FSM.

• Registros de estados;

fig 21. representación inicial registro de estados Utilizaremos el FF J.K, uniendo 4. Al realizar el diseño del SC1 necesitaremos

la tabla de diseño del JK.

Q Q+ J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0


fig. 22. encadenamiento de FF para realizar registro de estados

• SC2

fig. 23 . SC2

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

TDV: Q3 Q2 Q1 Q0 LDA_L LDB_L LDD_L0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1

LDA_L=F(Q3,Q2,Q1,Q0)= ∑4 m( 5); LDB_L=F(Q3,Q2,Q1,Q0)= ∑4 m( 11); LDD_L=F(Q3,Q2,Q1,Q0)= ∑4 m( 4,10); Implementación de SC2 por el método de decoders:

fig. 22. SC2 DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

• SC1

fig. 24 SC1

El sistema combinacional 1 recibe como entradas los estados actuales, la selección de jugador y el GS. Las salidas que genera serán los estados futuros (Q+); Para realizar la tabla de la verdad del SC1 utilizamos los estados futuros.Para evaluar las salidas necesitaremos la tabla de diseño del JK.


Implementación de las funciones lógicas por medio del método de los decodificadores:

A-B_L Gs Q3 Q2 Q1 Q0 Q3+ Q2

+ Q1+ Q0

+ J3 K3 J2 K2 J1 K1 J0 K0

X X 0 0 0 0 0 0 0 0 0 X 0 X 0 X 0 X 0 0 0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X 0 0 0 0 0 1 0 0 1 0 0 X 1 X 0 X X 1 0 0 0 0 1 0 0 0 1 0 0 X 0 X X 0 0 X 0 1 0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X 0 1 0 0 1 1 0 0 1 1 0 X 0 X X 0 X 0 0 0 0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1 0 0 0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X 0 0 0 1 0 1 0 0 1 0 0 X X 1 1 X X 1 . . .

0 0 0 1 0 0 0 1 0 1 0 X X 0 0 X 0 X 0 0 0 1 0 1 0 1 1 0 0 X X 0 1 X X 1 0 0 0 1 1 0 0 1 1 0 0 X X 0 X 0 0 X 0 0 0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X 0 0 0 1 1 1 0 1 1 1 0 X X 0 X 0 X 0 1 0 0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1 1 0 1 0 0 0 1 0 0 0 X 0 0 X 0 X 0 X 1 1 1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X 1 1 1 0 0 1 1 0 0 1 X 0 0 X 0 X X 0 1 0 1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1 1 0 1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X 1 0 1 0 1 1 1 0 0 0 X 0 0 X X 1 X 1 . . . .

1 0 1 0 1 0 1 0 1 1 X 0 0 X X 1 1 X 1 0 1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1 1 0 1 1 0 0 1 1 0 0 X 0 X 0 0 X 0 X 1 0 1 1 0 0 0 0 0 0 X 1 X 1 0 X 0 X

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

Fig 25. implementación del SC1


3.2.1.1 Registro Auxiliar “Data IN”

Este registro cumple la función de, cómo bien hemos dicho antes, almacenar la

puntuación de forma provisional. Ésta le viene del Sistema Combinacional adaptador de puntuación. Así pués, se queda almacenada en este registro, y descarga la puntuación cada golpe de clock, que es una de sus entradas. Sólo hemos puesto uno, ya que nos sirve tanto para el jugador A como para el B.

Las entradas del registro auxiliar son: CLEAR, que pone a cero este contador

cada vez que iniciemos una partida, así evitamos que se quede grabada de forma accidental una puntuación de una partida anterior; CLOCK, que nos indicará los intervalos de tiempo para que el registro descargue la información en el sumador; y por último el LDD para que descargue la información.

Este registro lo realizamos utilizando un contador universal, el 74LS163. Para ello pondremos a masa las entradas U-D_L y CE. Al anular el count enable el contador deja de contar y únicamente nos servirá para almacenar los datos.

fig 26. contador 74LS163 como registro de datos. 3.2.1.2 Registro A y B Estos dos registros nos servirán para almacenar la puntuación de cada jugador una vez sumada. Las dos salidas de estos dos registros sirven de entrada para un multiplexor 8:2 que lo utilizaremos para otorgar el paso de la puntuación que hay almacenada en el registro del jugador que haya tirado en ese momento. Dicha puntuación irá a parar al sumador, donde se sumará y luego se volverá a almacenar en el registro de dicho jugador.


Ahora detallaremos la estructura de un registro, la cual servirá para el A y el B. El registro tiene como entradas: LDA o LDB de 8 bits según el registro, las cuales sirven para descargar la información. Como están activas a nivel bajo, cada vez que estén a cero se descargará; CLEAR, que como hemos dicho antes sirve para poner a cero el contenido del registro para evitar que al comenzar otra partida no quede puntuación almacenada de la partida anterior, éste también estará a nivel bajo; CLOCK que marca la pauta para descargar la información que contiene en el sumador. Para diseñar estos dos registros utilizaremos dos xips 74LS163. De la misma forma que hicimos con el registro Data IN, ponemos a masa CE y U-D_L, así como la salida TC. Según la elección el valor de LD indicará cero o uno según el jugador, para el A LDx=1 y para el B LDx=0. El clock de ambos registros irán unidos. El CLEAR estará activo a nivel alto. Como entradas y salidas tendremos ocho bits. El multiplexor tiene como entrada ocho bits, correspondientes a la puntuación que tenga almacenada Como salida también tendrá los ocho bits .Como entrada de selección A-B_L, activo a nivel alto, cuando le entre un uno entonces dejará pasar la puntuación del jugador A y si le entra un cero permitirá el paso a la puntuación del jugador B. Multiplexor de 2 entradas que permite descargar la puntuación del jugador seleccionado. El grup select (S), irá conectado al pulsador A-B_L para seleccionar el jugador.

fig. 27: multiplexor de 2 entradas.

8

8

8

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

2.3.2.2 Unidad Operativa

fig. 28 Unidad operativa. Diseño inicial.

fig.29 . Esquema de la unidad operativa.

DIANA ELECTRÓNICA

SISTEMA SECUENCIAL

La Unidad Operativa tiene como entradas el LDD del registro auxiliar “Data

IN”, el LDA del registro A, el LDB del registro B, el A-B_L , el CLEAR y el CLOCK. Implementación de la unidad de control:

DATA SHEETS

Documents

memoria Encarna Patricia - digsys.upc.esdigsys.upc.es/ed/ED/projectes_aplicacio/Projectes_fets/04-05_Q1/... · 2.2.2 Codificador Binario/BCD ... empezar hemos encontrado el decodificador