Mekatronik Lab10

8/2/2019 Mekatronik Lab10

1/5

T.C

ERCYES NVERSTES

MHENDSLK FAKLTES

MEKATRONK MHENDSL BLM

ELEKTRONK SSTEMLER LABORATUVARI

DENEY RAPORU10

Hazrlayan:

1031120003Murat Sedat SEVNDK

Mekatronik Mhendislii 3. Snf (.)


2/5

1-Lojik devreler ve endstriyel uygulama alanlar hakknda bilgi veriniz.

Lojik devreler endstriyel alanlar TTL ve CMOS entegreleri olarak kullanlmaktadr.

TTL Entegreleri: Endstride sklkla rastlanan bir entegre ailesidir ve 74XX olarak

adlandrlrlar.XX olarak adlandrlan yerlere deiik numaralar ve ya harfler gelerek

entegrenin ad belirtilir.Transistr transistr lojik mant ile alrlar.

74XXX Ailesi : Standart TTL ailesini ifade eder.

74LXXX ailesi : Low Power TTL ailesini ifade eder ve dk gte alarak g kayplarn

azaltr.

74SXXX Ailesi : Schottky TTL ailesini ifade eder ve ok hzl ilem yapabilirler.

74LSXXX Ailesi : Schottky ailesinin dk gte alan tiplerine bu isim verilir.

74ALSXXX Ailesi : Advanced LS TTL ailesindendirler ve hzlar ve g oranlar adaptifdir.

74FXXX Ailesi : Fast TTL ailesindendir.G kayplar ve hz asndan en iyi entegrelerdir.

CMOS Entegreleri : Endstride kullanlan CMOS entegreler 40 serisi ile belirtilirler.4 den

sonraki rakamlar entegrenin eidini ifade ederler.Bu entegreler TTL ve ailesinden daha

gelimitlerdir fakat alma hzlar olduka yavatr.

2-ekil 12.16 doruluk tablosu.

Devreyi isis de simle ettiimizde ;

ekil 2.1 Isis simlasyonu


3/5

A B Q

0 0 1 0

0 1 0 1

1 0 0 11 1 0 1

Tablo 2.1 Doruluk tablosu

ekil 16.17 Iss simlasyonu

Devreyi isis de simle edersek sonular elde edebiliriz.

A B Q

0 0 0 0

0 1 0 0

1 0 0 1

1 1 1 0

ekil 12.17 lojik devresinindoruluk tablosu


4/5

ekil 3 Doruluk tablosu

CLK C B A

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1

6 0 1 0

7 1 1 1

8 1 1 1

9 0 0 0

10 0 0 0

3. Kombinasyonel lojik devreler ile ardk lojik devreler arasndaki farkaklaynz?

Kombinasyonel lojik devreler girie uygulanan deerin eitli elemanlarla ilenerek ka

aktarlmasn salayan devrelerdir. Basit ilem elemanlar kaplardr.

Belli bal kap elemanlarnn doruluk tablolar yukarda grld gibidir.

Kombinasyonel lojik devrelerde girie bilgi uyguland anda k oluturulur, kndevrenin bir nceki durumuyla ilgisi yoktur.

Ardk lojik devre elemanlar ise yeni bir komut gelene kadar bir bitlik bilgiyi saklayan

elemanlardan oluur. Yani k sadece girilerin bir sonucu olarak ifade edilemez bir

nceki duruma da bal olarak ifade edilmesi gerekir. Bu zellik bellek elemanl


5/5

devrelerde grlen temel zelliktir. Byle elemanlardan oluan devrelere ardk lojikdevreler denir.

Documents

Mekatronik Lab10