Address decodersudjadi

accessing memory

Berapa line?Terlalu banyak pin

PARALEL

DATA BUSmemori

memori

CS

CS

Device chip select

Memory write

Memory read

Decoding address

MPU

memori 1

memori 2

addressdecoding

data bus

address bus

read

write

Read dataWrite Data

Memory read/write

address valid address valid

ADDRESS BUS

READ

DATA BUS

WRITE

MEMORY READ MEMORY WRITE

CS

Memory mapping

decoder/demux/

BIN to DEC4 ke 16

MPUA0A1

A3A2

m00

m10

m20

m150

Y0

Y1

Y2

Y15

memori petamemory

0

1

2

F

alamat

m00

m10

m20

m150A3 A2 A1 A0 '0'

0 0 0 0 Y00 0 0 1 Y10 0 1 0 Y20 0 1 1 Y3

1 1 1 1 Y15

tabel kebenarandecoder

Seleksi chip memory/IO

• Hanya ada 1 chip yang terseleksi pada satu saat, artinya satu alamat hanya boleh untuk satu chip.

• Tetapi satu chip boleh memiliki lebih dari satu alamat.

• Chip memory ditulis 1x8, artinya hanya ada satu lokasi dengan organisasi 8 bit databus.

• Chip memory 64Kx8, artinya ada 64K lokasi dengan lebar data bus 8 bit.

Organisasi memory/IO

1x8

8 bit Data

cs

4x8

8 bit Data

cs

A0

A1

4 bit Data

4x4

cs

A0

A1

1 bit Data

1024x1

cs

A0

A1

A9

Organisasi memory

• 1K=1024• 1Kbit=1024bit• 1Kbyte=1024x8 bit

cs

A0

A1

A12

8 bit Data

8Kx8

decoder2 ke 4MPU

A0A1

A3

A2

m00

Y0

Y3

memori petamemory

alamat

m00

A3 A2 '0'

0 0 Y00 1 Y11 0 Y21 1 Y3

tabel kebenarandecoder

m01m02m03

0

m01 1

m02 2

m03 3

m20m21m22m23

4

5

6

7

8

9

A

B

m20 C

m21 D

m22 E

m23 F

Y1Y2

memori 2

Memory 4x8

Selektor Alamat

Y0 0-3

Y1 4-7

Y2 8-B

Y3 C-F

Hardware dekoder alamat

A2

A3Y0=A3.A2

Y1=A3.A2

Y0=A3.A2

Y0=A3.A2

Selektor Alamat

Y0 0-3

Y1 4-7

Y2 8-B

Y3 C-F

Case1: Or gate decoder

MPU

A0A1

A3

m00

memori petamemory

alamat

m00

m01m02m03

0

m01 1

m02 2

m03 3

m20

m20

m21m22m23

4

m21 5

m22 6

m23 7

m10 8

m11 9

m12 A

m13 B

m20 C

m21 D

m22 E

m23 F

memori 1

memori 2

A2

Case2: Or gate decoder

MPU

A0A1

m00

memori petamemory

alamat

m00

m01m02m03

0

m01 1

m02 2

m03 3

m20

m00

m21m22m23

4

m01 5

m02 6

m03 7

m20 8

m21 9

m22 A

m23 B

m20 C

m21 D

m22 E

m23 F

memori 1

memori 2

A2

A3

Address Conflict

MPU

A0A1

m00

A3

memori petamemory

alamat

m01m02m03

0

1

2

3

m20

m00

m21m22m23

4

m01 5

m02 6

m03 7

m20 8

m21 9

m22 A

m23 B

C

D

E

F

memori 1

memori 2

A2

CONFLICT

Ruang memory 16 bit (A0….A15) =>64K memory space

0000

0001

0002

0100

0101

0400

0401

FFFE

FFFF

1 Paragraph

1 Halaman

1 Segment

256

1024

65535

16 bit address decoding

A13A14A15

decoder4 ke 8

FFFF

0000

8000

4000

C000

2000

6000

A000

E000

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

0000-1FFF

2000-3FFF

4000-5FFF

6000-7FFF

8000-9FFF

A000-BFFF

C000-DFFF

E000-FFFF

8K

64K

3 TO 8

A0…A12

74138 as address decodingA0 A1 A2 ‘0’

000 O0

001 O1

010 O2

011 O3

100 O4

101 O5

110 O6

111 O7

74138

Penempatan chip

• Tidak boleh ada address conflict – 1 alamat ditempati 2 chip atau lebih

• Satu lokasi chip memory atau I/O boleh memiliki alamat ganda.

• Optimal bila ruang yang ditempati chip dan kapasitas chip sama.

MEMORY SPACE

ROM

RAM

I/O

ROM

Memory space vs capacity

8Kx8

16Kx8

4Kx8

64K

0000

FFFF

Ideal, ruang=kapasitas

ruang<kapasitas

ruang>kapasitas

Space kosongbisa ditempati chip lain

8Kx8

Alamat bayangan

0000-1FFF

2000-3FFF

4000-5FFF

8000-8FFF9000-9FFF

Blok diagram

8Kx8

16Kx8

4Kx8

8Kx8Y2

Y0

Y1

Y4

A0

A12

A13

A15

A0A12

A12

A0

A0

A12A13

A0 A11

Wiring diagram

uP

ROM8Kx8

RAM4Kx8Decoder

3 to 874138

A0

A12

A13

A15

A0

A12

A0

A11

Address bus

A13

A15

D0

D7

D0

D7

D7

D0

cs

csY3

Y4

R

R

RW

Data bus

4K

4K

4K

4K

4K

4K

4K

4K

uP

Decoder3 to 874138

A12A13A14

A15

Y7

0000

1000

2000

FFFF

F000

A000

9000

8000

7000

A0

Y0

DUPLICATE

Wiring diagram