Lagarto - BSC-CNS · Procesadores Adecuación a la arquitectura Lagarto Metodología para desarrollo de controladores Sistemas Operativos (Linux) Diseño de procesadores Diseño Digital

Lagarto

Un procesador RISC de código abiertopara la academia y la investigación

Instituto Politécnico Nacional

Centro de Investigación en Computación

Problemática

2

Laboratorio de Microtecnología y Sistemas Embebidos IPN - CIC

Instituto Politécnico Nacional | Centro de Investigación en Computación

Adaptación de TICs en México

De acuerdo con “The Global Information Technology Report”, del Foro Económico Mundial

79

2013

2014

762012

63

692015

762016

Desarrollo de TICsUna necesidad real

Académica

4

395 Universidades

en México

24 Chiapas

26

CDMX

26 Puebla

35 Veracruz

37

Edo Mex


Universidades que imparten la carrera de Ingeniería en Sistemas Computacionales

Seguridad de la Información

5

Bases de Datos

TelecomunicacionesServicios Financieros

Cloud Computing

Algunos ejemplos


Solución Integral

6

Liberación

Soporte

Diseñar

LagartoUna plataforma integral para

el desarrollo de procesadoresProducir

Promover

Actualización


Nuestra propuesta

01 02 03 04

Lagarto es un proyecto en desarrollo para generar conocimiento

Objetivos del Proyecto Lagarto

8

Técnicas de alto rendimiento

Técnicas de bajo consumo de

energía

Técnicas criptográficas

Diseño de Arquitectura de

Procesadores

Adecuación a la arquitectura

Lagarto

Metodología para desarrollo

de controladores

Sistemas Operativos(Linux)

Diseño de procesadores

Diseño Digital (HDL-FPGAs)

Diseño de Sistemas

Operativos (Linux)

Consolidación de Grupos de

Investigación

Ser utilizado como material

educativo

Reducir la dependencia

tecnológica y académica

Convertirse en un estándar

para la industria mexicana de

las TIC

Distribución a nivelnacional


1

2

3

Lagarto ‘route-map’

9

Arquitectura Lagarto I 32-bits

Arquitectura Lagarto II 64-bits

Sistema Operativo Linux

EVK Tarjetas de desarrollo

Plataforma FPGA para Internet de

las Cosas (IoT)

(2012-2017)

Dual core Lagarto I 32-bits

Quad core Lagarto II 64-bits

(2018-2020)

Aplicaciones

Ecosistema para las TIC mexicanas

Incursionar con sectores del

mercado en áreas especializadas

(2020-en adelante)


Plataforma de IoT con FPGAs

10

Sensado Procesamiento Comunicación

Acelerómetro

Giroscopio

Presión

Temperatura

Cifrado

Procesamiento Digital de Señales

Seguridad

Filtrado de Datos

Wi-Fi

Bluetooth

I2C

SPI

La base de las ciudades inteligentes (smart cities)

Uso de los Lenguajes de Descripción

de Hardware (HDL) para el diseño

de las interfaces con los sensores

del sistema embebido

Uso de los Lenguajes de Descripción

de Hardware (HDL) para el diseño

de las interfaces de comunicación

incluidos en el sistema embebido.


Arquitectura del SoC

11Instituto Politécnico Nacional | Centro de Investigación en Computación

Microarquitectura del procesador Lagarto I


Microarquitectura del procesador Lagarto II


LagartoUn procesador RISC de código abierto

para la academia y la investigación

Instituto Politécnico Nacional

Centro de Investigación en Computación

Documents

Lagarto - BSC-CNS · Procesadores Adecuación a la arquitectura Lagarto Metodología para desarrollo de controladores Sistemas Operativos (Linux) Diseño de procesadores Diseño Digital