Embed Size (px)
DESCRIPTION
ISE Tutorial. Project navigator. Izorni projektni fajlovi. Editor za HDL kod, sematski editor i sl. Lista operacija koje se mogu izvršavati nad izvornim fajlovima. Poruke koje softver šalje tokom izvršenja izabrane operacije. Kreiranje projekta. 1. Upišite ime projekta - PowerPoint PPT Presentation
Citation preview
ISE TutorialXilinx ISE 9.1i.lnk
Arhitektura mikrosistema
Project navigatorIzorni
projektni fajlovi
Lista operacija koje se mogu izvršavati nad
izvornim fajlovima
Poruke koje softver šalje
tokom izvršenja izabrane operacije
Editor za HDL kod, sematski
editor i sl.
Arhitektura mikrosistema
Kreiranje projekta1. Upišite ime projekta
2. Izaberite lokaciju gde će projekat biti smešten
3. Izaberite tip projekta (biramo HDL)
4. Next
1
2
3
4
Arhitektura mikrosistema
Izbor programabilnog kola
Bira se konkretno kolo za koje će biti
realizovan projekat. Podesiti kao na slici
Ostalo staviti kako jeste
Arhitektura mikrosistema
Kreiranje novih izvornih fajlova
Ovaj dijalog preskočiti -> Next
Arhitektura mikrosistema
Dodavanje postojećih izvornih fajlova
Ovaj dijalog preskočiti -> Next
Arhitektura mikrosistema
Rezime projektaInformativni dijalog, poslednja mogućnost za povratak na
prethodne korake (Back)
Biramo Finish
Arhitektura mikrosistema
Kreiran je novi projekat
Arhitektura mikrosistema
Kreiranje izvornog projektnog fajla
Desnim dugmetom miša
preko oznake kola, a onda New
Source
Arhitektura mikrosistema
Tip projektnog fajla
1 2
3
4
1. Izaberite tipa projektnog fajla (biramo VHDL Module)
2. Upišite ime projektnog fajla (neka bude dek3u8)
3. Lokacija - neka ostane predložena lokacija
4. Next
Arhitektura mikrosistema
Definisanje interfejsa (portova) modula koji projektujemo
y0
y1
y2
y3
y4
y5
y6
y7
dek3u8
d2
d1
d0
e
Za svaki port se navodi ime i smer. Za višebitne portove se unosi opseg indeksa (MSB do LSB) uz štikliranje opcije Bus.
Arhitektura mikrosistema
Rezime modulaInformativni dijalog, poslednja mogućnost za
povratak na prethodne korake (Back)Biramo Finish
Arhitektura mikrosistema
Kreiran je novi modul
Novi projektni fajl
Šta sve možemo da radimo s
ovim modulom
Automatski generisan kostur
VHDL opisa
Entitet
Ovde pišemo naš kod
Arhitektura mikrosistema
Pisanje koda
VHDL opis dekodera 3-u-8 s dozvolom rada
Arhitektura mikrosistema
Provera sintakse
Selektovan je projekti fajl
Dupli klik na Check Syntax
Ako u kodu nema sintaksnih grešaka pojaviće se zeleni
kružić
Arhitektura mikrosistema
SintezaSelektovan je projekti fajl
Dupli klik na Synthesize
Ako je sinteza uspešno okončana, pojaviće se zeleni
kružić
Arhitektura mikrosistema
Izveštaj o sintezi
Dupli klik na View Synthesis
Report
Otvoriće se tekstualni fajl s
izveštajem
Koliko hardverskih resursa je utrošeno za sintezu kola
Arhitektura mikrosistema
RTL dijagram - kako je kolo sintetizovano
Dupli klik
Dupli klik
Zatvoriti na kraju
Arhitektura mikrosistema
Implementacija
Dupli klik na Implement Design
Ako je implementacija
uspešno okončana, pojaviće se zeleni
kružići
Arhitektura mikrosistema
Izveštaj o implementaciji
Dupli klik na Place & Rute
Report
Otvoriće se tekstualni fajl s
izveštajem
Podaci o stvarnom zauzeću hardverskih resursa
Arhitektura mikrosistema
Izveštaj o pinovima
Dupli klik na Pad Report
Veza portova modul koji smo projektovali i
pinova FPGA kola
Ograničenja - Constrains UCF - User Constraints File Kreiranje UCF fajla 1. Izaberite tipa projektnog fajla (biramo
Implement Constraints File)
2. Upišite ime projektnog fajla (neka bude dek3u8)
3. Lokacija - neka ostane predložena lokacija
4. Next
Arhitektura mikrosistema
Desnim dugmetom miša
preko oznake kola, a onda New
Source1
Arhitektura mikrosistema
Iz korisničkog uputstva za razvojnu ploču
e d2 d1 d0
y7 y0
y0
y1
y2
y3
y4
y5
y6
y7
dek3u8
d2
d1
d0
e
Arhitektura mikrosistema
Pisanje UCF fajla
Snimiti
UCF fajl
Nakon kreiranja UCF fajla neophodno je ponoviti implementaciju !
Dupli klik na Edit Constraints otvara tekstualni dokument UCF
Cilj je da se definiše željeno povezivanje portova modula koji projektujemo i pinova FPGA kola
Arhitektura mikrosistema
Generisanje fajla za programiranje
Dupli klik na Generate
Programming File
Arhitektura mikrosistema
Povezivanje PC - Razvojni sistem
USB kabl
Arhitektura mikrosistema
Programiranje FPGA kola
Dupli klik na Configure Target
Device
Izabrati Boundary Scan
Arhitektura mikrosistema
Programiranje FPGA kola
Desni taster preko teksta: “Right click to …”
Izabrati Initialize Chain
Programiranje FPGA kolaIzbor konfiguracionig fajla
dek3u8.bit
Programiranje FPGA kolaOvo upozorenje treba ignorisati - OK
Programiranje FPGA kolaPreskočiti - Cancel
Na razvojnoj ploči postoje 3 programabilna kola. Softver nudi mogućnost da se za svako od njih definise konfiguracioni fajl. Budući da u ovom primeru koristimo samo FPGA kolo, učitavanje konfiguracionih fajlova za preostala dva kola preskačemo.
Programiranje FPGA kolaPreskočiti - Cancel
Programiranje FPGA kola
Desnim dugmetom miša preko slike
FPGA kola, a onda Program
Programiranje FPGA kolaOvde samo OK
Programiranje FPGA kolaProgramiranje FPGA je uspešno obavljeno !
Arhitektura mikrosistema
Zadatak Ponoviti postupak kreiranja projekta, unosa VHDL
opisa, sinteze i implementacije dizajna, definisanja UCF ograničenja, generisanja fajla za programiranje i programiranja FPGA kola na primeru multipleksera 4-u-1.
yd2
d1
d0
d3
s0s1
y <= d(0) WHEN s = "00" ELSEd(1) WHEN s = "01" ELSEd(2) WHEN s = "10" ELSEd(3);
Arhitektura mikrosistema
UCF Linije podatak (d3, …
d0) povezati na 4 tastera.
Selekcione signale (s1, s0) povezati na dva prekidača
Izlaz multipleksera (y) povezati na jednu LED
