Intel Stratix 10 GX FPGA 开发套件用户指南...Intel® Stratix® 10 GX FPGA 开发套件用户指南订阅反馈 UG-20046 | 2018.07.20 官网最新文档：PDF | HTML \376\377\213\242\226

Intel® Stratix® 10 GX FPGA开发套件用户指南

订阅

反馈

UG-20046 | 2018.07.20

官网最新文档：PDF | HTML

https://www.intel.com/content/www/us/en/programmable/bin/rssdoc?name=sbg1472836198964mailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82https://www.intel.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/ug/ug-s10-fpga-devl-kit-ch.pdfhttps://www.intel.cn/content/www/cn/zh/programmable/documentation/sbg1472836198964.html

内容

1. 概述..................................................................................................................................41.1. 开发板描述.............................................................................................................41.2. 建议的操作条件....................................................................................................... 51.3. 处理电路板.............................................................................................................5

2. 入门..................................................................................................................................62.1. 安装 Quartus Prime软件.......................................................................................... 6

2.1.1. 激活许可....................................................................................................62.2. 开发板包................................................................................................................72.3. 安装 USB-Blaster Driver.......................................................................................... 7

3. 开发板设置......................................................................................................................... 83.1. 对开发板供电.......................................................................................................... 83.2. 默认的开关和跳线设置............................................................................................... 93.3. 出厂复位(Factory Reset).........................................................................................12

4. 电路板组件....................................................................................................................... 134.1. 电路板概述........................................................................................................... 134.2. MAX V CPLD系统控制器......................................................................................... 174.3. FPGA配置........................................................................................................... 224.4. 状态单元..............................................................................................................244.5. 用户输入-输出(Input-Output)组件............................................................................. 25

4.5.1. 用户定义的按钮..........................................................................................254.5.2. 用户定义的 DIP开关................................................................................... 254.5.3. 用户定义的 LED......................................................................................... 25

4.6. 组件和接口........................................................................................................... 274.6.1. PCI Express.............................................................................................274.6.2. 10/100/1000 Ethernet PHY........................................................................304.6.3. HiLo外部存储器接口................................................................................... 314.6.4. FMC....................................................................................................... 354.6.5. QSFP......................................................................................................404.6.6. I2C.........................................................................................................414.6.7. DisplayPort............................................................................................. 424.6.8. SDI视频输入/输出端口................................................................................43

4.7. 时钟电路..............................................................................................................454.7.1. 板载振荡器............................................................................................... 454.7.2. 板外时钟 I/O.............................................................................................46

4.8. 储存器.................................................................................................................474.8.1. Flash......................................................................................................474.8.2. 使用 Quartus Programmer对闪存进行编程......................................................49

4.9. 子卡................................................................................................................... 504.9.1. 外部存储器接口..........................................................................................50

5. 系统电源.......................................................................................................................... 575.1. 电源指南..............................................................................................................575.2. 配电系统..............................................................................................................58

内容

Intel® Stratix® 10 GX FPGA开发套件用户指南反馈

2

mailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82

5.3. 功率测量(Power Measurement)............................................................................... 595.4. 热限制和保护........................................................................................................ 59

6. 电路板测试系统(Board Test System)..................................................................................616.1. 电路板的准备........................................................................................................ 626.2. 运行 Board Test System.........................................................................................626.3. 使用 Board Test System.........................................................................................63

6.3.1. 配置菜单(Configure Menu)..........................................................................636.3.2. System Info选项卡................................................................................... 646.3.3. GPIO选项卡.............................................................................................666.3.4. Flash选项卡.............................................................................................676.3.5. XCVR选项卡............................................................................................ 686.3.6. PCIe选项卡..............................................................................................716.3.7. FMC选项卡.............................................................................................. 746.3.8. DDR3选项卡............................................................................................ 776.3.9. DDR4选项卡............................................................................................ 796.3.10. 功耗监视器(Power Monitor)....................................................................... 806.3.11. 时钟控制器(Clock Controller)..................................................................... 82

A. 附加信息.......................................................................................................................... 85A.1. 安全和监管信息......................................................................................................85

A.1.1. 安全警告..................................................................................................85A.1.2. 安全注意事项............................................................................................ 87

A.2. 合规性与一致性声明................................................................................................ 88

B. 修订历史.......................................................................................................................... 89B.1. 用户指南的修订历史................................................................................................ 89

内容

反馈 Intel® Stratix® 10 GX FPGA开发套件用户指南

3


1. 概述

Stratix® 10 GX FPGA开发板提供了一个用于评估 Intel® Stratix 10 GX器件的性能和功能的硬件平台。

此开发板有两种不同的版本，如下表所示。

表 1. Stratix 10 GX FPGA开发套件版本

版本订购代码

Stratix 10 GX FPGA L-Tile DK-DEV-1SGX-L-A

Stratix 10 GX FPGA H-Tile DK-DEV-1SGX-H-A

电路板和 FPGA性能因所选的开发套件版本而异。关于 Stratix 10 L-tile和 H-tile的详细信息，请参考 Intel网站上的 Stratix 10 FPGA产品页面。

1.1. 开发板描述

图 1. Stratix 10 GX结构图

Mini DisplayPort (TX)

SDI

QSFP28

DIP Switches, User Buttons,User I/O Pins, User LEDs

HILO Memory

QSPI

Flash

FMC

Intel Stratix 10

FPGA

MAX 10 FPGAMini-USB

Clocksx16 PCIe Edge

Fingers

Intel FPGA Download Cable II

PHY (SGMII)RJ-4510/100/1000 Ethernet

MAX V System Controller

x16

x4

x1

x4

x16 LTM2987 Power Manager

Power Regulators

UG-20046 | 2018.07.20

反馈

Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartusand Stratix words and logos are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or othercountries. Intel warrants performance of its FPGA and semiconductor products to current specifications inaccordance with Intel's standard warranty, but reserves the right to make changes to any products and servicesat any time without notice. Intel assumes no responsibility or liability arising out of the application or use of anyinformation, product, or service described herein except as expressly agreed to in writing by Intel. Intelcustomers are advised to obtain the latest version of device specifications before relying on any publishedinformation and before placing orders for products or services.*Other names and brands may be claimed as the property of others.

ISO9001:2015Registered

https://www.altera.com/products/fpga/stratix-series/stratix-10/overview.htmlmailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82https://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.html

1.2. 建议的操作条件

• 建议的环境操作温度范围：0C到 45C

• 最大 ICC负载电流：100 A

• 最大 ICC负载瞬态百分比：30 %

• 所提供的散热片/风扇支持的 FPGA最大功率：200 W

1.3. 处理电路板

处理电路板时，一定要遵循下面的静电放电预防措施。

警告: 若没有进行正确的防静电处理，则会损坏电路板。因此，在接触电路板时要采取防静电措施。

警告: 本开发套件不应该在振动环境下运行。

1. 概述

UG-20046 | 2018.07.20


5


2. 入门

2.1. 安装Quartus Prime软件

新版 Intel Quartus® Prime设计套件设计软件包括 Intel FPGA、SoC和 CPLD设计所需要的全部功能，从设计输入和综合到优化、验证和仿真。 Intel Quartus Prime设计套件软件包括一个额外的 Spectra-Q® 引擎，针对未来器件进行了优化。该 Spectra-Q 引擎通过一套速度更快和可扩展性更高的算法、一种分层数据库基础设施和一种统一的编译器技术，将下一代可编程器件的设计效率提升到一个全新的水平。

基于特定的设计要求， Intel Quartus Prime设计套件软件有三种版本：专业版(Pro)、标准版(Standard)和精简版(Lite)。 Intel Stratix 10 FPGA Development Kit受 Intel QuartusPrime Pro Edition支持。

Intel Quartus Prime Pro Edition： Intel Quartus Prime Pro Edition经过优化支持 Intel 的下一代 FPGA和 SoC中的高级功能，开始于 Intel Arria® 10器件系列并且需要付费许可。

Intel Quartus Prime Pro Edition中包含 Intel Quartus Prime软件， Nios® II EDS和MegaCore IP Library。要安装 Intel 的开发工具，请从 Intel 网站的 Download Center的Intel Quartus Prime Pro Edition页面下载 Intel Quartus Prime Pro Edition软件。

2.1.1. 激活许可

使用 Intel Quartus Prime软件前，必须激活许可，确定用户和计算机，获得并安装许可文件。如果您已经有了授权的 Standard Edition或者 Pro Edition，那么该许可文件可用于此套件。如果没有授权的 Standard Edition或者 Pro Edition，那么执行下面步骤：

1. 在My Intel Account Sign In网页上登录，点击 Sign In 。

2. 在My Intel Home网页上点击 Self-Service Licensing Center链接。

3. 在开发套件包装盒侧面的条形码下找到序列号。此序列号由字母数字组成，不包含连字符。4. 在 Self-Service Licensing Center网页上点击 Find it with your License Activation Code链接。

5. 在 Find/Activate Products 对话框中输入开发套件序列号并点击 Search。

6. 当你的产品出现时，勾选产品名称旁边的复选框。7. 点击 Activate Selected Products ，然后点击 Close。

8. 许可设置完成后，Altera会电邮给您一个 license.dat文件。将此文件保存在您的计算机中，使用 Quartus Prime软件中的 Options 对话框的 License Setup页面来使能此软件。

UG-20046 | 2018.07.20

反馈



https://www.altera.com/downloads/download-center.htmlhttps://www.altera.com/mal-all/mal-signin.htmlhttps://www.altera.com/support/support-resources/download/licensing.htmlmailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82https://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.html

购买此套件您可以获得一年许可的 Intel Quartus Prime设计套件软件的 Development KitEdition (DKE)。一年后，您的 DKE许可不再有效，您将不被允许使用此版本的 Intel QuartusPrime软件。如要继续使用 Intel Quartus Prime软件，您需要下载免费的 Quartus Prime LiteEdition，或者购买付费版本的 Quartus Prime Pro Edition。

2.2. 开发板包

从 Intel网站的 Intel Stratix 10 FPGA Development Kit页面下载 Intel Stratix 10 FPGADevelopment Kit包。

解压缩 Intel Stratix 10 FPGA Development Kit包。

图 2. 已安装的开发套件目录结构

documents

board_design_files

examples

factory_recovery

demos

表 2.

目录名称目录内容的说明

board_design_files 包含原理图、布局、装配和材料电路板设计文件的清单。使用这些文件作为新原型电路板设计的起点。

demos 包含演示应用程序(如果有)

documents 包含文档。

examples 包含此开发板的样本设计文件。

factory_recovery 包含出厂前编程到电路板上的原始数据。使用此数据将电路板恢复到原始出厂内容。

2.3. 安装 USB-Blaster Driver

开发板包括用于 FPGA编程的集成 Intel FPGA Download Cable电路。然而，要想主机和电路板进行通信，则必须在主机上安装 On-Board Intel FPGA Download Cable II驱动程序。

Intel网站上提供了操作系统的 On-Board Intel FPGA Download Cable II驱动程序的安装说明。

在 Intel网站的 Altera Programming Cable Driver Information页面上，找到适用于您的配置的表条目，然后单击链接以访问安装说明。

2. 入门

UG-20046 | 2018.07.20


7

https://www.altera.com/support/support-resources/download/drivers/dri-index.htmlmailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82

3. 开发板设置

本章节将介绍如何对开发板供电并提供默认的开关和跳线设置。

3.1. 对开发板供电

此开发板设计为在两种模式下操作：

1. As a PCIe* add-in card

当此卡作为一个 PCIe 系统进行操作时，需将此卡插入到 PCIe 插槽，将 2x4和 2x3管脚PCIe 电缆分别连接到电路板上的 J26和 J27上的电源连接器。

注意: 当作为 PCIe add-in卡进行操作时，除非对 J26和 J27供电，否则电路板不会通电。

2. In bench-top mode

在 Bench-top模式中，您必须使用所提供的 240W功率的电源(连接到电源连接器 J27)对电路板供电。以下对 bench-top模式下的操作进行了描述。l

此开发板附带其预先配置的开关，以支持此套件中的设计实例。

如果您怀疑电路板没有使用默认设置进行正确地配置，那么请遵照此章节中的“默认开关和跳线设置”部分中的指南。

1. 此开发板附带存储在闪存设备中的设计实例。要加载存储在闪存中出厂部分的设计，请确认SW3.3设置为 ON。这是默认设置。

2. 将提供的电源连接到插座和 FPGA板上的 DC Power Jack (J27)。

注意: 仅使用提供的电源。电路板上的功率调节电路可能会被更高电压的电源损坏。

3. 将电源开关(SW7)设置为 ON位置。

当电路板上电时， MAX® V上的并行闪存加载器(PFL)从闪存中读取一个设计并配置 FPGA。配置完成后，绿色 LED指示灯亮起表示器件配置成功。如果配置失败，红色 LED亮起。

UG-20046 | 2018.07.20

反馈



mailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82https://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.html

3.2. 默认的开关和跳线设置

本小节讨论了如何恢复出厂默认设置，并对其功能作了解释。

图 3. 默认的开关设置

1. 设置 DIP switch bank (SW2)以与下表匹配

表 3. SW2 DIP PCIe开关默认设置(电路板底部)

开关电路板标签功能默认位置

1 x1 ON for PCIe x1 OFF



4 x16 ON for PCIe x16 ON

2.如果所有电阻都打开，那么 FMC VCCIO值为 1.2 V。要更改此值，需增添电阻，如下表所示。

表 4. FPGA夹层(FMC)端口的默认电阻设置(电路板底部)

电路板参考电路板标签说明

R460 1.35V 1.35V FMC VCCIO选择



注意: 默认情况下安装一个 0 Ohm电阻

3. 设置 DIP switch bank (SW6)以与下表匹配。

表 5. SW6 JTAG Bypass DIP开关默认设置(电路板底部)


1 Intel Stratix 10 OFF，使能 JTAG链中的 IntelStratix 10。

OFF

继续...

3. 开发板设置

UG-20046 | 2018.07.20


9



ON，旁路 JTAG链中的 IntelStratix 10。

2 MAX V OFF，使能 JTAG链中的 MAXV。ON，旁路 JTAG链中的 MAXV。

OFF

3 FMC OFF，使能 JTAG链中的 FMCConnector。ON，旁路 JTAG链中的 FMCConnector。

ON

4. SW1 DIP开关默认设置(电路板顶部)

表 6. SW1 DIP开关默认设置(电路板顶部)

开关电路板标签功能

1 MSEL2 MSEL2, MSEL1 = [0,0] QSPI AS FastModeMSEL2, MSEL1 = [0,1] QSPI ASNormal ModeMSEL2, MSEL1 = [1,0] AVST x16 Mode(Default)MSEL2, MSEL1 = [1,1] JTAG Only Mode

2 MSEL1

5. 设置 DIP switch bank (SW6)以与下表匹配。

表 7. SW3 DIP开关默认设置(电路板底部)


1 CLK0_OEn ON，使能 Si5341A时钟器件OFF，禁用 Si5341A时钟器件

ON

2 CLK0_RSTn ON，Si5341A时钟器件保持在复位状态

OFF，使 Si5341A时钟器件正常工作

OFF

3 FACTORY_LOAD ON，从闪存加载出厂映像OFF，从闪存加载用户硬件 1

ON



1 RZQ_B2M ON，将 Bank 2M的 RZQ电阻设置成 99.17 OhmOFF，将 Bank 2M的 RZQ电阻设置成 240 Ohm

OFF

2 SI516_FS ON，将 SDI REFCLK频率设置成 148.35 MHzOFF，将 SDI REFCLK频率设置成 148.5 MHz

OFF

3. 开发板设置

UG-20046 | 2018.07.20


10




1 I2C_SDA 将 VRM I2C连接到 MAX V I2C链

ON

2 I2C_SCL 将 VRM I2C连接到 MAX V I2C链

ON

3 FPGA_PWRGD 将 LT2987 Power Good连接到MAX V

OFF

3. 开发板设置

UG-20046 | 2018.07.20


11


3.3. 出厂复位(Factory Reset)

本节是正在开发的 Board Test System (BTS) GUI的一部分。当有新信息时，将在未来版本中更新。

3. 开发板设置

UG-20046 | 2018.07.20


12


4. 电路板组件

本章节将对开发板上的所有重要组件进行介绍。用于开发板的一套完整原理图，物理布局数据库和GERBER文件都位于开发包文档目录中。

4.1. 电路板概述

Intel Stratix 10 FPGA开发板的图像如下所示。

图 4. Stratix 10 FPGA开发板图像-正面

图 5. Stratix 10 FPGA开发板图像-背面

UG-20046 | 2018.07.20

反馈



mailto:[email protected]?subject=%20Intel%20Stratix%2010%20GX%20FPGA%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6%E7%94%A8%E6%88%B7%E6%8C%87%E5%8D%97%20(UG-20046%202018.07.20)%20%E7%9A%84%E5%8F%8D%E9%A6%88&body=%E9%9D%9E%E5%B8%B8%E6%84%9F%E8%B0%A2%E6%82%A8%E7%9A%84%E5%8F%8D%E9%A6%88%E3%80%82%E8%AF%B7%E5%9C%A8%E8%AF%84%E8%AE%BA%E4%B8%AD%E6%8C%87%E6%98%8E%E7%9B%B8%E5%85%B3%E7%9A%84%E9%A1%B5%E7%A0%81%E5%92%8C%E6%AE%B5%E8%90%BD%EF%BC%8C%E8%B0%A2%E8%B0%A2%E3%80%82https://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.htmlhttps://www.intel.com/content/www/us/en/quality/intel-iso-registrations.html

表 10. Stratix 10 GX FPGA开发板组件

电路板参考类型说明

特性器件

U1 FPGA Stratix 10 GX FPGA, 1SG280LU3F50E3VGS1.• 自适应逻辑模块(ALM)：933,120• LEs (K)：2,753• 寄存器：3,732,480• M20K存储器模块：11,721• 收发器数量：96• 封装类型：2397 BGA

U11 CPLD MAX V CPLD, 2210 LEs, 256 FBGA, 1.8V VCCINT.

配置和设置单元

CN1 On-board Intel FPGA DownloadCable II

Micro-USB 2.0连接器，用于对 FPGA进行编程和调试。

SW2 PCI Express* Control DIP Switch 使能 PCI Express 链路宽度 x1, x4, x8和 x16。

SW6 JTAG Bypass DIP Switch 使能和禁用 JTAG链中的器件。此开关位于电路板的背面。

SW1 MSEL Configuration DIP Switch 设置 Intel Stratix 10 MSEL管脚。

SW3 Board settings DIP Switch 控制 MAX V CPLD System Controller功能，例如：时钟复位，时钟使能或者从闪存加载出厂设计或用户设计和上电时发送的FACTORY信号命令。此开关位于电路板的底部。

S4 CPU reset push button FPGA逻辑的默认复位。此按钮位于 LED子板上。

S2 Image select push button 翻转配置 LED，选择从闪存加载到 FPGA的编程映像。此按钮位于LED子板上。

S1 Program configuration push button 根据编程 LED从闪存映像配置 FPGA。此按钮位于 LED子板上。

S3 MAX V reset push button MAX V CPLD System Controller的默认复位。此按钮位于 LED子板上。

状态单元

D14, D16 JTAG LEDs 表明 System Console USB接口的发送或接收活动。如果链路在使用中并处于活跃状态，那么 TX和 RX LED会闪烁。LED不使用时是关闭的，在使用中但处于空闲时是开启的。这些 LED位于 LED子板上。

D18, D21 System Console LEDs 表明 System Console USB接口的发送或接收活动。如果链路在使用中并处于活跃状态，那么 TX和 RX LED会闪烁。LED不使用时是关闭的，在使用中但处于空闲时是开启的。

D1, D2, D5 Program LEDs 点亮以显示 LED序列，该序列确定在按下程序加载按钮时哪个闪存映像加载到 FPGA。 LED位于 LED子卡上。

D8 Configuration Done LED 配置 FPGA时亮起。此 LED位于 LED子板上。

D6 Load LED FPGA配置期间亮起。此 LED位于 LED子板上。

D3 Error LED FPGA配置失败时亮起。此 LED位于 LED子板上。

D45 Power LED 电路板通电时亮起。

D40 Temperature LED 当 FPGA器件出现过热情况时亮起。确保散热器/风扇的正确安装。

D2, D3, D4, D5, D6 Ethernet LEDs 显示连接速度以及发送或接收活动。

D9 SDI Cable LED 点亮以显示 SDI接口的发送或接收活动。

继续...

4. 电路板组件

UG-20046 | 2018.07.20


14



D15, D17, D19, D20,D22, D23

PCI Express link LEDs 通过配置这些 LED以显示 PCI Express 链路宽度(x1, x4, x8和x16)和数据速率(Gen2, Gen3)。这些 LED位于 LED子板上。

D4, D7, D9, D10 User defined LEDs 四个双色 LED(绿色和红色)，用于 8个用户 LED。驱动低电平时亮起。这些 LED位于 LED子板上。

D11, D12, D13 FMC LEDs 亮起表明 FMC子卡(如果存在)的 RX, TX, PRNSTn活动。这些LED位于 LED子板上。

时钟电路

X1 SDI Reference Clock SW4.2 DIP switch controlled:FS=0: 148.35 MHzFS=1: 148.5 MHz

U7 Programmable Clock Generator Si 5341A Programmable Clock Generator by the clockcontrol GUI默认频率：

• Out0=155.25 MHz

• Out1=644.53125 MHz

• Out2= 135 MHz

• Out3= Not Used

• Out4=156.25 MHz

• Out5= 625 MHz

• Out6=Not used

• Out7=125 MHz

• Out8= 125 MHz

• Out9=125 MHz

U9 Programmable Clock Generator Si5338A Programmable Clock Generator by the clockcontrol GUI.默认频率：

• CLK0= 100 MHz

• CLK1= 100 MHz

• CLK1= 133 MHz

• CLK2= 50 MHz

J3, J4 Clock input MMPX connector 用于 SDI接口的MMPX时钟输入。

J1, J2 MMPX GPIO/CLK output from FPGABank 3I

FPGA Bank 3I的MMPX GPIO/CLK输出。

J17, J18 Serial Digital Interface (SDI)transceiver connectors

两个 HDBNC连接器。驱动 SDI视频端口的串行数据输入/输出。

收发器接口

J9 PCIe x16 gold fingers 来自 FPGA bank 1C, 1D和 1E的 PCIe TX/RX x16接口。

J12 Mini Display Port Video Connector 来自 FPGA Bank 1F的 Display Port Video接口的四个 TX通道。

J15 QSFP connector 来自 FPGA Bank 1K的四个 TX/RX通道。

J17, J18 SDI HDBNC Video Connector 来自 FPGA Bank 1N的单一 TX/RX通道。

J13 Intel FMC Interface 来自 FPGA banks 4C, 4D和 4E的 16个 TX/RX通道。

普通用户输入/输出

SW1 FPGA User DIP Switch 四个用户 DIP开关。当开关为 ON时，选择逻辑 0。此开关位于LED子板上。

继续...

4. 电路板组件

UG-20046 | 2018.07.20


15



S5, S6, S7 General user push buttons 三个用户按钮。按下时驱低。这些按钮位于 LED子板上。

D4, D7, D9, D10 User defined LEDs 四个双色用户 LED。驱低时亮起。这些 LED位于 LED子板上。

存储器件

J11 HiLo Connector 一个 x72存储器接口，支持 DDR3 (x72), DDR4 (x72), QDR4(x36)和 RLDRAM3 (x36)。该开发套件包括三个使用 HiLo连接器的插件模块(子卡)：• DDR4 memory (x72) 1333 MHz• DDR3 memory (x72) 1066 MHz• RLDRAM3 memory (x36) 1200 MHz

U12, U83 Flash Memory ICS-1GBIT STRATA FLASH, 16-BIT DATA.

通信端口

J9 PCI Express x16 edge connector 镀金边缘指状物(gold-plated edge finger)，可在 Gen1，Gen2或 Gen3模式下提供高达 x16的信号。

J13 FMC Port FPGA夹层卡端口

J10 Gbps Ethernet RJ-45 connector RJ-45连接器，通过Marvell 88E1111 PHY提供 10/100/1000Ethernet连接以及 SGMII模式下 FPGA-based Intel TripleSpeed Ethernet MAC MegaCore功能。

J15 QSFP Interface 对 40G/100G QSFP模块提供四个收发器通道。

CN1 Micro-USB connector 嵌入式 Intel Intel FPGA Download Cable II JTAG，通过 USB电缆对 FPGA进行编程。

显示端口

J12 Mini DisplayPort Connector Mini DisplayPort公插座。

J17, J18 SDI video port 两个 HDBNC连接器，提供全双工 SDI接口。

电源

J9 PCI Express edge connector 与 PCI Express 根端口(例如 PC主板)进行连接的接口。

J27 DC input jack 当从提供的电源砖为电路板供电以进行实验室操作时接受 12 V DC电源。当从 PCIe 插槽运行时，此输入也必须连接到 PC系统(包含J27)提供的 6针 Aux PCIe 电源连接器，否则电路板将无法上电。

SW7 Power switch 当从 DC输入插孔供电时，切换到电源 ON或者 OFF。

J26 PCIe 2x4 ATX power connector 12 V ATX输入。当电路板插入到 PCIe 插槽时，此输入必须连接到PC系统提供的 8针 Aux PCIe 电源连接器，否则电路板将无法上电。

4. 电路板组件

UG-20046 | 2018.07.20


16


4.2. MAX V CPLD系统控制器

此开发板使用 EPM2210 System Controller，一个用于以下目的的 Intel MAX V CPLD：

• 从闪存进行 FPGA配置

• 功耗监控

• 温度监控

• 风扇控制

• 用于时钟的控制寄存器

• 用于远程系统更新的控制寄存器

表 11. MAX V CPLD System Controller Device Pin-Out

图解信号名称管脚编号 I/O标准说明

FMCA_PRSTn G1 1.8V 存在 FMC

FPGA_AVST_CLK J2 1.8V Avalon流时钟(Avalon streamclock)

USB_MAX5_CLK H5 1.8V 48 MHz USB时钟

CLK_CONFIG J5 1.8V 125 MHz配置时钟

FPGA_nSTATUS J4 1.8V 配置 nSTATUS信号

FPGA_CONF_DONE K1 1.8V 配置 DONE信号

USB_CFG2 K2 1.8V MAX V到 Intel MAX 10 IntelFPGA Download Cable总线


USB_CFG4 L1 1.8V MAX V到 Intel MAX 10 IntelFPGA Download Cable总线



USB_CFG12 M1 1.8V MAX V到 Intel MAX 10 IntelFPGA Download Cable总线




USB_CFG10 N1 1.8V MAX V到 Intel MAX 10 IntelFPGA Download Cable总线



继续...

4. 电路板组件

UG-20046 | 2018.07.20


17





USB_CFG14 P2 1.8V MAX V到 Intel MAX 10 IntelFPGA Download Cable总线

FPGA_INIT_DONE G4 1.8V 初始化完成信号

FPGA_AVST_VALID F5 1.8V Avalon数据流有效信号

FPGA_AVST_READY H1 1.8V Avalon数据流准备就绪信号

FMCA_C2M_PWRGD R16 1.8V FMC卡到夹层的电源良好信号

M5_JTAG_TCK P3 1.8V 专用 MAX V JTAG时钟

M5_JTAG_TDI L6 1.8V 专用 MAX V JTAG data in

M5_JTAG_TDO M5 1.8V 专用 MAX V JTAG data out

M5_JTAG_TMS N4 1.8V 专用 MAX V JTAG模式选择

MAX_RESETn C5 2.5V MAX V复位信号

Si516_FS A4 2.5V Si516器件频率选择信号

OVERTEMP E1 2.5V FAN PWM控制信号

CLK0_FINC E9 2.5V Si5341A器件频率递增信号

CLK0_FDEC A10 2.5V Si5341A器件频率递减信号

MAX_CONF_DONE D7 2.5V 配置完成 LED信号

CLK0_OEn B12 2.5V Si5341A器件使能信号

CLK1_RSTn C11 2.5V Si5341A器件复位信号

PGM_SEL A7 2.5V Program Select按钮信号

PGM_CONFIG A6 2.5V Program Configuration按钮信号

PGM_LED0 D6 2.5V Program LED0信号

PGM_LED1 C6 2.5V Program LED1信号

PGM_LED2 B7 2.5V Program LED2信号

FACTORY_LOAD B5 2.5V 加载出厂映像 DIP开关信号

MAX_ERROR C7 2.5V 配置错误 LED

MAX_LOAD B6 2.5V 配置加载 LED

FPGA_PR_REQUEST T4 1.8V 部分重配置请求信号

FLASH_ADDR1 F15 1.8V 闪存地址总线

FLASH_ADDR2 G16 1.8V 闪存地址总线


FLASH_ADDR4 H16 1.8V 闪存地址总线

继续...

4. 电路板组件

UG-20046 | 2018.07.20


18






FLASH_ADDR8 D16 1.8V 闪存地址总线

FLASH_ADDR9 E15 1.8V 闪存地址总线



FLASH_ADDR12 D15 1.8V 闪存地址总线


FLASH_ADDR14 C14 1.8V 闪存地址总线

FLASH_ADDR15 C15 1.8V 闪存地址总线










FLASH_ADDR25 J13 1.8V 闪存地址总线

FPGA_PR_DONE J16 1.8V 部分重配置完成信号

CLK_MAXV_50M J12 1.8V 50 MHz MAX V时钟

MAXV_OSC_CLK1 H12 1.8V 125 MHz MAX V时钟

FLASH_DATA0 J15 1.8V 闪存数据总线

FLASH_DATA1 L16 1.8V 闪存数据总线


FLASH_DATA3 K14 1.8V 闪存数据总线



FLASH_DATA6 M15 1.8V 闪存数据总线




继续...

4. 电路板组件

UG-20046 | 2018.07.20


19



FLASH_DATA10 J14 1.8V 闪存数据总线



FLASH_DATA13 N16 1.8V 闪存数据总线



FLASH_CEn0 D14 1.8V 闪存芯片使能 0

FLASH_OEn P14 1.8V 闪存输出使能

FLASH_RDYBSYn0 F12 1.8V Flash ready/busy 0

FLASH_RESETn D13 1.8V 闪存复位

FLASH_CLK N15 1.8V 闪存时钟

FLASH_ADVn N14 1.8V 闪存地址有效

FLASH_CEn1 F11 1.8V 闪存芯片使能 1

FPGA_PR_ERROR K12 1.8V 部分重配置错误信号

FPGA_CvP_CONFDONE M14 1.8V CvP配置完成信号

FLASH_RDYBSYn1 P12 1.8V Flash ready/busy 1

FPGA_CONFIG_D0 R1 1.8V FPGA配置数据总线

FPGA_CONFIG_D1 T2 1.8V FPGA配置数据总线

FPGA_CONFIG_D2 N6 1.8V FPGA配置数据总线




FPGA_CONFIG_D6 M12 1.8V FPGA配置数据总线




FPGA_CONFIG_D10 P4 1.8V FPGA配置数据总线



FPGA_CONFIG_D13 P5 1.8V FPGA配置数据总线



MAX5_OEn N10 1.8V MAX V输出使能

MAX5_CSn T11 1.8V MAX V芯片选择

继续...

4. 电路板组件

UG-20046 | 2018.07.20


20



MAX5_WEn R11 1.8V MAX V写使能

MAX5_CLK N11 1.8V MAX V时钟

MAX5_BEn0 R10 1.8V MAX V字节使能

MAX5_BEn1 M10 1.8V MAX V字节使能

MAX5_BEn2 T12 1.8V MAX V字节使能

MAX5_BEn3 P10 1.8V MAX V字节使能

CPU_RESETn K4 1.8V CPU复位按钮

I2C_1.8V_SCL P13 1.8V 1.8V I2C总线

I2C_1.8V_SDA R14 1.8V 1.8V I2C总线

OVERTEMPn_1.8V N13 1.8V 过温信号

TSENSE_ALERTn_1.8V T7 1.8V 温度感应警报信号

QSPI_SS0_MSEL0 R12 1.8V QSPI从选择 0/ MSEL0配置选择

MSEL1 P11 1.8V MSEL1配置选择

MSEL2 M11 1.8V MSEL2配置选择

SDI_MF2_MUTE R7 1.8V SDI device MF2

SDI_MF0_BYPASS P8 1.8V SDI device MF0

SDI_MF1_AUTO_SLEEP R6 1.8V SDI device MF1

SDI_TX_SD_HDn P6 1.8V SDI device SD/HD

FPGA_nCONFIG E14 1.8V nCONFIG配置信号

4. 电路板组件

UG-20046 | 2018.07.20


21


4.3. FPGA配置

您可以使用 Quartus Programmer，通过 SRAM Object File (.sof)对 FPGA进行配置。

确保完成如下操作：

• 在主机上安装 Quartus Programmer和 Intel FPGA Download Cable II驱动程序。

• micro-USB电缆连接到 FPGA开发板。

• 电路板的电源为 ON，没有其他使用 JTAG链的应用程序正在运行。

1. 打开 Quartus Programmer。

2. 点击 Auto Detect，显示 JTAG链中的器件。

3. 点击 Change File，选择所需.sof的路径。

4. 对增添的文件启用 Program/Configure选项。

5. 点击 Start将所选文件下载到 FPGA。当进度条达到 100%时，配置完成。

使用 Quartus Programmer配置电路板上的器件会导致其他基于 JTAG的应用程序(如电路板测试系统和电源监视器)失去与电路板的连接。配置完成后重新启动这些应用程序。

通过嵌入式 USB-Blaster对 FPGA进行编程

下图显示了通过嵌入式 USB-Blaster对 Intel Stratix 10 FPGA进行编程的高级概念化结构图。

图 6. USB-Blaster概念化结构图

IntelStratix 10

FPGA

MAX 1010M04SCU169

USB PHYCY7C68013A

MicroUSB

USBData

Stratix 10JTAG

通过外部 USB-Blaster对 FPGA进行编程

下图显示了通过外部 USB-Blaster对 Intel Stratix 10 FPGA进行编程的高级概念化结构图。

4. 电路板组件

UG-20046 | 2018.07.20


22


图 7. JTAG链概念化结构图

Intel Stratix 10FPGA (U1)

External JTAG Headerfrom LED Daughter

Board

MAX 10Intel FPGA Download Cable II

(U23)

S10_JTAG

MAX V SystemController (U11)

M5_JTAG

FMCA(J13)

FMCA_JTAG

External JTAG

USB JTAG Headerfrom LED Daughter

Board

Dedicated USBMAX 10 JTAG

4. 电路板组件

UG-20046 | 2018.07.20


23


4.4. 状态单元

Intel Stratix 10 GX FPGA开发板包含如下所列的状态 LED。

表 12. 电路板专用状态 LED

电路板参考图解信号名称 I/O标准

D3 on the LED board MAX_ERROR 2.5V

D6 on the LED board MAX_LOAD 2.5V

D8 on the LED board MAX_CONF_DONE 2.5V

D12 on the LED board FMCA_TX_LED 1.8V

D11 on the LED board FMCA_RX_LED 1.8V

D1 on the LED board PGM_LED0 2.5V



D13 on the LED board FMCA_PRSTn 1.8V

D15 on the LED board PCIE_LED_X1 1.8V




D22 on the LED board PCIE_LED_G2 1.8V

D23 on the LED board PCIE_LED_G3 1.8V

D14 on the LED board JTAG_RX 1.8V

D16 on the LED board JTAG_TX 1.8V

D18 on the LED board SC_RX 1.8V

D21 on the LED board SC_TX 1.8V

D4 on the LED board USER_LED_G0, USER_LED_R0 1.8V



4. 电路板组件

UG-20046 | 2018.07.20


24


4.5. 用户输入-输出(Input-Output)组件

4.5.1. 用户定义的按钮

Intel Stratix 10 GX FPGA开发板包括用户定义的按钮。按住按钮时，器件管脚被设置成逻辑 0。释放按钮时，器件管脚被设置成逻辑 1。对于这些常规用户按钮，没有电路板特定的功能。

表 13. 用户定义的按钮

电路板参考图解信号名称 FPGA管脚编号 I/O标准

S7 on LED board USER_PB2 B17 1.8V

S6 on LED board USER_PB1 A19 1.8V

S5 on LED board USER_PB0 B20 1.8V

S4 on LED board CPU_RESETn A20 1.8V

S2 on LED board PGM_SEL – 2.5V

S1 on LED board PGM_CONFIG – 2.5V

S3 on LED board MAX_RESETn – 2.5V

4.5.2. 用户定义的 DIP开关

Intel Stratix 10 GX FPGA开发板包含一组四针 DIP开关。对于这些开关，没有电路板特定的功能。当开关处于 OFF位置，选择逻辑 1。当开关处于 ON位置，选择逻辑 0。

表 14. 用户定义的 DIP开关


SW1.1 on LED board USER_DIPSW0 H18 1.8V

SW1.2 on LED board USER_DIPSW1 G18 1.8V

SW1.3 on LED board USER_DIPSW2 H20 1.8V

SW1.4 on LED board USER_DIPSW3 G20 1.8V

4.5.3. 用户定义的 LED

Intel Stratix 10 GX FPGA开发板包括一组四对用户定义的 LED。驱动逻辑 0时 LED亮起，驱动逻辑 1时 LED灭(OFF)。对于这些 LED，没有电路板特定的功能。

表 15. 用户定义的 LED


D4 on LED board USER_LED_G0 B19 1.8V

D7 on LED board USER_LED_G1 E17 1.8V

D9 on LED board USER_LED_G2 D18 1.8V

D10 on LED board USER_LED_G3 D19 1.8V

D4 on LED board USER_LED_R0 B18 1.8V

继续...

4. 电路板组件

UG-20046 | 2018.07.20


25



D7 on LED board USER_LED_R1 F17 1.8V

D9 on LED board USER_LED_R2 E18 1.8V

D10 on LED board USER_LED_R3 E19 1.8V

4. 电路板组件

UG-20046 | 2018.07.20


26


4.6. 组件和接口

此部分将介绍相对于 Intel Stratix 10 GX FPGA器件的开发板的通信端口和接口卡。

4.6.1. PCI Express

Intel Stratix 10 GX FPGA开发板完全适合带有 x16 PCI Express 插槽(可容纳全高 3-slot长外形卡的插槽)的 PC主板。此接口使用 Intel Stratix 10 GX FPGA的 PCI Express hard IP模块，节省了逻辑资源以用于用户逻辑应用。 PCI Express 边缘连接器具有存在检测功能，使主板能够确定卡是否安装。

通过使用 Intel的 PCIe MegaCore IP， PCI Express 接口支持 x1 to x4到 x8 to x16自动协商通道宽度。您也可以通过 DIP开关(与 PRSTn管脚连接)将此电路板配置成一个 x1，x4，x8或者x16接口。

对于最大 40 Gbps全双工(Gen1)， PCI Express 边缘连接器的连接速度为 2.5 Gbps/通道，对于最大为 80 Gbps全双工(Gen 2)，连接速度为 5.0 Gbps/通道，对于最大 128 Gbps全双工(Gen3)，连接速度为 8.0 Gbps/通道。

当电路板安装到 PC主板上时，电路板的电源可以完全由 PC主机提供，PC的 2x3和 2x4 ATX辅助电源连接到 Intel Stratix 10开发板的 12V ATX输入(J26和 J27)。虽然电路板也可以通过笔记本电源供电以在实验台上使用，但 Intel建议不要同时从两个电源上电。理想的二极管电源共享器件已被设计到此电路板中，以防止从一个电源到另一个电源造成的损坏或回流。

PCIE_EDGE_REFCLK_P/N信号是一个 100 MHz差分输入，通过边缘连接器从 PC主板驱动到此电路板上。此信号使用 DC耦合直接连接到 Intel Stratix 10 GX FPGA REFCLK输入管脚对。此时钟在主板上终止，因此不需要板载终端。此时钟具有扩频特性，可在 9.847 ps至 10.203 ps之间改变其周期。I/O标准是 High-Speed Current Steering Logic (HCSL)。JTAG和 SMB是PCI Express TDI到 PCI Express TDO中的可选信号，并没有在此电路板上使用。 SMB信号连接到 Intel Stratix 10 GX FPGA，但正常操作不需要此信号。

表 16. PCI Express管脚分配，图解信号名称和功能

接收总线图解信号名称 FPGA管脚编号 I/O标准说明

A11 PCIE_EDGE_PERSTn AJ34 3V LVCMOS 复位(Reset)

A14 PCIE_EDGE_REFCLK_N

AK40 LVDS 主板参考时钟

A13 PCIE_EDGE_REFCLK_P

AK41 LVDS 主板参考时钟

B5 PCIE_EDGE_SMBCLK AU33 1.8V SMB时钟

B6 PCIE_EDGE_SMBDAT AV35 1.8V SMB数据

A1 PCIE_PRSNT1n – – Link with DIP switch(SW2)

B17 PCIE_PRSNT2n_X1 – – Link with DIP switch(SW2)



继续...

4. 电路板组件

UG-20046 | 2018.07.20


27




B15 PCIE_RX_N0 BH40 1.4 V PCML 接收总线

B20 PCIE_RX_N1 BJ42 1.4 V PCML 接收总线

B24 PCIE_RX_N2 BG42 1.4 V PCML 接收总线

B28 PCIE_RX_N3 BE42 1.4 V PCML 接收总线

B34 PCIE_RX_N4 BC42 1.4 V PCML 接收总线

B38 PCIE_RX_N5 BD44 1.4 V PCML 接收总线

B42 PCIE_RX_N6 BD48 1.4 V PCML 接收总线

B46 PCIE_RX_N7 BA46 1.4 V PCML 接收总线

B51 PCIE_RX_N8 AW42 1.4 V PCML 接收总线

B55 PCIE_RX_N9 AY44 1.4 V PCML 接收总线

B59 PCIE_RX_N10 AU42 1.4 V PCML 接收总线

B63 PCIE_RX_N11 AV44 1.4 V PCML 接收总线

B67 PCIE_RX_N12 AR42 1.4 V PCML 接收总线

B71 PCIE_RX_N13 AT44 1.4 V PCML 接收总线

B75 PCIE_RX_N14 AP44 1.4 V PCML 接收总线

B79 PCIE_RX_N15 AN42 1.4 V PCML 接收总线

B14 PCIE_RX_P0 BH41 1.4 V PCML 接收总线

B19 PCIE_RX_P1 BJ43 1.4 V PCML 接收总线

B23 PCIE_RX_P2 BG43 1.4 V PCML 接收总线

B27 PCIE_RX_P3 BE43 1.4 V PCML 接收总线

B33 PCIE_RX_P4 BC43 1.4 V PCML 接收总线

B37 PCIE_RX_P5 BD45 1.4 V PCML 接收总线

B41 PCIE_RX_P6 BD49 1.4 V PCML 接收总线

B45 PCIE_RX_P7 BA47 1.4 V PCML 接收总线

B50 PCIE_RX_P8 BB49 1.4 V PCML 接收总线

B54 PCIE_RX_P9 AW47 1.4 V PCML 接收总线

B58 PCIE_RX_P10 AY49 1.4 V PCML 接收总线

B62 PCIE_RX_P11 AU47 1.4 V PCML 接收总线

B66 PCIE_RX_P12 AR43 1.4 V PCML 接收总线

B70 PCIE_RX_P13 AT45 1.4 V PCML 接收总线

B74 PCIE_RX_P14 AP45 1.4 V PCML 接收总线

B78 PCIE_RX_P15 AN43 1.4 V PCML 接收总线

A17 PCIE_TX_CN0 BJ45 1.4 V PCML 发送总线

继续...

4. 电路板组件

UG-20046 | 2018.07.20


28



A22 PCIE_TX_CN1 BF44 1.4 V PCML 发送总线

A26 PCIE_TX_CN2 BG46 1.4 V PCML 发送总线

A30 PCIE_TX_CN3 BE46 1.4 V PCML 发送总线

A36 PCIE_TX_CN4 BF48 1.4 V PCML 发送总线

A40 PCIE_TX_CN5 BC46 1.4 V PCML 发送总线

A44 PCIE_TX_CN6 BD48 1.4 V PCML 发送总线

A48 PCIE_TX_CN7 BA46 1.4 V PCML 发送总线

A53 PCIE_TX_CN8 BB48 1.4 V PCML 发送总线

A57 PCIE_TX_CN9 AW46 1.4 V PCML 发送总线

A61 PCIE_TX_CN10 AY48 1.4 V PCML 发送总线

A65 PCIE_TX_CN11 AU46 1.4 V PCML 发送总线

A69 PCIE_TX_CN12 AV48 1.4 V PCML 发送总线

A73 PCIE_TX_CN13 AR46 1.4 V PCML 发送总线

A77 PCIE_TX_CN14 AT48 1.4 V PCML 发送总线

A81 PCIE_TX_CN15 AP48 1.4 V PCML 发送总线

A16 PCIE_TX_CP0 BJ46 1.4 V PCML 发送总线

A21 PCIE_TX_CP1 BF45 1.4 V PCML 发送总线

A25 PCIE_TX_CP2 BG47 1.4 V PCML 发送总线

A29 PCIE_TX_CP3 BE47 1.4 V PCML 发送总线

A35 PCIE_TX_CP4 BF49 1.4 V PCML 发送总线

A39 PCIE_TX_CP5 BC47 1.4 V PCML 发送总线

A43 PCIE_TX_CP6 BD49 1.4 V PCML 发送总线

A47 PCIE_TX_CP7 BA47 1.4 V PCML 发送总线

A52 PCIE_TX_CP8 BB49 1.4 V PCML 发送总线

A56 PCIE_TX_CP9 AW47 1.4 V PCML 发送总线

A60 PCIE_TX_CP10 AY49 1.4 V PCML 发送总线

A64 PCIE_TX_CP11 AU47 1.4 V PCML 发送总线

A68 PCIE_TX_CP12 AV49 1.4 V PCML 发送总线

A72 PCIE_TX_CP13 AR47 1.4 V PCML 发送总线

A76 PCIE_TX_CP14 AT49 1.4 V PCML 发送总线

A80 PCIE_TX_CP15 AP49 1.4 V PCML 发送总线

B11 PCIE_WAKEn_R AU34 1.8V 唤醒信号

4. 电路板组件

UG-20046 | 2018.07.20


29


4.6.2. 10/100/1000 Ethernet PHY

Intel Stratix 10 GX FPGA开发板使用一个外部Marvell 88E1111 PHY和 Intel Triple-SpeedEthernet MegaCore MAC功能来支持 10/100/1000 base-T Ethernet。PHY-to-MAC接口采用 SGMII，使用 1.25 Gbps的 Soft-CDR模式下的 Intel Stratix 10 GX FPGA LVDS管脚。在10 Mb或 100 Mb模式下，SGMII接口仍以 1.25 GHz运行，但数据包数据重复 10次或 100次。在 FPGA中必须对典型的网络应用提供MAC功能。

Marvell 88E1111 PHY使用 2.5V和 1.0V电源轨，需要一个由专用振荡器驱动的 25 MHz参考时钟。 PHY连接到一个具有内部磁性的 HALO HFJ11-1G02E model RJ45，可用于驱动具有Ethernet 流量的铜线。

图 8. FPGA (MAC)与Marvell 88E1111 PHY之间的 SGMII接口

MDI Interface SGMII TX/RXMarvell 10/100/1000 PHY

RJ45+ Magnetics Intel

Stratix 10 FPGA

表 17. Ethernet PHY管脚分配，信号名称和功能

电路板参考(U13) 图解信号名称 FPGA管脚编号 I/O标准说明

23 ENET_INTn AC35 3.0V 管理总线中断

25 ENET_MDC AD35 3.0V 管理总线数据时钟

24 ENET_MDIO AD34 3.0V 管理总线数据

28 ENET_RESETn AB34 3.0V 器件复位

76 ENET_LED_LINK10 – 2.5V 10 Mb link LED

74 ENET_LED_LINK100 – 2.5V 100 Mb LED

73 ENET_LED_LINK1000 – 2.5V 1000 Mb link LED

69 ENET_LED_RX – 2.5V RX data active LED

68 ENET_LED_TX – 2.5V TX data active LED

75 ENET_RX_N AW25 LVDS SGMII接收通道

77 ENET_RX_P AV25 LVDS SGMII接收通道

81 ENET_TX_N AT25 LVDS SGMII发送通道

82 ENET_TX_P AU25 LVDS SGMII发送通道

55 ENET_XTAL_25MHZ – 2.5V 25 MHz RGMII发送时钟

31 MDI_N0 – 2.5V 介质独立接口




继续...

4. 电路板组件

UG-20046 | 2018.07.20


30


电路板参考(U13) 图解信号名称 FPGA管脚编号 I/O标准说明

29 MDI_P0 – 2.5V 介质独立接口




4.6.3. HiLo外部存储器接口

本节介绍了 Intel Stratix 10 GX FPGA开发板的外部存储器接口支持及其信号名称，类型和相对于 Intel Stratix 10 GX FPGA的连接性。

HiLo连接器支持以下存储器接口的插件：

• DDR3 x72 (包含在套件中)

• DDR4 x72 (包含在套件中)

• RLDRAM3 x36 (包含在套件中)

表 18. HiLo EMI管脚分配

电路板参考 - HiLo管脚编号 HiLo图解信号名称 FPGA管脚编号 I/O标准

F1 MEM_ADDR_CMD0 K38 可调整

H1 MEM_ADDR_CMD1 L37 可调整

F2 MEM_ADDR_CMD2 M37 可调整

G2 MEM_ADDR_CMD3 M38 可调整

H2 MEM_ADDR_CMD4 J39 可调整

J2 MEM_ADDR_CMD5 J38 可调整

K2 MEM_ADDR_CMD6 K39 可调整

G3 MEM_ADDR_CMD7 L39 可调整

J3 MEM_ADDR_CMD8 P37 可调整

L3 MEM_ADDR_CMD9 R37 可调整

E4 MEM_ADDR_CMD10 N37 可调整

F4 MEM_ADDR_CMD11 P38 可调整

G4 MEM_ADDR_CMD12 P35 可调整

H4 MEM_ADDR_CMD13 K36 可调整

J4 MEM_ADDR_CMD14 K37 可调整

K4 MEM_ADDR_CMD15 N36 可调整

M1 MEM_ADDR_CMD16 L36 可调整

M2 MEM_ADDR_CMD17 T35 可调整

N2 MEM_ADDR_CMD18 R36 可调整

L4 MEM_ADDR_CMD19 L35 可调整

继续...

4. 电路板组件

UG-20046 | 2018.07.20


31



P5 MEM_ADDR_CMD20 L40 可调整

M5 MEM_ADDR_CMD21 K40 可调整

P1 MEM_ADDR_CMD22 G38 可调整

R4 MEM_ADDR_CMD23 H38 可调整

M4 MEM_ADDR_CMD24 G40 可调整

R3 MEM_ADDR_CMD25 F40 可调整

L2 MEM_ADDR_CMD26 P36 可调整

K1 MEM_ADDR_CMD27 E40 可调整

P2 MEM_ADDR_CMD28 D40 可调整

N4 MEM_ADDR_CMD29 R33 可调整

P4 MEM_ADDR_CMD30 J40 可调整

N3 MEM_ADDR_CMD31 H40 可调整

V2 MEM_CLK_N G39 可调整

V1 MEM_CLK_P F39 可调整

B10 MEM_DMA0 E27 可调整

C4 MEM_DMA1 M27 可调整

B17 MEM_DMA2 V30 可调整

F17 MEM_DMA3 P25 可调整

M16 MEM_DMB0 K32 可调整

U16 MEM_DMB1 J33 可调整

U11 MEM_DMB2 F37 可调整

U6 MEM_DMB3 C36 可调整

R6 MEM_DQ_ADDR_CMD0 T31 可调整

T1 MEM_DQ_ADDR_CMD1 R34 可调整

R2 MEM_DQ_ADDR_CMD2 R31 可调整

T2 MEM_DQ_ADDR_CMD3 U33 可调整

U2 MEM_DQ_ADDR_CMD4 U34 可调整

U3 MEM_DQ_ADDR_CMD5 T34 可调整

T4 MEM_DQ_ADDR_CMD6 U32 可调整

U4 MEM_DQ_ADDR_CMD7 V32 可调整

T5 MEM_DQ_ADDR_CMD8 P33 可调整

A4 MEM_DQA0 B27 可调整

B4 MEM_DQA1 F27 可调整

B5 MEM_DQA2 G27 可调整

继续...

4. 电路板组件

UG-20046 | 2018.07.20


32



B6 MEM_DQA3 C27 可调整

A8 MEM_DQA4 C26 可调整

B8 MEM_DQA5 B25 可调整

B9 MEM_DQA6 D26 可调整

A10 MEM_DQA7 D25 可调整

B1 MEM_DQA8 H27 可调整

B2 MEM_DQA9 H26 可调整

C2 MEM_DQA10 J25 可调整

C3 MEM_DQA11 H25 可调整

E3 MEM_DQA12 L27 可调整

D4 MEM_DQA13 L26 可调整

D1 MEM_DQA14 G25 可调整

D2 MEM_DQA15 K27 可调整

A12 MEM_DQA16 U29 可调整

B12 MEM_DQA17 T30 可调整

B13 MEM_DQA18 T29 可调整

B14 MEM_DQA19 V26 可调整

C15 MEM_DQA20 U30 可调整

A16 MEM_DQA21 V25 可调整

B16 MEM_DQA22 U28 可调整

A18 MEM_DQA23 U27 可调整

C16 MEM_DQA24 T25 可调整

D16 MEM_DQA25 N27 可调整

E16 MEM_DQA26 L25 可调整

F16 MEM_DQA27 U25 可调整

D17 MEM_DQA28 N26 可调整

C18 MEM_DQA29 R26 可调整

D18 MEM_DQA30 P26 可调整

E18 MEM_DQA31 N25 可调整

E2 MEM_DQA32 F25 可调整

G16 MEM_DQA33 M25 可调整

H16 MEM_DQB0 K34 可调整

J16 MEM_DQB1 K33 可调整

K16 MEM_DQB2 N33 可调整

继续...

4. 电路板组件

UG-20046 | 2018.07.20


33



L16 MEM_DQB3 M33 可调整

H17 MEM_DQB4 J34 可调整



L18 MEM_DQB7 M34 可调整

M17 MEM_DQB8 E34 可调整

N18 MEM_DQB9 F34 可调整

P17 MEM_DQB10 H35 可调整

P18 MEM_DQB11 J35 可调整

R18 MEM_DQB12 G35 可调整

T16 MEM_DQB13 H36 可调整

T17 MEM_DQB14 F35 可调整

T18 MEM_DQB15 H33 可调整

U15 MEM_DQB16 D34 可调整

T14 MEM_DQB17 E38 可调整

U14 MEM_DQB18 D38 可调整

V14 MEM_DQB19 E37 可调整

T13 MEM_DQB20 D35 可调整


U12 MEM_DQB22 E39 可调整

V12 MEM_DQB23 H37 可调整

T10 MEM_DQB24 A37 可调整

U10 MEM_DQB25 B38 可调整

V10 MEM_DQB26 C38 可调整

T9 MEM_DQB27 A38 可调整

T8 MEM_DQB28 C37 可调整



V6 MEM_DQB31 C35 可调整

R16 MEM_DQB32 J36 可调整


V5 MEM_DQS_ADDR_CMD_N T32 可调整

V4 MEM_DQS_ADDR_CMD_P R32 可调整

A7 MEM_DQSA_N0 F26 可调整

继续...

4. 电路板组件

UG-20046 | 2018.07.20


34



A3 MEM_DQSA_N1 K26 可调整

A15 MEM_DQSA_N2 V27 可调整

G18 MEM_DQSA_N3 R27 可调整

A6 MEM_DQSA_P0 E26 可调整

A2 MEM_DQSA_P1 J26 可调整

A14 MEM_DQSA_P2 V28 可调整

F18 MEM_DQSA_P3 T26 可调整

J18 MEM_DQSB_N0 L31 可调整

V18 MEM_DQSB_N1 G34 可调整

V17 MEM_DQSB_N2 F36 可调整

V9 MEM_DQSB_N3 A35 可调整

H18 MEM_DQSB_P0 L32 可调整

U18 MEM_DQSB_P1 G33 可调整

V16 MEM_DQSB_P2 E36 可调整

V8 MEM_DQSB_P3 A36 可调整

A11 MEM_QKA_P0 C25 可调整

B18 MEM_QKA_P1 T27 可调整

M18 MEM_QKB_P0 L34 可调整

V13 MEM_QKB_P1 G37 可调整

4.6.4. FMC

Intel Stratix 10 GX FPGA开发板包括一个管引脚数(HPC) FPGA夹层卡(FMC)连接器，可与正交幅度调制(QAM)数模转换器(DAC) FMC模块或子卡配合使用。此管脚输出满足 QAM DAC，QAM DAC要求 58个低压差分信号(LVDS)数据输出对，一个 LVDS输入时钟对和三个来自 FPGA器件的低压 LVDS控制对。这些管脚还可以选择用作单端 I/O管脚。低管脚数(LPC)和 HPC的FMC bank的 VCCIO电源提供 1.2V，1.35V，1.5V和 1.8V(默认)的可变电压。

表 19. FMC连接器管脚分配


D1 FMCA_C2M_PG – –

H5 FMCA_CLK_M2C_N0 AT17 可调整

G3 FMCA_CLK_M2C_N1 AR19 可调整

H4 FMCA_CLK_M2C_P0 AU17 可调整

G2 FMCA_CLK_M2C_P1 AT19 可调整

C3 FMCA_DP_C2M_N0 BJ5 1.4V PCML

A23 FMCA_DP_C2M_N1 BF6 1.4V PCML

继续...

4. 电路板组件

UG-20046 | 2018.07.20


35



A27 FMCA_DP_C2M_N2 BG4 1.4V PCML

A31 FMCA_DP_C2M_N3 BE4 1.4V PCML

A35 FMCA_DP_C2M_N4 BF2 1.4V PCML

A39 FMCA_DP_C2M_N5 BC4 1.4V PCML

B37 FMCA_DP_C2M_N6 BD2 1.4V PCML

B33 FMCA_DP_C2M_N7 BA4 1.4V PCML

B29 FMCA_DP_C2M_N8 BB2 1.4V PCML

B25 FMCA_DP_C2M_N9 AW4 1.4V PCML

K23 FMCA_DP_C2M_N10 AY2 1.4V PCML

K26 FMCA_DP_C2M_N11 AU4 1.4V PCML

K29 FMCA_DP_C2M_N12 AV2 1.4V PCML

K32 FMCA_DP_C2M_N13 AR4 1.4V PCML

K35 FMCA_DP_C2M_N14 AT2 1.4V PCML

K38 FMCA_DP_C2M_N15 AP2 1.4V PCML

C2 FMCA_DP_C2M_P0 BJ4 1.4V PCML

A22 FMCA_DP_C2M_P1 BF5 1.4V PCML

A26 FMCA_DP_C2M_P2 BG3 1.4V PCML

A30 FMCA_DP_C2M_P3 BE3 1.4V PCML

A34 FMCA_DP_C2M_P4 BF1 1.4V PCML

A38 FMCA_DP_C2M_P5 BC3 1.4V PCML

B36 FMCA_DP_C2M_P6 BD1 1.4V PCML

B32 FMCA_DP_C2M_P7 BA3 1.4V PCML

B28 FMCA_DP_C2M_P8 BB1 1.4V PCML

B24 FMCA_DP_C2M_P9 AW3 1.4V PCML

K22 FMCA_DP_C2M_P10 AY1 1.4V PCML

K25 FMCA_DP_C2M_P11 AU3 1.4V PCML

K28 FMCA_DP_C2M_P12 AV1 1.4V PCML

K31 FMCA_DP_C2M_P13 AR3 1.4V PCML

K34 FMCA_DP_C2M_P14 AT1 1.4V PCML

K37 FMCA_DP_C2M_P15 AP1 1.4V PCML

C7 FMCA_DP_M2C_N0 BH10 1.4V PCML

A3 FMCA_DP_M2C_N1 BJ8 1.4V PCML

A7 FMCA_DP_M2C_N2 BG8 1.4V PCML

A11 FMCA_DP_M2C_N3 BE8 1.4V PCML

继续...

4. 电路板组件

UG-20046 | 2018.07.20


36



A15 FMCA_DP_M2C_N4 BC8 1.4V PCML

A19 FMCA_DP_M2C_N5 BD6 1.4V PCML

B17 FMCA_DP_M2C_N6 BA8 1.4V PCML

B13 FMCA_DP_M2C_N7 BB6 1.4V PCML

B9 FMCA_DP_M2C_N8 AW8 1.4V PCML

B5 FMCA_DP_M2C_N9 AY6 1.4V PCML

K5 FMCA_DP_M2C_N10 AU8 1.4V PCML

K8 FMCA_DP_M2C_N11 AV6 1.4V PCML

K11 FMCA_DP_M2C_N12 AR8 1.4V PCML

K14 FMCA_DP_M2C_N13 AT6 1.4V PCML

K17 FMCA_DP_M2C_N14 AP6 1.4V PCML

K20 FMCA_DP_M2C_N15 AN8 1.4V PCML

C6 FMCA_DP_M2C_P0 BH9 1.4V PCML

A2 FMCA_DP_M2C_P1 BJ7 1.4V PCML

A6 FMCA_DP_M2C_P2 BG7 1.4V PCML

A10 FMCA_DP_M2C_P3 BE7 1.4V PCML

A14 FMCA_DP_M2C_P4 BC7 1.4V PCML

A18 FMCA_DP_M2C_P5 BD5 1.4V PCML

B16 FMCA_DP_M2C_P6 BA7 1.4V PCML

B12 FMCA_DP_M2C_P7 BB5 1.4V PCML

B8 FMCA_DP_M2C_P8 AW7 1.4V PCML

B4 FMCA_DP_M2C_P9 AY5 1.4V PCML

K4 FMCA_DP_M2C_P10 AU7 1.4V PCML

K7 FMCA_DP_M2C_P11 AV5 1.4V PCML

K10 FMCA_DP_M2C_P12 AR7 1.4V PCML

K13 FMCA_DP_M2C_P13 AT5 1.4V PCML

K16 FMCA_DP_M2C_P14 AP5 1.4V PCML

K19 FMCA_DP_M2C_P15 AN7 1.4V PCML

C34 FMCA_GA0 BJ20 可调整

D35 FMCA_GA1 BJ19 可调整

D5 FMCA_GBTCLK_M2C_N0 AP10 LVDS

B21 FMCA_GBTCLK_M2C_N1 AM10 LVDS

D4 FMCA_GBTCLK_M2C_P0 AP9 LVDS

B20 FMCA_GBTCLK_M2C_P1 AM9 LVDS

继续...

4. 电路板组件

UG-20046 | 2018.07.20


37



D34 FMCA_JTAG_RST – –

D29 FMCA_JTAG_TCK – –

D30 FMCA_JTAG_TDI – –

D31 FMCA_JTAG_TDO – –

D33 FMCA_JTAG_TMS – –

G7 FMCA_LA_RX_CLK_N0 AV10 LVDS

D9 FMCA_LA_RX_CLK_N1 BE21 LVDS

G6 FMCA_LA_RX_CLK_P0 AW10 LVDS

D8 FMCA_LA_RX_CLK_P1 BF21 LVDS

G10 FMCA_LA_RX_N0 AN18 LVDS

C11 FMCA_LA_RX_N1 AR21 LVDS

G13 FMCA_LA_RX_N2 AR18 LVDS

C15 FMCA_LA_RX_N3 AP20 LVDS

G16 FMCA_LA_RX_N4 AP16 LVDS

C19 FMCA_LA_RX_N5 BA19 LVDS

G19 FMCA_LA_RX_N6 AR16 LVDS

C23 FMCA_LA_RX_N7 BF19 LVDS

G22 FMCA_LA_RX_N8 AT16 LVDS

G25 FMCA_LA_RX_N9 AT14 LVDS

G28 FMCA_LA_RX_N10 AU14 LVDS

C27 FMCA_LA_RX_N11 BJ18 LVDS

G31 FMCA_LA_RX_N12 AU13 LVDS

G34 FMCA_LA_RX_N13 AY13 LVDS

G37 FMCA_LA_RX_N14 BE11 LVDS

G9 FMCA_LA_RX_P0 AN17 LVDS

C10 FMCA_LA_RX_P1 AT21 LVDS

G12 FMCA_LA_RX_P2 AP18 LVDS

C14 FMCA_LA_RX_P3 AN20 LVDS

G15 FMCA_LA_RX_P4 AP15 LVDS

C18 FMCA_LA_RX_P5 BB19 LVDS

G18 FMCA_LA_RX_P6 AR17 LVDS

C22 FMCA_LA_RX_P7 BE19 LVDS

G21 FMCA_LA_RX_P8 AT15 LVDS

G24 FMCA_LA_RX_P9 AR14 LVDS

继续...

4. 电路板组件

UG-20046 | 2018.07.20


38



G27 FMCA_LA_RX_P10 AU15 LVDS

C26 FMCA_LA_RX_P11 BH18 LVDS

G30 FMCA_LA_RX_P12 AV13 LVDS

G33 FMCA_LA_RX_P13 AW13 LVDS

G36 FMCA_LA_RX_P14 BE12 LVDS

H8 FMCA_LA_TX_N0 AP14 LVDS

H11 FMCA_LA_TX_N1 AU12 LVDS

D12 FMCA_LA_TX_N2 AU20 LVDS

H14 FMCA_LA_TX_N3 AV12 LVDS

D15 FMCA_LA_TX_N4 AW20 LVDS

H17 FMCA_LA_TX_N5 AW11 LVDS

D18 FMCA_LA_TX_N6 BB18 LVDS

H20 FMCA_LA_TX_N7 AY12 LVDS

D21 FMCA_LA_TX_N8 BD18 LVDS

H23 FMCA_LA_TX_N9 BA11 LVDS

H26 FMCA_LA_TX_N10 BB12 LVDS

D24 FMCA_LA_TX_N11 BF17 LVDS

H29 FMCA_LA_TX_N12 BB10 LVDS

D27 FMCA_LA_TX_N13 BH17 LVDS

H32 FMCA_LA_TX_N14 BC11 LVDS

H35 FMCA_LA_TX_N15 BD10 LVDS

H38 FMCA_LA_TX_N16 BF10 LVDS

H7 FMCA_LA_TX_P0 AP13 LVDS

H10 FMCA_LA_TX_P1 AT12 LVDS

D11 FMCA_LA_TX_P2 AT20 LVDS

H13 FMCA_LA_TX_P3 AV11 LVDS

D14 FMCA_LA_TX_P4 AW19 LVDS

H16 FMCA_LA_TX_P5 AY11 LVDS

D17 FMCA_LA_TX_P6 BC18 LVDS

H19 FMCA_LA_TX_P7 BA12 LVDS

D20 FMCA_LA_TX_P8 BE18 LVDS

H22 FMCA_LA_TX_P9 BA10 LVDS

H25 FMCA_LA_TX_P10 BC12 LVDS

D23 FMCA_LA_TX_P11 BE17 LVDS

继续...

4. 电路板组件

UG-20046 | 2018.07.20


39



H28 FMCA_LA_TX_P12 BC10 LVDS

D26 FMCA_LA_TX_P13 BG17 LVDS

H31 FMCA_LA_TX_P14 BD11 LVDS

H34 FMCA_LA_TX_P15 BE10 LVDS

H37 FMCA_LA_TX_P16 BF11 LVDS

F1 FMCA_M2C_PG – –

H2 FMCA_PRSNTN B22 1.8V

C30 FMCA_SCL BH21 3.3V

C31 FMCA_SDA BH20 3.3V

J39 VIO_B_M2C – –

K40 VIO_B_M2C – –

K1 VREF_B_M2C – –

H1 VREF_FMC – –

4.6.5. QSFP

Intel Stratix 10 GX FPGA开发板包括一个 Quad Small Form-Factor Pluggable (QSFP)模块。

表 20. QSFP管脚分配

电路板参考图解信号名称 FPGA管脚编号 I/O标准说明

28 QSFP1_3p3V_INTERRRUPTn

BE26 1.8V QSFP中断

31 QSFP1_3p3V_LP_MODE

BD26 1.8V QSFP低功耗模式

27 QSFP1_3p3V_MOD_PRSn

BF27 1.8V 模块存在

8 QSFP1_3p3V_MOD_SELn

BF26 1.8V 模块选择

9 QSFP1_3p3V_RSTn BE27 1.8V 模块复位

11 QSFP1_3p3V_SCL BJ26 1.8V QSFP串行 2线时钟

12 QSFP1_3p3V_SDA BH27 1.8V QSFP串行 2线数据

18 QSFP1_RX_N0 AC42 1.4V PCML QSFP接收器数据

21 QSFP1_RX_N1 W42 1.4V PCML QSFP接收器数据

15 QSFP1_RX_N2

Documents

Intel Stratix 10 GX FPGA 开发套件用 户指南...Intel® Stratix® 10 GX FPGA 开发套件用 户指南 订阅 反馈 UG-20046 | 2018.07.20 官网最新文档：PDF | HTML \376\377\213\242\226

Intel Stratix 10 GX FPGA 开发套件用户指南...Intel® Stratix® 10 GX FPGA 开发套件用户指南订阅反馈 UG-20046 | 2018.07.20 官网最新文档：PDF | HTML \376\377\213\242\226