-
8/18/2019 Instrukcije procesora
1/4
Instrukcije procesora
Ime I prezime:
Razred:
-
8/18/2019 Instrukcije procesora
2/4
Pretpostavljamo da su u memoriji pohranjene instrukcije programa
i to onim
redosljedom kako ih treba izvoditi. Taj niz instrukcija zovemo
strojnim
programom. U programsko brojilo mora se postaviti adresa prve
instrukcije
strojnog programa. Nakon tih predranji procesor automatski redom
izvodi
instrukcije za instrukcijom.
Procesor obavlja automatski instrukcije jednu iza druge onim
redom kako
su pohranjene u spremniku. Ako taj redoslijed treba naruiti! tj.
Izvesti neke
"#skokove## pri izvo$enju programa onda se unutar instrukcije
mora prisilno
promijeniti sadr%aj programskog brojila.
Iz gornjeg opisa je vidljivo da se izvo$enje instrukcije mo%e
podijeliti u tri
&aze:
'. U prvoj &azi dohvata instrukcije doga$a se
slijede(e:
) sadr%aj programskog brojila prebacuje se u adresni
me$uregistar*
) upravlja+ka jedinka pokre(e aktivnost dohvata instrukcije
iz
spremnika*
) instrukcije dolazi u podatkovni me$uregistar i iz njega u
instrukcijski
registar ,. U drugoj &azi dekodiranja
instrukcije upravlja+ka jedinka:
) utvr$uje na temelju dijela bitova instrukcije -koje
nazivamo
operacijskim kodom operacija koju treba provesti
) pove(ava sadr%aj programskog brojila tako da pokazuje na
sljede(uinstrukciju
) alje upravlja+ke signale A/U kako bi ona znala koju operaciju
treba
obaviti
) na temelju dijela bitova instrukcije -koje nazivamo adresnim
dijelom
instrukcije ustanovljuje iz kojih registra dolaze operandi i
kuda treba
pohraniti rezultat! te zatvara odgovaraju(e preklopnice na
unutarnjim
sabirnicama
) ako adresni dio instrukcije odre$uje da operand dolazi iz
memorije
onda se adresa operanda prebacuje u adresni me$uregistar
ipokre(e dobavljanje operanda prebacuje u adresni me$uregistar
i
pokre(e dobavljanje operanda iz memorije! pa (e se operand na(i
u
podatkovnom me$uregistru
-
8/18/2019 Instrukcije procesora
3/4
0. U tre(oj &azi obavljanja operacije doga$a se
slijede(e:
) A/U obavlja zadanu operaciju i pohranjuje razultat preko
sabirnice
10 u odredini registar
) vrijednosti pojedinih zastavica koje ovise o dobivenim
rezultatu
pohranjuje se u registar stanja
Skup instrukcija procesora
Izvedba A/U i upravlja+ke jedinke odre$uje instrukcijski skup
nekog
procesora. Upravlja+ka jedinka mora dekodirati instrukcije i na
temelju
njihova sadr%aja narediti A/U jedinki koju operaciju treba
obaviti! povezati
potrebne registre na unutarnje sabirnice i postavljati
upravlja+ke signale
ostalim dijelovima ra+unala. A/U jedinka mora biti u stanju
provesti zadanu
operaciju.
Iz svega to smo sad rekli o procesoru mo%emo zaklju+iti da je on
vrlo
slo%ena mikroelektri+na tvorevinama. Procesorki +ip sadr%i
raznolike
sklopove: registre! upravlja+ke jedinku! aritmeti+ku jedinku!
priru+ni
spremnik. Ti su sklopovi! osim toga! me$usobno povezani
slo%enim
vezama. Procesorski +ip je sotga mnogo slo%eniji od memorijskog
+ipa! pa i
ograni+enja njegovoj izgradnji nametnuta mikroelektroni+kom
tehnologijom
dolaze vie do iza%aja. Uz danu povrinu plo+ice sicilija i
tehnolokemogu(nosti mo%e se na plo+icu staviti ograni+en broj
tranzistora! koji su
osnovni gradivni elementi svih sklopova procesora. Pokazalo se
s
vremenom da je djelotvorniji processor koji ima vie registra i
skromniji
innstrukcijski skup! od onoga koji ima bogatiji instrukcijski
skup -to zna+i
ve(u A/U i upravlja+ku jedinku ali zato manje registra. To je
dovelo do to&a
da se danas proizvode tzv. RI12 procesori koji imaju reducirani
instrukcijski
skup! ali zato vie registra! pa i priru+nog spremni+kog
prostora. 3stale
procesore zovu 2I12 procesorima -oni su to ime dobili tek kada
je smiljen
naziv RI12.
-
8/18/2019 Instrukcije procesora
4/4
/iteratura:
/eo 4udin! 5ikrora+unala i mikroupravlja+i! 6lement! 7agreb
,889
