Upload
others
View
2
Download
0
Embed Size (px)
Citation preview
INCORPORACIÓN EN LA PRÁCTICA DIDÁCTICA DE TÉCNICAS DE HARDWARE IN
THE LOOP PARA VERIFICACIÓN Y VALIDACIÓN DE SISTEMAS DIGITALES
Martínez, Roberto; Corti, Rosa; Pistarelli, Marcelo; Vecchio, Juan; Belmonte, Javier
Facultad de Ciencias Exactas, Ingeniería y Agrimensura – U.N.R.
Este trabajo describe la experiencia académica realizada en la asignatura Diseño Digital Avanzado de la carrera de Ingeniería Electrónica, en la
que se han incluido técnicas de Hardware in the Loop (HIL) en prácticas de laboratorio. La materia mencionada aborda el diseño y desarrollo de
sistemas digitales basados en dispositivos de lógica reconfigurable. La Verificación y Validación (V&V) de los desarrollos es una etapa
fundamental, previa a su incorporación en planta (ambiente donde se los aplica).
Sistema digital bajo
ensayo
Planta real
Planta virtual
Hardware in
the Loop
HIL herramienta para V&V interconecta el sistema
físico bajo prueba con una planta virtual y permite su
ensayo en tiempo real.
El ambiente real no está disponible en el aula.
Restricciones de tiempo y costo para las pruebas.
Riesgos de ensayo del sistema real en situación
de falla o condiciones límites.
Dificultad para repetir ensayos bajo las mismas
condiciones en sistemas físicos complejos.
Desafíos
para
V&V
Una planta incluye múltiples sistemas embebidos
Ensayos en laboratorio
Hardware-in-the-
loop (Hardware
Co-simulación)
Software
simulación
Mejoran sus habilidades para el diseño de las experiencias utilizadas para V&V.
Desarrollan estrategias eficaces para la depuración de sus desarrollos.
Abordan situaciones similares a las que encontrarán en su futura actividad profesional.