generar onda triangular, diente de sierra ascendente, diente de sierra descendente, y señal manual con solo circuito
GENERACIN DE SEALES A TRAVS DE DATOS
Dubenis Lpez, Daniel Gmez, Anderson Cardona, Jorge Rodrguez
[email protected]@correo.itm.edu.coandersoncardona163143@[email protected]
Pregrado en Ingeniera Mecatrnica. ITM 2015, Medelln.
Resumen. En este documento convergen mltiples conocimientos
adquiridos en la asignatura con el fin de disear un circuito que
permita seleccionar tres tipos de seales de salida, la seal
seleccionada se visualiza en un osciloscopio. El circuito tambin
brinda la posibilidad de realizar una seal manual, la cual se puede
incrementar y/o decrementar. Adicionalmente se puede seleccionar
entre dos resoluciones diferentes para la seal de salida y por
medio de una resistencia variable se puede elegir entre un
considerable nmero de frecuencias. La verificacin de los clculos y
corroboracin de las hiptesis planteadas se realiza en Proteus.
Palabras clave: Generacin de seales a travs de un convertidor
DAC de resistencias ponderadas, seleccin de datos por medio de
buffers y switches, variacin de frecuencia en un multivibrador
astable con timer 555, seal de reloj manual y automtica.
Abstract. At this paper the objective is designs a circuit to
select manual or automatic output signals. It also allows select
one of two resolutions and one of several frequencies.
Keywords: Generation of signals through weighted resistances
DAC, data selection with buffer and switches, frequency changes
with stable multivibrator, manual clock signal
1. INTRODUCCIN
Por medio de esta prctica se integran las diversas competencias
adquiridas en las asignaturas electrnica digital y
acondicionamiento de seales; como el funcionamiento de un contador
up/down, flip flop JK, buffer triestado, multivibrador astable y
DAC de resistencias ponderadas; para deducir un diseo que permita
generar 4 tipos de seales controladas a travs de datos.
En el libro Amplificadores operacionales y circuitos integrados
lineales de Coughlin se proponen diseos para generadores de onda
triangular y diente de sierra, estos circuitos son muy sofisticados
ya que producen una onda continua muy definida. No hay informacin
acerca de generacin de ondas manuales en las fuentes bibliogrficas
utilizadas.
Con esta prctica se busca disear un sistema, con complejidad
mnima y alta eficiencia, que permita seleccionar entre varias
opciones y generar las seales: diente de sierra ascendente, diente
de sierra descendente, triangular y manual. Este escrito se
organiza de la siguiente manera: En el siguiente apartado se
muestran los objetivos, en [3] se encuentra el marco terico, en [4]
se desarrolla el trabajo, en [5] se muestra el diagrama esquemtico
del circuito y en [6] se exponen las fuentes bibliogrficas.
2. OBJETIVOS
2.1. Objetivo general:
Disear e implementar un circuito que permita generar seales
controladas a travs de datos.
2.2. Objetivos especficos:
Describir el funcionamiento del circuito a travs de un diagrama
de bloques.
Calcular las variables elctricas asociadas a los componentes
elctricos empleados.
Elaborar un montaje virtual en un simulador.
Determinar la veracidad del diseo por medio de un montaje
fsico.
3. MARCO TERICO
3.1. Buffer triestado:
Elemento que permite obtener una salida con un valor de 0,1 o
alta impedancia segn los voltajes aplicados en la entrada de
control y la entrada comn.
Figura 1. Buffer triestado.Fuente: Tocci. (2007). Sistemas
digitales: Principios y aplicaciones (p. 922). Mxico: Pearson
Education.
3.2. Multivibrador astable con timer 555:
Circuito cuya funcin es generar ondas cuadradas continas de
ancho predefinido que se repiten en el tiempo
Figura 2. Generador de pulsos con timer 555.Fuente: Tocci.
(2007). Sistemas digitales: Principios y aplicaciones (p. 922).
Mxico: Pearson Education.
3.3. Contador up/down:
Circuito integrado que hace un conteo ascendente o descendente
en sus salidas con base en el voltaje aplicado en la entrada
up/down
3.4. DAC resistencias ponderadas:
Circuito que permite realizar la conversin digital a analgica
por medio de un arreglo binario de resistencias en donde el peso de
los bits se indica por la corriente en cada resistencia.
Figura 3. DAC resistencias ponderadas.Fuente: Coughlin,
Driscoll. (1999). Amplificadores operacionales y circuitos
integrados lineales (p. 518). Mxico: Prentice-Hall.
4. DESARROLLO:
El funcionamiento del sistema puede ser comprendido por medio de
un diagrama de bloques:
Figura 4. Diagrama de bloques para generar las seales.
4.1. Generacin de las seales.
4.1.1. Etapa de Seleccin.
4.1.1.1. Seleccin de la frecuencia:
El valor de la resistencia elctrica que presenta el potencimetro
en el multivibrador astable realizado con un temporizador 555
permite variar la frecuencia y el periodo de los pulsos que entran
a la entrada clk del contador up/down de la siguiente forma:
Cabe agregar que t1 es el tiempo de la seal de salida en nivel
alto y t2 es el tiempo en nivel lgico bajo.
Figura 5. Multivibrador astable con circuito integrado 555
El periodo de la seal de salida que se muestra en el
osciloscopio es notorio que tiene un periodo igual al doble del
valor del periodo de la seal reloj en el contador.
Por medio de la variacin de la resistencia R2 se puede ajustar
indirectamente la frecuencia de la seal de salida y directamente la
frecuencia de la seal de reloj que entra en el contador.
4.1.1.2. Seleccin de la resolucin:
Por medio de 2 switches se permite seleccionar entre dos
voltajes que se conectan al circuito integrado 4066. En vista de
que el circuito integrado esta conectado al DAC de resistencias
ponderadas se llega a que:
El voltaje seleccionado es sustituido en la ecuacin para . De
esta forma se selecciona entre 2 resoluciones diferentes que
afectan la seal de salida mostrada en el osciloscopio. tiene que
ser negativo para evitar emplear un amplificador inversor a la
salida del DAC
Figura 6. Seleccin de la resolucin en la seal de salida
4.1.1.3. Seleccin de la seal de salida:
En esta etapa se debe especificar el tipo de onda que se desea
visualizar en el osciloscopio por medio de 4 entradas. La
combinacin de estas entradas se relacin con la seal de salida
as:
Tabla I.Combinaciones de entrada para cada seal.E1E2E3E4Seal de
salida
1001Diente de sierra ascendente
0No importa01Diente de sierra descendente
No importa011Triangular
No importa0No importa0Manual que incrementa
No importa1No importa0Manual que decrementa
Las entradas E1, E2, E3 y E4 no requieren lgica secuencial ni
combinacional ya que por medio de buffers y un flip flop JK se
puede lograr que para cada caso en la entrada up/down se tenga un
cero o un uno segn sea la entrada:
Figura 7. Montaje para seleccionar la seal de salida
Dependiendo del valor especificado en E4 se activa el reloj
automtico o el reloj manual. Este ltimo produce un flanco de bajada
cada vez que se cierra el switche SW1, mientras est abierto la seal
del osciloscopio es una lnea horizontal continua en el tiempo. Cada
vez que se cierre dicho switche dependiendo de la combinacin de
entrada se produce un incremento o decremento en la lnea
horizontal; dicho incremento o decremento respeta la resolucin
especificada previamente.
Por medio de los buffers se evitan errores por convergencia de
niveles lgicos diferentes en la misma entrada, lo cual es una
fuente notable de errores.
4.1.2. Etapa de procesamiento.
4.1.2.1. Contador up/down:
Si en la entrada up/down hay un nivel lgico bajo cada vez que se
produzca un flanco de bajada en la entrada clk del contador sus
salidas Q3, Q2, Q1 y Q0 descienden al valor binario siguiente. En
caso de que halla un nivel lgico alto en la entrada up/down el
contador asciende al binario ms cercano cada vez que se presente un
flanco de bajada en el pulso de reloj.
Resulta oportuno notar que el pin RCO genera un pequeo nivel
lgico bajo cada vez que se completa un ciclo en el contador, ya sea
ascendiendo o descendiendo, mientras que el pin TC enva un pulso
alto cada vez que se llega hasta 15 ascendiendo.
Las entradas D0, D1, D2 y D3 especifican al contador en que
numero debe comenzar el conteo.
Figura 8. Contador up/down
4.1.2.2. Circuito integrado 4066:
Con este circuito integrado se pueden cerrar o abrir
automticamente switches que conectan las resistencias del DAC al
voltaje de referencia seleccionado. De esta forma se puede indicar
al DAC que numero binario actual hay en el contador y por
consiguiente se puede hacer la conversin sin necesidad de abrir o
cerrar manualmente los switches caractersticos de este DAC.
Figura 9. Circuito integrado 4066
4.1.2.3. DAC arreglo binario de resistencias:
Por medio de este circuito se pueden generar las diferentes
seales nombradas en la tabla I: Cuando hay un conteo ascendente
binario en las entradas de este arreglo se produce en su salida la
seal diente de sierra ascendente ya que la resolucin genera subidas
cuando la seal es una lnea horizontal. Como el osciloscopio grafica
voltaje contra tiempo entonces en los lapsos donde la entrada
up/down del contador no tenga efecto, porque no se ha dado un
flanco de bajada, dicho tiempo es equivalente a la longitud de la
lnea horizontal que se muestra en el osciloscopio. Por esta razn si
el contador asciende la salida del DAC describe una seal ascendente
y si es un conteo descendente describe una seal diente de sierra
descendente.
Es notorio el proceso para obtener la seal triangular: Hacer
inicialmente un conteo ascendente y luego empleando el pin TC, del
contador, conectado al clk, del flip flop, para que produzca una
conmutacin en el valor de Q y hacer que dicho conteo sea
descendente para obtener la seal triangular. Para la seal manual el
anlisis es el mismo pero con la diferencia que se est empleando un
reloj manual en el contador para indicarle en que momento
incrementar o decrementar.
Es muy importante recordar que la ecuacin para el voltaje de
salida de un DAC con resistencias ponderadas considera solamente
las resistencias donde hay flujo de corriente, es decir con el
switche cerrado. Como en este tipo de DAC el valor de la corriente
indica el peso de cada nmero binario se debe conectar correctamente
las salidas del contador up/down a los circuitos integrados
respectivos, ya que a estos se conectan las resistencias
ponderadas.
Figura 10. DAC resistencias ponderadas
4.1.3. Etapa de visualizacin.
4.1.3.1. Osciloscopio:
Por medio de este componente se puede verificar el correcto
funcionamiento del circuito. En esta etapa se pueden obtener seales
mezcladas haciendo variar las entradas de seleccin antes de que se
formen por completo las seales asociadas a las entradas.
5. DIAGRAMA ESQUEMTICO DEL CIRCUITO
Figura 11. Diagrama esquemtico del circuito completo
6. REFERENCIAS
Coughlin, Driscoll. (1999). Amplificadores operacionales y
circuitos integrados lineales (p. 518). Mxico: Prentice-Hall.
Pallas. (2007). Sensores y acondicionadores de seal (p. 474).
Espaa: ALFAOMEGA.
