Freescale PowerPoint Template - NXP Semiconductors · 2016. 3. 12. · Load Balancing Input Port / Rx packets? A A C C B A C C D D D D E E B . TM Freescale, the Freescale logo, AltiVec,

TM

Freescale, the Freescale logo, AltiVec, C-5, CodeTEST, CodeWarrior, ColdFire, C-Ware, t

he Energy Efficient Solutions logo, mobileGT, PowerQUICC, QorIQ, StarCore and Symphony

are trademarks of Freescale Semiconductor, Inc., Reg. U.S. Pat. & Tm. Off. BeeKit, BeeStack,

ColdFire+, CoreNet, Flexis, Kinetis, MXC, Platform in a Package, Processor Expert, QorIQ

Qonverge, Qorivva, QUICC Engine, SMARTMOS, TurboLink, VortiQa and Xtrinsic are trademarks

of Freescale Semiconductor, Inc. All other product or service names are the property

of their respective owners. © 2011 Freescale Semiconductor, Inc.

13 September 2011

Rev 1

TM

Freescale, the Freescale logo, AltiVec, C-5, CodeTEST, CodeWarrior, ColdFire, C-Ware, the Energy Efficient Solutions logo, mobileGT, PowerQUICC, QorIQ, StarCore

and Symphony are trademarks of Freescale Semiconductor, Inc., Reg. U.S. Pat. & Tm. Off. BeeKit, BeeStack, ColdFire+, CoreNet, Flexis, Kinetis, MXC, Platform in a

Package, Processor Expert, QorIQ Qonverge, Qorivva, QUICC Engine, SMARTMOS, TurboLink, VortiQa and Xtrinsic are trademarks of Freescale Semiconductor, Inc.

All other product or service names are the property of their respective owners. © 2011 Freescale Semiconductor, Inc.

2 Rev 1

Tweeting? Please use hashtag

#FTF2011

Freescale on Facebook Tag yourself in photos

and upload your own!

• 組込みプロセッサの課題と求められる機能

• DPAAアーキテクチャ

−キュー・マネージャ（QMan）

−バッファ・マネージャ（BMan）

−フレーム・マネージャ（FMan）

− RapidIOメッセージ・マネージャ（RMan）

• まとめ

TM





3

要求性能の著しい上昇

• マルチコア化

• ハードウェア・アクセラレータ群の追加

低消費電力要求

• 動作クロックの高速化の限界

• 消費電力的に非効率

TM





4

• プロトコル、アドレス、プライオリティ等で区分する（Classify）

• 区分毎に任意のコア、またはコアのグループに分配する（Distribution）

− ロード・スプレッディング、ロード・バランシング

Core

Cores

Classify

&

Distribute

Load Spreading

Load Balancing

Input Port / Rx packets

?

A A

A A B C C

C C

D D

D D

E

E B

TM





5

Core SEC Core

Input Output

?

• プラットフォーム内のコア、アクセラレータ間のパイプライン処理の効率化

TM





6

Core Core

Core

Shared

Periph or

HW-Accel.

Inputs

Output

?

TM





7

• Datapath Acceleration Architecture (DPAA)

• パケット処理をオフロードするアクセラレータやネットワークIO、またそれ

をマルチコアと効率よく連携させるインフラ機能の総称

Frame Manager

Parse, Classify, Distribute

Buffer

RapidIO

Message

Unit (RMU)

2x DMA

PCIe

18-Lane 5GHz SERDES

PCIe sRIO PCIe

CoreNet

1024KB

Frontside

L3 Cache

64-bit

DDR-2 / 3

Memory Controller

QorIQ P4080

Processor

sRIO

Watchpoint Cross

Trigger

Perf Monitor

CoreNet Trace

Aurora

Security 4.0

Pattern

Match

Engine

2.0

Queue

Mgr.

Buffer

Mgr.

eLBC

Test

Port/

SAP

1GE 1GE

1GE 1GE

10GE

1024KB

Frontside

L3 Cache

64-bit

DDR-2 / 3

Memory Controller

PAMU

Coherency Fabric

PAMU PAMU PAMU PAMU Peripheral

Access Mgmt Unit

eOpenPIC

Power Mgmt

2x USB 2.0/ULPI

SD/MMC

Clocks/Reset

2x DUART

4x I 2 C

SPI

GPIO

PreBoot Loader

Security Monitor

Internal BootROM

CCSR

Power Architecture®

e500-mc Core

D-Cache I-Cache

128KB

Backside

L2 Cache 32KB 32KB

Frame Manager

Parse, Classify, Distribute

Buffer

1GE 1GE

1GE 1GE

10GE

Real Time Debug

TM





8

Core 0 Core 1 ・・・

Security

Engine

Frame

Manager

RMan

QMan

Core N

BMan

Pattern

Matching

Engin

HW

Portal

HW

Portal

HW

Portal

HW

Portal

SW

Portal

SW

Portal

SW

Portal

HW

Portal

HW

Portal

HW

Portal

HW

Portal

SW

Portal

SW

Portal

SW

Portal ・・・・・・

ポータル

Qman/Bmanへインタフェー

ス。

各コアや各アクセラレータ等

のDPAAスタッフ毎に1つ割り

当てられている。

Queue Manager（QMan）

コアやアクセラレータ間のパ

ケット送受信のキュー群を一

元管理

Frame Manager（FMan）

1G/10Gイーサネット・コン

トローラ。

各種オフロード、プロトコル

やアドレスによるパケットの

種別判定や仕分機能等を実装

Security Engine（SEC）

Ipsec等で使用する暗号化・複合

化のアクセラレータ

Pattern Matching Engine（PME）

任意データブロック中に登録パ

ターンが存在するかどうかをス

キャンするアクセラレータ（ウィ

ルススキャン等）

RMan

RapidIOのメッセージ送受

信機能をDPAAに統合

Buffer Manager

(BMan)

メモリ領域の

バッファ管理、

リクエスタから

のリクエストに

対し、バッファ

の取得、解放を

行う。

TM





9

Core 0 Core N ・・・

SEC

FMan

・・・・・・・・・

・・・

QMan

BMan

①

②

③

④

⑤

⑥ ⑦

⑧ ⑨

TM





10

• モジュール間で転送するディスクリプタの

キューを一元管理

• 複数コアでキューを共有することで、負荷

分散やデバイスの仮想化が可能

• 順序管理

• 動的なキュー管理（WRED）

• 最適化されたコア・インタフェース

− コアのキャッシュにディスクリプタ等を

プッシュ配信可能

• キュー別に各アクセラレータ専用のコマン

ドや情報を格納可能

Software Portals

HW Portal HW Portal

HW

Po

rtal

To FM To FM

To PME

To CoreNet Cores

…

Queuing

Engines

…

… …

…

…

HW

Po

rtal

To SEC

…

Internal

queue/

descriptor

memory

TM





11

FD

FD

FD

FD

FD

FD

FD

FD

FD

FD

FD

FQ0 FQ1 FQ2

FD FD

FD

FD

FD

FQ3 FQn

Pool

Channel

Dedicate

Channel

Portal Portal Portal

Dedicate

Channel

・・・

・・・

・・・

Dedicate

Channel

・・・・・・・・・・・・

QMan

ポータル各コアやアクセラレータ毎に1つ

SWポータル（コア I/F）

HWポータル（アクセラレータI/F）

チャネル/ワークキュー • ポータルに対して、キューをスケ

ジューリングする為の仕組み

• 1つのWQ内は同一プライオリティ

• チャネル内の8つのWQ間でプライオリティ・スケジューリング

• 各ポータル専用チャネルと複数ポータルで共有するプールチャネル

FQ：フレーム・キュー • QMan内で管理するキューの単位

• 特定のWQにひも付け

• 複数のFDをリストで管理

FD：フレーム・ディスクリプタ • 16バイト長

• 1つのFDで1つのフレームを記述

WQs

Core 0 Core N FMan ・・・

・・・

・・・

TM





12

• Enqueueコマンド・リング

− FDをQManに登録する為のコマンド・リング

− コマンドは登録先のFQ番号や登録するFD（16バイト）を含む

− リングは8段のメモリマップFIFO

• Dequeueレスポンス・リング

− QManから配達されたFDを受け取るためのリングバッファ

− コマンドは受信したFQ番号やFDデータを含む

− リングは16段のメモリマップFIFO

:

EnqCmd.

EnqCmd.

:

DeqRsp.

DeqRsp.

:

Msg.

Msg.

Enqueue

Cmd. Ring

Dequeue

Resp. Ring

Message

Ring

.

Management

Cmd.

Response

Registers(0/1)

ソフトウェア

ポータル

• メッセージ・リング

− そのポータルに関連するエラー等のイベント・メッセージ通知キュー

• メンテナンス・コマンド・レジスタ

− QManへの制御コマンド

• レスポンス・レジスタ0/1

− メンテナンス・コマンドのレスポンス

TM





13

: EnqCmd.

EnqCmd.

:

DeqRsp.

DeqRsp.

:

Msg.

Msg.

Enqueue

Cmd. Ring

Dequeue

Resp. Ring

Message

Ring

.

Management

Cmd.

Response

Registers(0/1)

ソフトウェア

ポータル

キューイングエンジン

FD

FD

FD

FD

FD

FD

FQ

FD

FD

FD

FQ

FD

FD

FD

FQ

FD

FD

FD

FQ

FD

FD

・・・

FDのEnqueue（登録）、Dequeue（取得）

はいずれも内部メモリへのアクセスなので常に低レイテンシ

SWポータルへのアク

セスはキャッシュヒット • ソフトウェアがアクセスするリングやレジスタは、キャッシュ空間に配置

• キャッシュロック命令でキャッシュに常駐化可能

• Dequeueレスポンスは、Qmanがキャッシュにスタッシュ可能

FD FD FD

FD

FD

FD

FD

FD FD

間もなく使用するFD（3つ）は

内部メモリにプリフェッチ

外部メモリに一時退避

（FQの長さは内部メモリサイズ制限に影響を受けない）

直近にFQにEnqueueされたFD（2つ）は

内部メモリに配置

TM





14

• FDのフォーマット 16バイト（128ビット）長

• QManはFDの内容についてはほとんど関知しない

• FDの送り手と受け手間で内容が定義されていれば問題ない

• コア間（ソフトウェア間）の任意のメッセージとして使用可能

QManが使用特定FORMATでのみ使用

（輻輳制御やデータスタッシュ等）

TM





15

• ハードウェアによるバッファ・ポインタの確保および解放

ソフトウェアによるバッファ管理のオフロード

• バッファポインタのプールを64設定可能

• BMan内部にプール別のメモリ(Internal stockpile)を内蔵

ポインタのキャッシュとして機能

レイテンシの低減

オーバーフロー時はDRAMに書き戻される

• プール毎に閾値を設定可能

バッファ枯渇の閾値

ロスレス・フロー制御の閾値

すべての閾値はヒステリシスを持つ

Buffer Manager

(BMan)

FMan

FMan

SEC

PME

List

Engines

Software Portals

CoreNet

Internal stockpile

To Cores

Ha

rdw

are

po

rtals

TM





16

10GE GE GE GE GE

Frame Manager

(FMan) DMA

Policer Keygen

(Distribution)

Parser Classifier

• 10GE x 1本と 1GE x 4本

− 識別(Parse)とクラス分け(Classify)の性能は最大12G

• L2/L3/L4プロトコルの識別および検証

− ユーザ定義プロトコルもサポート

• キュー選択

− ハッシュベース

− 完全一致（Exact match）

• IEEE 1588 タイムスタンプ

• RMON/ifMIB

• 3レベルのポリシング(policing)

• BManからバッファ自動取得

− 受信フレームサイズにより適切なサイズのバッファをBManから取得

• ポートレベルの送信レート制限

• TCP/UDP TX チェックサム生成・チェック

CoreNet

To

BMan

To QMan

QMI

BMI

Buffer

Memory

TM





17

•MAC •BMI •Parser

•KeyGen •Coarse Classify •KeyGen •Policer

•BMI •QMI

• Unicast DA match

• Multicast/Broadcast filter

• CRC check

•Transfer Frame to Memory

•Bulk one’s complement

checksum

• Parse/identify common L2-L4

protocols

• Branch to soft examine sequence

for custom protocols

• Populate parse results for

software use

• Update checksums calculations

• Perform exact match

directed queue

identification

• Identify course

classification routine

from parse results

• Generate FQ ID via

programmable

mechanism

• Dual rate tri-color

mark frame according

to classification

• De-allocate buffers,

discard packet on drop

decision

• Enqueue description

of packet to Queue

Manager

パケットからFQIDを生成し、

転送するQManのキューを選択

パケットを解析しプロトコルを識別、適正検査（長さ、チェックサム等）

TM





18

• FMan/QManが連携したの輻輳制御が可能

− ロスレスフロー制御

− 輻輳回避 (RED/WRED)

• グループ単位の輻輳管理

− 256の輻輳グループを設定可能

− 設定可能な3色WREDカーブ

− WREDポリシーによるEnqueueパケットの廃棄

− Enqueueソースに対して輻輳状態の通知機能

ヒステリシスを持つ閾値設定

状態に応じたポーズフレームの自動送信

FMan

QMan

CG 1 CG 2 Aggregate

Q Occupancy

Dis

ca

rd

Pro

ba

bili

ty

p

p

Congestion state message

p

QMI

10G 1G 1G 1G 1G

pause

TM





19

Pool

Channel

Portal Portal

Dedicated

Channel

Core Core

・・・

・・・

Portal

Core

Portal

Core

F

Q

F

Q ・・・ F

Q

・・・

F

Q ・・・

Eth

L2 L3-IP

Prot TOS UDP

L4

F

Q

Hash Hash

TOS

WQへの仕分

WQ内のFQ

への仕分

SCTP

(Control Plane)

UDP

(Data Plane)

Hash

Policer

TOS

TM





20

P4080（旧コントローラ） P2040, P3, P5 （RMan実装）

Outbound

Transactions Supported Type 10 Doorbells

Type 11 Messaging

Type 5 NWRITE Type 9 Data Streaming

Type 6 SWRITE Type 10 Doorbells

Type 8 Port-Write Type 11 Messaging

Queues 1 Type 10 Doorbell

2 Type 11 Messaging Thousands of queues supporting Type 5,6,8-11

Queue Arbitration Round Robin DPAA 3+3+1 SP+WRR

Segmentation Resources 2 Segmentation Units 4 Segmentation Units

Multicast Support Type 11 256B PDU to 16

Destinations Type 11 256B PDU to 32 Destinations

Inbound

Transactions Supported Type 8 Port-Write

Type 10 Doorbells

Type 11 Messaging

Type 8 Port-Write Type 10 Doorbells

Type 9 Data Streaming Type 11 Messaging

Queues 1 Type 8 Port-Write

1 Type 10 Doorbell

2 Type 11 Messaging

1 Type 8 Port-Write

1000s Type 9-11

Classification 2 Rules (Fixed)

Type 11: [mbox]

64 Rules (Exact or Wildcards)

or Map selected header fields to queue ID

Simultaneous

Reassembly Contexts 2 Type 11 16 Type 9, 11

Additional Features Traffic Management N/A Type 9: End-to-end XON/XOFF Per-Queue Flow Control

TM





21

Ch

an

ne

l

Po

rtal

Po

rtal

FD

F

D

FD

F

D

FD

F

D

FD

F

D

FQ

F

Q

FD

F

D

FD

F

D

FD

FQ

F

Q

・・・

Ch

an

ne

l

・・・

・

・・

Classify

Unit

Classify

Unit

Classify

Unit

Reassy

Unit

Reassy

Unit

Reassy

Unit

Ch

an

ne

l

・・・

・・・

Reassy

Unit

Reassy

Unit

Reassy

Unit

AR

B

・・・

Core 0

RMan RMan QMan

RapidIO Inbound RapidIO Outbound

Inbound Rule

Matching

Reassembly

Contexts

Disassembly

Contexts

TM





22

• DPAAにRapidIOメッセージコントローラを統合

− DPAAのQmanによるキューイング、輻輳制御等を利用可能

− RapidIOを仮想化

• RapidIOの全てのメッセージ・スタイルのトランザクション・タイプをサポート

− Type 11 Messaging

− Type 10 Doorbells

− Type 9 Data Streaming

• リモートのコア間で低レイテンシのメッセージングが可能

− ソフトウェアはDPAAにキュー管理を委託

Core Core Core Core

10G SRIO

QorIQ or DSP

Core Core Core Core

10G SRIO

QorIQ or DSP

Type9 User PDU

MSG User PDU

TM





23 Rev 1

Session materials will be posted @

www.freescale.com/FTF Look for announcements in the FTF Group

on LinkedIn or follow Freescale on Twitter

• QorIQのデータパス・アクセラレーション・アーキテクチャ（DPAA）は以下のモジュールによって構成されます。

− キュー・マネージャ（QMan）

− バッファ・マネージャ（BMan）

− フレーム・マネージャ（FMan）

− RapidIOメッセージ・マネージャ（RMan）

− その他ハードウェア・アクセラレータ（SEC, PME）

• ＤＰＡＡにより、マルチコアにおける以下の要求を実現できます。

− コア数の増加に対してスケーラブルな性能

− デバイスの仮想化

− ハードウェアによるキューおよびバッファ管理

− パケット処理のオフロード

ClassificationとDistribution

輻輳制御

http://www.freescale.com/FTF

TM

Documents

Freescale PowerPoint Template - NXP Semiconductors · 2016. 3. 12. · Load Balancing Input Port / Rx packets? A A C C B A C C D D D D E E B . TM Freescale, the Freescale logo, AltiVec,