エンベデッドデザインチュートリアル - Xilinx...Zynq‐7000 AP SoC : エンベデッドデザインチュートリアル 5 UG1165 (v2015.2) 2015 年 6 月 24 日

Zynq-7000 All Programmable SoC : エンベデッドデザインチュートリアル

効率的なエンベデッドシステム構築をサポートするハンディガイド

UG1165 (v2015.2) 2015 年 6 月 24 日

本資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

Zynq‐7000 AP SoC : エンベデッドデザインチュートリアル 2UG1165 (v2015.2) 2015 年 6 月 24 日 japan.xilinx.com

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付バージョン内容

2015 年 6 月 24 日 2015.2 PetaLinux ツールのバージョンを 2015.2 にアップデート。

2015 年 4 月 23 日 2015.1 初版

http://japan.xilinx.com

目次

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1章 : はじめにこのガイドについて . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5Zynq デバイスによるエンベデッドプロセッサデザインの簡略化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6Vivado ツールでデザインプロセスを加速. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9最初に必要なセットアップ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

第 2章 : Zynq SoC プロセッシングシステムの使用エンベデッドシステムの構築 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

第 3章 : Zynq デバイスでの GP ポートの使用ファブリックの IP を Zynq SoC プロセッシングシステムに追加する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29デザイン用のスタンドアロンアプリケーションソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

第 4章 : SDK を使用したデバッグザイリンクスシステムデバッガー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40SDK を使用してソフトウェアをデバッグする . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

第 5章 : AXI CDMA IP での HP スレーブポートの使用AXI CDMA を Zynq SoC PS の HP スレーブポートと統合する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45デザイン用のスタンドアロンアプリケーションソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50CDMA システム向けの Linux OS ベースのアプリケーションソフトウェア . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53SDK を使用して Linux CDMA アプリケーションを実行する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

第 6章 : Linux のブートおよび SDK でのデバック必要な環境 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60Zynq SoC ボード上で Linux をブートする . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

第 7章 : SDK を使用したソフトウェアプロファイルシステムデバッガーを使用した SDK でのアプリケーションのプロファイル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

第 8章 : アクセラレータコヒーレンシポート (ACP)はじめに . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83ACP の要求 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84ACP の制約 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85



第 9章 : Linux 用のカスタム IP とデバイスドライバーの作成必要な環境 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86ペリフェラル IP の作成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87PS の GP マスターポートを用いてペリフェラル IP を統合する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92Linux ベースのデバイスドライバーを開発する . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95実行中のカーネルへのモジュールのロードおよびアプリケーションの実行 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

付録 A : その他のリソースおよび法的通知ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101Xilinx Documentation Navigator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101このチュートリアルのデザインファイル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102トレーニングリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102法的通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103



第 1章

はじめに

このガイドについてこのガイドでは、 Zynq®-7000 All Programmable SoC を使用するザイリンクス Vivado® Design Suite フローについて説明します。ここに挙げるサンプルプロジェクトは、ザイリンクスの ZC702 Rev 1.1 評価ボードをターゲットにしており、使用するツールバージョンは、ザイリンクスの Vivado およびソフトウェア開発キット (SDK) 2015.1 です。

注記 : SDK を Vivado Design Suite の一部としてインストールするには、インストーラーに SDK を含めるよう選択する必要があります。 8 ページの「ソフトウェア開発キット」を参照してください。

このガイドのサンプルプロジェクトは、 64 ビットの Windows 7 オペレーティングシステムで作成されています。ほかのバージョンの Windows では結果が異なる場合があります。サンプルプロジェクトは、エンベデッドデザインの次の項目について紹介することに重点を置いています。

注記 :第 5 章、第 6 章、および第 9 章で説明されている、テストドライバーのハードウェア上で Linux をブートする手順は、 2015.2 リリースの PetaLinux ツールチェーンに固有のものです。 PetaLinux ツールチェーンは、このガイドの Linux 部分の演習を行うために、 Linux ホストマシンにインストールする必要があります。

• 第 1 章「はじめに」では、概要について説明します。

• 第 2 章「Zynq SoC プロセッシングシステムの使用」では、 Zynq SoC プロセッシングシステム (PS) を用いたシステムの作成、および簡単な Hello World アプリケーションの実行について説明します。この章では、簡単なデザインを例として使用し、ハードウェアおよびソフトウェアツールの概要を説明します。

• 第 3 章「Zynq デバイスでの GP ポートの使用」では、 Zynq SoC PS とプログラマブルロジック (PL、つまりファブリック ) を使用してシステムを作成する方法に加え、 PS および PL を実行する簡単なアプリケーションの使用方法について説明します。

• 第 4 章「SDK を使用したデバッグ」では、ソフトウェア開発キット (SDK) のデバッグ機能を使用したソフトウェアのデバッグについて説明します。この章では、前のデザインを使用してソフトウェアベアメタル (OS なし ) を実行し、デバッグ方法を示します。

• 第 5 章「AXI CDMA IP での HP スレーブポートの使用」では Zynq SoC ボードにおける Linux OS のブート、および PetaLinux ツールでのアプリケーションのデバッグについて情報を提供します。この章では、 Zynq SoC がブートできる各デバイス、およびそれらのデバイスのプログラム方法について説明します。

• 第 6 章「Linux のブートおよび SDK でのデバック」では、PetaLinux ツールを使用して Zynq SoC ボード上で LinuxOS をブートする手順について説明します。この章では、ファブリックで AXI CDMA IP をインスタンシエートする際の情報を提供し、この IP を高性能 (HP) 64 ビットスレーブポートと結合させる方法について説明します。

• 第 7 章「SDK を使用したソフトウェアプロファイル」では、スタンドアロン BSP および第 6 章で作成したAXICDMA 関連のアプリケーションに対応するプロファイル機能について説明します。この章では、ソフトウェアをチェックし、ボトルネックが存在するかどうかを確認する方法について取り上げます。

• 第 8 章「アクセラレータコヒーレンシポート (ACP)」では、 ACP (アクセラレータコヒーレンシポート ) コヒーレントおよび ACP 非コヒーレントの場合の読み出し要求と書き込み要求に関する情報を提供します。

• 第 9 章「Linux 用のカスタム IP とデバイスドライバーの作成」では、 Create and Package New IP ウィザードを使用して IP を作成する方法について説明します。この章では、 Linux ベースのデバイスドライバーの開発およびカーネルのコンパイルについて説明します。また、 Zynq デバイス用に作成した IP を使用してシステムを設計します。

• 付録 A 「その他のリソースおよび法的通知」では、このガイドに関連するその他の資料へのリンクを提供します。


http://japan.xilinx.comhttp://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1165&Title=Zynq-7000%20All%20Programmable%20SoC%20%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B%20%28UG1165%29&releaseVersion=2015.2&docPage=5

第 1 章 :はじめに

サンプルプロジェクトツールを習得するための最良の方法は、それを使用してみることです。そのためこのガイドでは、説明に従ってツールを操作する機会が設けられています。サンプルプロジェクトのセクションでは、サンプルプロジェクトの仕様のほかに背景で何が起こっているかについても説明しています。各章およびサンプルプロジェクトは、エンベデッドデザインのさまざまな側面を紹介することを目的にしています。サンプルプロジェクトを通して、各項目の学習を完了して次に進む形でフロー全体が説明されます。

その他の資料

その他の資料一覧は、付録 A 「その他のリソースおよび法的通知」に記載されています。

Zynq デバイスによるエンベデッドプロセッサデザインの簡略化エンベデッドシステムは複雑です。エンベデッドデザインのハードウェアとソフトウェアに該当する部分はそれぞれがプロジェクトとなります。 2 つのデザインコンポーネントを 1 つのシステムとして機能するように統合するには、さらに課題が伴います。その統合されたものに FPGA デザインプロジェクトを追加すると、デザインは非常に複雑になると考えられます。

Zynq SoC ソリューションは、ARM Cortex-A9 デュアルコアとプログラマブルロジックを 1 つの SoC で提供することで、この複雑さを軽減します。

設計プロセスを簡略化にするために、ザイリンクスは Vivado Design Suite およびソフトウェア開発キット (SDK) を提供しています。これら 2 つのツールで、 SoC と FPGA を結合するデバイスのエンベデッドシステムデザインを簡略化するために必要なものをすべて提供します。ツールを組み合わせることで、ハードウェアとソフトウェアのアプリケーションの設計、デバッグ、コードの実行が可能になるほか、検証や評価を目的としてデザインを実際のボードに移行できます。

注記 : SDK を Vivado Design Suite の一部としてインストールするには、インストーラーに SDK を含めるよう選択する必要があります。 8 ページの「ソフトウェア開発キット」を参照してください。




Vivado Design Suite : System Editionザイリンクスは、Vivado Design Suite と総称される開発システムツールを複数提供しています。Vivado Design Suite のいくつかの Edition がエンベデッドシステム開発に使用できます。このガイドでは、 System Edition を使用します。図 1-1 に Vivado Design Suite の Edition の機能を示します。X-Ref Target - Figure 1-1

図 1‐1 : Vivado Design Suite Edition




その他の Vivado コンポーネントVivado のその他のコンポーネントは次のとおりです。

• ザイリンクスエンベデッドプロセッサ用のエンベデッド /ソフト IP

• 資料

• サンプルプロジェクト

ソフトウェア開発キット

ソフトウェア開発キット (SDK) は Vivado を補完する統合開発環境で、C/C++ エンベデッドソフトウェアアプリケーションの作成および検証に使用します。 SDK は Eclipse オープンソースフレームワークで構築されているため、ソフトウェア設計者や設計チームにとって使い慣れた環境です。

Vivado Design Suite をインストールする際に、インストールに含める必要のあるオプションのソフトウェアツールとして SDK を選択できます。詳細は、 10 ページの「インストール要件」を参照してください。

Eclipse 開発環境の詳細は、 http://www.eclipse.org を参照してください。

SDK のその他のコンポーネントは次のとおりです。

• エンベデッドソフトウェア開発用のドライバーおよびライブラリ

• Zynq SoC プロセッシングシステムの ARM Cortex-A9 MP プロセッサをターゲットにした C/C++ ソフトウェア開発向け GNU コンパイラおよびデバッガー

PetaLinux ツールPetaLinux ツールは、エンベデッド Linux システム開発キットです。この開発キットは、 Linux OS に加えて、ザイリンクスのシリコンデバイス向けの完全なコンフィギュレーション、ビルド、および導入環境を含む、完全な Linuxディストリビューションを提供します。

詳細は、ザイリンクスの PetaLinux ウェブページ [参照 8] を参照してください。

PetaLinux ツールのデザインハブは、 PetaLinux ツールの情報および資料へのリンクを提供します。詳細は、 101 ページの「関連デザインハブ」を参照してください。


http://japan.xilinx.comhttp://www.eclipse.orghttp://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1165&Title=Zynq-7000%20All%20Programmable%20SoC%20%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B%20%28UG1165%29&releaseVersion=2015.2&docPage=8


Vivado ツールでデザインプロセスを加速Vivado を使用して、デザインソースをハードウェアに追加できます。 IP インテグレーターを使用することで、必要な IP を簡単に既存のデザインソースへ追加してクロックやリセットなどのポート接続を作成できます。

• Vivado および IP インテグレーターは、すべてのハードウェアシステム開発に使用されます。 Vivado では、マイクロプロセッサおよびペリフェラルの仕様、これらのコンポーネントの接続およびプロパティを設定します。

• SDK はソフトウェア開発に使用され、 Vivado Design Suite の一部として利用できます。または、 SDK をインストールし、 SDK がロードされるマシンにほかのザイリンクスツールがインストールされていなくても使用可能です。 SDK は、ソフトウェアアプリケーションのデバッグにも使用できます。

Zynq SoC プロセッシングシステム (PS) は、FPGA プログラマブルロジック (PL) をプログラムしなくても、ブートして動作させることができます。ただし、ファブリックでソフト IP を使用したり、 EMIO を用いて PS ペリフェラルを接続するには、 PL をプログラムする必要があります。 SDK で PL をプログラムできます。

エンベデッドデザインプロセスの詳細は、『Vivado Design Suite チュートリアル : エンベデッドプロセッサハードウェアデザイン』 (UG940) [参照 1] を参照してください。

最初に必要なセットアップツールについて詳しく説明する前に、ツールが適切にインストールされ、使用する環境がこのガイドの「サンプルプロジェクト」の記載要件に一致するかを確認します。

ハードウェア要件

このチュートリアルは、 Zynq ZC702 Rev 1.1 評価ボードをターゲットにしており、 Rev 1.0 ボードにも使用できます。このガイドを活用するにあたって、評価ボードに同梱されている次を用意してください。

• ZC702 評価ボード

• AC 電源アダプター (12 VDC)

• USB Type-A/Mini-B ケーブル (UART 通信用)

• JTAG を介するプログラムおよびデバッグ用の Digilent 社製ケーブル

• Linux ブート用の SD-MMC フラッシュカード

• ターゲットボードとホストマシンの接続用のイーサネットケーブル




インストール要件

Vivado Design Suite および SDK

2015.1 ソフトウェアがインストール済みであることを確認してください。ソフトウェアバージョンが最新であるかどうかは、 http://japan.xilinx.com/support/download.html にアクセスして確認できます。

Vivado Design Suite および SDK ツールの両方がインストールされていることを確認してください。Vivado Design Suiteをインストールする際に、図 1-2 に示すように [Software Development Kit] をオンにすることで、インストールに含める必要のあるオプションのソフトウェアツールとして SDK を選択できます。 SDK を単独でインストールするには、[Software Development Kit] のみをオンにし、ほかのソフトウェア製品の選択をオフにしてインストーラーを実行します。

Vivado Design Suite と SDK のインストールの詳細は、『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973) [参照 2] を参照してください。

X-Ref Target - Figure 1-2

図 1‐2 : Vivado インストーラー ‐ [Software Development Kit] の選択


http://japan.xilinx.comhttp://japan.xilinx.com/support/download.htmlhttp://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1165&Title=Zynq-7000%20All%20Programmable%20SoC%20%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%26%2312522%3B%26%2312450%3B%26%2312523%3B%20%28UG1165%29&releaseVersion=2015.2&docPage=10


PetaLinux ツール

このチュートリアルの Linux 部分の演習で実行する PetaLinux ツールをインストールします。 PetaLinux ツールは、次のいずれかが稼働している Linux ホストシステムで実行します。

• RHEL 5 (32 ビットまたは 64 ビット )

• RHEL 6 (32 ビットまたは 64 ビット )

• SUSE Enterprise 11 (32 ビットまたは 64 ビット )

このツールは、専用 Linux ホストシステム、または Windows 開発プラットフォーム上でこれらの Linux オペレーティングシステムのいずれかが稼働している仮想マシンを使用できます。 PetaLinux ツールを選択したシステムにインストールするには、次を実行する必要があります。

• PetaLinux 2015.2 SDK ツールを、ザイリンクスのウェブサイトからダウンロードする

• PetaLinux 2015.2 リリースパッケージをインストールする

• ワークステーションまたは仮想マシンに共通のシステムパッケージおよびライブラリを追加する

• 有効な PetaLinux ライセンスを所有していることを確認する

前提条件

• 2GB RAM (ザイリンクスツールで推奨される最小サイズ)

• Pentium 4 2GHz CPU クロックまたは同等の CPU

• 5GB のハードディスク空き容量

PetaLinux パッケージの展開

インストーラーはデフォルトでは、現在のディレクトリのサブディレクトリとしてパッケージをインストールします。代わりに、インストールパスを指定することもできます。ダウンロードした PetaLinux インストーラーを実行します。

注記 : PetaLinux のインストールパスは短くしてください。パスが 255 文字を超えると、 PetaLinux のビルドがエラーになります。

bash> ./petalinux-v2015.2-final-installer.run

PetaLinux は、このコマンドの作業ディレクトリの直下にある petalinux-v2015.2-final ディレクトリにインストールされます。インストーラーをホームディレクトリ (/home/user) に置いた場合、PetaLinux は /home/user/petalinuxv2015.2-final にインストールされます。

PetaLinux 環境のセットアップ、プロジェクトの作成、およびプロジェクトの使用例の詳細は、第 6 章を参照してください。 PetaLinux のインストールおよび使用方法に関する詳細は、『PetaLinux ツール資料リファレンスガイド』(UG1144) [参照 3] に記載されています。

ソフトウェアのライセンス

ザイリンクスのソフトウェアには FLEXnet ライセンスが使用されています。ソフトウェアを初めて起動する際、ライセンスの検証プロセスが実行されます。ライセンス検証で有効なライセンスが検出されない場合、ライセンスウィザードに従ってライセンスを取得し、インストールしたツールでそのライセンスを使用できるようにします。ソフトウェアのフルバージョンが不要な場合は、評価ライセンスを使用できます。

インストールの手順と詳細は、『Vivado Design Suite ユーザーガイド : リリースノート、インストールおよびライセンス』 (UG973) [参照 2] を参照してください。




チュートリアルのデザインファイル

このチュートリアルのデザインファイルのダウンロードについては、 101 ページの「このチュートリアルのデザインファイル」を参照してください。



第 2章

Zynq SoC プロセッシングシステムの使用ザイリンクスの Vivado® Design Suite の概要に引き続き、このツールを活用して Zynq®-7000 AP SoC プロセッシングシステム (PS) を使用するエンベデッドシステムを開発する方法を説明します。

Zynq SoC は、ARM Cortex-A9 ハード IP およびプログラマブルロジック (PL) で構成されています。これらは次の 2 つの方法で使用できます。

• Zynq SoC PS は、ファブリック IP を追加せずに、スタンドアロンモードで使用できます。

• IP コアをファブリックでインスタンシエートし、 PS と PL の組み合わせとして Zynq PS に接続できます。

エンベデッドシステムの構築Zynq デバイスシステムデザインの作成には、ブートデバイスおよびペリフェラルを適切に選択する PS のコンフィギュレーションが含まれます。 PS ペリフェラルと利用可能な MIO の接続がデザイン要件を満たしている限り、ビットストリームは必要ありません。この章では、ビットストリームを必要としないデザインの作成手順について説明します。

サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する

この例では、 Vivado Design Suite を起動し、エンベデッドプロセッサシステムのプロジェクトを最上位として作成します。

デザインの開始

1. Vivado Design Suite を起動します。

2. [Vivado Quick Start] ページで [Create New Project] をクリックし、 New Project ウィザードを開きます。



第 2 章 : Zynq SoC プロセッシングシステムの使用

3. 次の表の情報に基づいて、各ウィザード画面で選択操作を行います。

[Finish] をクリックすると New Project ウィザードが閉じ、作成したプロジェクトが Vivado デザインツールで開きます。

エンベデッドプロセッサプロジェクトを作成する

ここからは Add Sources ウィザードを使用し、エンベデッドプロセッサプロジェクトを作成します。

1. Flow Navigator の [IP Integrator] → [Create Block Design] をクリックします。

[Create Block Design] ダイアログボックスが開きます。

2. [Create Block Design] ダイアログボックスで次のように選択します。

ウィザード画面システムプロパティ設定または使用するコマンド

Project Name Project Name edt_tutorialProject Location C:/designsCreate Project Subdirectory オン

Project Type デザインのソースのタイプを指定する。RTL または合成済み EDIF から開始できる。

RTL Project

この時点ではソースを指定しない。オフ

Add Sources この画面では変更しない。

Add Existing IP この画面では変更しない。

Add Constraints この画面では変更しない。

Default Part Select Boards

Board ZYNQ-7 ZC702 Evaluation Board

New Project Summary Project Summary [Finish] をクリックする前にプロジェクトサマリを再確認し、プロジェクトを作成する。


図 2‐1 : Create Block Design


Create Block Design Design name tutorial_bdDirectory Specify source set Design Sources




3. [OK] をクリックします。

このデザインが空であることを示すメッセージと共に、 [Diagram] ウィンドウが自動的に表示されます。開始するには、カタログから IP を追加します。

4. [Add IP] をクリックします。

5. 検索ボックスに「zynq」と入力して Zynq デバイス IP オプションを検索し、 [ZYNQ7 Processing System] IP をダブルクリックしてブロックデザインに追加します。 Zynq SoC プロセッシングシステム IP ブロックが [Diagram]ウィンドウに表示されます (図 2-2)。


図 2‐2 : Zynq SoC プロセッシングシステム IP ブロック




Vivado で Zynq7 プロセッシングシステムを管理する

これでプロセッサシステムがデザインに追加されたので、 Zynq7 プロセッシングシステムで利用できるさまざまなオプションの管理を開始できます。

1. [Diagram] ウィンドウで、ZYNQ7 Processing System ブロックをダブルクリックします。 [Re-customize IP] ダイアログボックスが開きます。デフォルトでは、プロセッサシステムにペリフェラルが接続されていないことに注意してください。 17 ページの図 2-4 に示すように、接続はチェックマークで表されます。

2. ZC702 ボード用に作成されたテンプレートを使用します。[Re-customize IP] ウィンドウで [Presets] をクリックし、[ZC702] を選択します。

このコンフィギュレーションウィザードを使用して、ZC702 のボードレイアウトに従って一部の MIO ピンが割り当てられている複数のペリフェラルをプロセッシングシステムで有効にします。たとえば、UART1 は有効で、UART0 は無効です。これは、 UART1 が UART を経由して USB-UART コネクタを介し、 ZC702 ボードの USB コンバーターチップへ接続されているためです。

Zynq デバイスのブロック図で各ペリフェラル名の横に表示されるチェックマークは、それらの I/O ペリフェラルがアクティブであることを示します。


図 2‐3 : [Re‐customize IP] ダイアログボックス




3. ブロック図で、緑色の I/O ペリフェラル (図 2-4 に示す) のうちの 1 つをクリックします。選択したペリフェラルに関する [MIO Configuration] ページが開きます。


図 2‐4 : アクティブなペリフェラルが示された [I/O Peripherals]


図 2‐5 : [MIO Configuration] ページ




4. [OK] をクリックして [Re-customize IP] ダイアログボックス閉じます。 Vivado は、 ZC702 ボードのプリセットを適用するために行った変更をインプリメントします。

[Diagram] ウィンドウで、設計アシスタントが使用可能であることを示すメッセージに注意してください (図 2-6)。

5. [Run Block Automation] リンクをクリックします。

[Run Block Automation] ダイアログボックスが開きます。

[Cross Trigger In] および [Cross Trigger Out] が無効になっていることに注意してください。クロストリガーの設定に関する詳細なチュートリアルは、『Vivado Design Suite チュートリアル : エンベデッドプロセッサハードウェアデザイン』 (UG940) [参照 1] を参照してください。

6. [OK] をクリックしてデフォルトのプロセッサシステムオプションを選択し、デフォルトのピン接続を作成します。

デザインおよび接続ポートを検証する

次に、デザインを検証します。

1. [Diagram] ウィンドウ内の空白部分を右クリックして、 [Validate Design] をクリックします。あるいは、 F6 キーを押します。

2. M_AXI_GP0_ACLK を接続する必要があることを示すクリティカルエラーメッセージが表示されます。

3. [OK] をクリックしてメッセージを消去します。


図 2‐6 : [Run Block Automation] リンク


図 2‐7 : [Critical Messages] ダイアログボックス




4. [Diagram] ウィンドウで、 ZYNQ7 プロセッシングシステムの M_AXI_GP0_ACLK ポートを見つけます。コネクタポートの上にマウスポインターを乗せて鉛筆アイコンを表示させます。M_AXI_GP0_ACLK ポートをクリックして FCLK_CLK0 入力ポートまでドラッグし、 2 つのポートを接続します。

5. ほかにエラーがないことを確認するために、デザインを再び検証します。これには [Diagram] ウィンドウ内の空白部分を右クリックして、 [Validate Design] をクリックします。

検証が成功し、デザインにエラーや重大な警告がないことを示すメッセージダイアログボックスが表示されます。

6. [OK] をクリックしてメッセージを閉じます。

7. [Block Design] の [Sources] ウィンドウをクリックします。

8. [Hierarchy] をクリックします。

9. [Design Sources] の下で [tutorial_bd] を右クリックし、 [Create HDL Wrapper] をクリックします。

[Create HDL Wrapper] ダイアログボックスが開きます。このダイアログボックスを使用して、プロセッササブシステム用の HDL ラッパーファイルを作成します。

10. [Let Vivado manage wrapper and auto-update] をオンにして、 [OK] をクリックします。

11. [Block Diagram] の [Sources] ウィンドウで、 [Design Sources] → [tutorial_bd_wrapper] に移動します。

12. [tutorial_bd_i - tutorial_bd (tutorial_bd.bd)] という名前の最上位ブロック図を右クリックし、 [Generate Output Products] をクリックします。


図 2‐8 :接続された ZYNQ7 プロセッシングシステム




[Generate Output Products] ダイアログボックスが開きます (図 2-9)。

13. [Generate] をクリックします。

この手順では、選択したソースに必要なすべての出力ファイルを作成します。たとえば、 IP プロセッサシステムに対する制約を手動で作成する必要はありません。 [Generate Output Products] が選択されると、 Vivado は、プロセッササブシステム用の XDC ファイルを自動的に生成します。

14. [Generate Output Products] の処理が完了したら、 [OK] をクリックします。


図 2‐9 : [Generate Output Products] ダイアログボックス




15. [Block Diagra] の [Sources] ウィンドウで [IP Sources] に移動します。このディレクトリで、生成したばかりの出力ファイルを見つけます。

デザインの合成、インプリメンテーションの実行、およびビットストリームの生成

1. これで、デザインを合成できるようになりました。 Flow Navigator で [Synthesis] → [Run Synthesis] をクリックします。

2. 合成の開始前にプロジェクトを保存するよう促された場合、 [Save] をクリックします。


図 2‐10 : [IP Sources] の下に生成された出力


図 2‐11 : Run Synthesis




合成が実行されている間、ウィンドウの右上にステータスバーが表示されます。このタスクバーは、デザインプロセスを通じて、さまざまな理由により表示されます。ステータスバーは、プロセスがバックグラウンドで実行されていることを示します。

合成が完了すると、 [Synthesis Completed] ダイアログボックスが開きます。

3. [Run Implementation] をクリックして [OK] をクリックします。

この場合も、プロセスがバックグラウンドで実行されていることが、ステータスバーによって示されます。インプリメンテーションが完了すると、 [Implementation Completed] ダイアログボックスが開きます。

4. [Generate Bitstream] をクリックして [OK] をクリックします。

ビットストリームの生成が完了すると、 [Bitstream Generation Completed] ダイアログボックスが開きます。

5. [Cancel] をクリックしてウィンドウを閉じます。

6. ビットストリームの生成が完了したら、次のセクションの説明に従ってハードウェアをエクスポートしてソフトウェア開発キット (SDK) を起動します。

SDK へエクスポートする

この例では、 Vivado から SDK を起動します。

1. [Vivado] ツールバーで、 [File] → [Export] → [Export Hardware] をクリックします。

[Export Hardware] ダイアログボックスが開きます。 [Include bitstream] がオンになっていること (デザインで、 PLデザインとビットストリームが生成されている場合のみ)、および [Export to] がデフォルトオプションの [] に設定されていることを確認します。


3. [File] → [Launch SDK] をクリックして SDK を起動します。

[Launch SDK] ダイアログボックスが開きます。


図 2‐12 : ステータスバー


図 2‐13 :ハードウェアを SDK へエクスポートする




4. [Exported location] および [Workspace] には、デフォルト設定を選択します。


SDK が開きます。SDK を起動するとハードウェア記述ファイルが自動的に読み込まれます。[system.hdf] に、プロセッシングシステム全体のアドレスマップが表示されます。

6. SDK を閉じます。


図 2‐14 : [Launch SDK] ダイアログボックス


図 2‐15 : SDK の [system.hdf] のアドレスマップ




ここまでの結果

Vivado によって、ソフトウェア開発が行われる選択したワークスペースにハードウェア仕様がエクスポートされました。 [] を選択していれば、 Vivado プロジェクトフォルダーに新しいワークスペースが作成されています。ワークスペース名は .sdk です。この例では、ワークスペースは、 C:/designs/edt_tutorial/edt_tutorial.sdk という名前で作成されます。

Vivado デザインツールによって、デザインのハードウェアプラットフォーム仕様 (この例では system.hdf) が SDKにエクスポートされました。 system.hdf のほかに、次の追加ファイルが SDK にエクスポートされます。 • design_1_bd.tcl• ps7_init.c• ps7_init.h• ps7_init.html• ps7_init.tcl• ps7_init_gpl.c• ps7_init_gpl.h• system.hdf

SDK を起動すると、 system.hdf ファイルがデフォルトで開きます。このファイルから読み出されるシステムのアドレスマップがデフォルトで SDK ウィンドウに表示されます。

ps7_init.c、 ps7_init.h、 ps7_init_gpl.c、および ps7_init_gpl.h ファイルには、 Zynq SoC プロセッシングシステムの初期化コードのほかに、 DDR、クロック、位相ロックループ (PLL)、および MIO の初期化設定が含まれます。 SDK は、アプリケーションがプロセッシングシステムの最上位で実行可能となるように、これらの設定をプロセッシングシステムの初期化時に使用します。プロセッシングシステムの設定の中には ZC702 評価ボード向けに固定されているものがあります。

次に実行すること

これで、 SDK を使用してプロジェクトのソフトウェア開発を開始できます。次のセクションでは、ハードウェアプラットフォーム向けのソフトウェアアプリケーションの作成に役立つ情報を提供します。




サンプルプロジェクト : 「Hello World」アプリケーションを実行する

1. この例では、ボード設定の管理、ケーブル接続、 PC 経由のボード接続、および SDK での簡単な hello world ソフトウェアアプリケーションの実行の各方法について説明します。電源ケーブルをボードに接続します。

2. Digilent 社製ケーブルを使用して Windows ホストマシンと、 SW10 スイッチを次のように設定したターゲットボードを接続します。

Bit-1 は 0

Bit-2 は 1

注記 : 0 = 開スイッチ 1 = 閉スイッチ

3. USB ケーブルを Windows ホストマシンとターゲットボードのコネクタ J17 につなぎます。シリアル転送に USBを使用する際はこのように接続します。

4. 下の図に示すスイッチを使用して ZC702 ボードに電源を投入します。

重要 : ジャンパー J27 および J28 は SD カードスロットから離れた側に設定し、 SW16 スイッチを図 2-16 に示すとおりに設定します。


図 2‐16 : ZC702 ボードの電源スイッチ




5. SDK を開き、プロジェクトファイルへのワークスペースパス (この例では、C:/designs/edt_tutorial/edt_tutorial.sdk) を設定します。

あるいは、デフォルトのワークスペースを使用して SDK を開き、後でそれを正しいワークスペースに切り替えることもできます。この場合、 [File] → [Switch Workspace] をクリックしてから、ワークスペースを選択します。

6. システムで割り当てられている COM ポートのシリアル通信ユーティリティを開きます。 SDK では、チュートリアル全体で使用されるシリアルターミナルユーティリティが提供されています。 [Window] → [Show View] →[Terminal] をクリックしてこのユーティリティを開きます。

7. [Connect] をクリックし、シリアルコンフィギュレーションを設定して接続します。

8. [Settings] をクリックして [Terminal Settings] ダイアログボックスを開きます。

図 2-18 に、 Zynq SoC プロセッシングシステム用の標準的なコンフィギュレーションを示します。


図 2‐17 : [Terminal] ウィンドウのヘッダーバー


図 2‐18 : [Terminal Settings] ダイアログボックス




9. [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

10. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

SDK によって hello_world アプリケーションプロジェクトおよび hello world_bsp ボードサポートパッケージ (BSP) プロジェクトが [Project Explorer] の下に作成されます。これらの両プロジェクトは自動的にコンパイルされ、 ELF ファイルが作成されます。

11. [hello_world] を右クリックして [Run as] → [Run Configurations] をクリックします。

12. [Xilinx C/C++ application (GDB)] を右クリックして [New] をクリックします。

SDK によって hello_world Debug という名前の新しい実行コンフィギュレーションが作成されます。

アプリケーションに関連するコンフィギュレーションは、起動コンフィギュレーションの [Main] タブに自動入力されます。

13. 起動コンフィギュレーションの [Target Setup] タブをクリックし、設定を確認します。

初期化 TCL ファイルへのコンフィギュレーションパスがあることに着目してください。ここでは ps7_init.tcl へのパスです。このファイルは、デザインを SDK にエクスポートした際にエクスポートされたもので、プロセッシングシステムの初期化情報を含みます。

14. [STDIO Connection] タブは、起動コンフィギュレーションの設定で使用できます。このタブを使用して STDIO をコンソールに接続させることができます。ここからは、シリアル通信ユーティリティがすでに起動しているため、このタブを使用することはありません。起動コンフィギュレーションにはほかにもオプションがありますが、これらについては後半で説明します。

15. [Run] をクリックします。

FPGA のコンフィギュレーションが完了していなくてもアプリケーションを起動するかどうかを尋ねるメッセージが表示されます。


Application Project Project Name hello_worldUse Default Location オン

Hardware Platform tutorial_bd_wrapper_hw_platform_0

Processor PS7_cortexa9_0OS Platform スタンドアロン

Language C

Board Support Package [Create New] をクリックして「hello_world_bsp」という名前にする。

Templates Available Templates Hello World





[Terminal 1] のシリアル通信ユーティリティに「Hello World」と表示されます。

注記 : Zynq SoC 評価ボードで実行する上記ソフトウェアアプリケーション用にビットストリームをダウンロードする必要はありませんでした。 ARM Cortex A9 デュアルコアはすでにボードに実装されています。簡単なアプリケーションを実行することを目的としたこのシステムの基本的な初期化は、デバイス初期化 TCL スクリプトで実行されます。

ここまでの結果

アプリケーションソフトウェアによって、「Hello World」の文字列が PS の UART1 ペリフェラルに送信されました。

UART1 からホストマシンで動作しているシリアルターミナルアプリケーションへ、「Hello world」の文字列がバイトごとに送信され、文字列として表示されます。

その他の情報

ボードサポートパッケージ

ボードサポートパッケージ (BSP) はハードウェアプラットフォームまたはボードのサポートコードです。このコードは、電源投入時の基本的な初期化に役立つだけでなく、ソフトウェアアプリケーションがハードウェアプラットフォームまたはボードの最上位で実行されるようにサポートします。これは、ブートローダーおよびデバイスドライバーを備えるオペレーティングシステム固有のものにできます。

スタンドアロンの OS

スタンドアロンはシンプルな下位ソフトウェア層です。これは、キャッシュ、割り込み、例外などの基本的なプロセッサ機能およびホスト環境の基本的なプロセッサ機能へのアクセスを提供します。これらの機能には、標準の入力/出力、プロファイル、停止、終了が含まれます。これはセミホスト型のシングルスレッド環境です。

この章で実行したアプリケーションが、スタンドアロン OS の最上位に作成されました。ソフトウェアアプリケーションがターゲットにする BSP は、新規アプリケーションプロジェクトを作成するプロセスで選択されます。プロジェクトの作成後にターゲット BSP を変更する場合は、ソフトウェアアプリケーションを右クリックして [ChangeReferenced BSP] をクリックすると、ターゲット BSP を管理できます。


図 2‐19 : シリアルターミナルへの出力



第 4章

SDK を使用したデバッグこの章では、これまで説明してきたデザインフローで可能なデバッグについて説明します。最初のオプションは、ザイリンクスソフトウェア開発キット (SDK) を使用したソフトウェアのデバッグです。

SDK デバッガーは、次のデバッグ機能を提供します。

• MicroBlaze™ および ARM Cortex-A9 プロセッサアーキテクチャ上のプログラムのデバッグをサポート

• ハードウェアボード上のプログラムのデバッグをサポート

• ヘテロジニアスマルチプロセッサハードウェアシステムでのデバッグサポート

• リモートハードウェアシステムでのデバッグ

• プログラムをデバッグするための豊富な機能を備える IDE を提供

• テストスクリプトの実行および自動化のためのツールコマンド言語 (Tcl) インターフェイスを提供

SDK デバッガーを使用して、プログラムの実行中に何が起こっているかを調べることができます。プロセッサを停止するためのブレークポイントやウォッチポイントの設定、プログラムのステップ実行、プログラムの変数とスタックの表示、システム内のメモリ内容の表示などが可能です。

SDK デバッガーは、ザイリンクスシステムデバッガーおよび GNU デバッガー (GDB) によるデバッグをサポートしています。

注記 : GDB のフローは非推奨であり、今後のデバイスでは使用できなくなる予定です。

ザイリンクスシステムデバッガーザイリンクスシステムデバッガーは、基礎となるデバッグエンジンとしてザイリンクスの hw_server を使用します。SDK は、各ユーザーインターフェイス操作を一連の TCF コマンドに変換します。その後、システムデバッガーからの出力を処理し、デバッグされているプログラムの現在の状態を表示します。 SDK は、ザイリンクスの hw_server を使用してハードウェア上のプロセッサとやり取りします。

41 ページの図 4-1 にデバッグワークフローを示します。



第 4 章 : SDK を使用したデバッグ

このワークフローは、次のコンポーネントで構成されています。

• ELF 実行ファイル : アプリケーションをデバッグするには、デバッグ用にコンパイルされた ELF (Executable andLinkable Format) ファイルを使用する必要があります。デバッグ用の ELF ファイルには、ソースコードと、元のソースから生成されたバイナリを直接関連付けるデバッガー用の追加デバッグ情報が含まれています。ビルドコンフィギュレーションを管理するには、ソフトウェアアプリケーションを右クリックして [Build Configurations] →[Manage] をクリックします。

• デバッグコンフィギュレーション : デバッグセッションを起動するには、SDK でデバッグコンフィギュレーションを作成する必要があります。このコンフィギュレーションでは、実行ファイル名やデバッグするターゲットプロセッサなど、デバッグセッションを開始するために必要な情報を入力します。デバッグコンフィギュレーションを作成するには、ソフトウェアアプリケーションを右クリックして [Debug As] → [Debug Configurations] をクリックします。

• SDK の [Debug] ウィンドウ : [Debug] ウィンドウを使用して、ワークベンチでプログラムのデバッグや実行を管理できます。プログラムの実行は、ブレークポイントの設定、起動したプログラムの一時停止、コードのステップ実行、および変数の内容の確認によって制御可能です。[Debug] ウィンドウを表示するには、[Window] → [OpenPerspective] → [Debug] をクリックします。

SDK では、コードの変更、実行ファイルのビルド、プログラムのデバッグというサイクルを繰り返すことができます。

注記 :デバッグ情報がソースに直接関連付けられているため、コンパイル後にソースを編集すると、行番号がソースと一致しなくなります。同様に、最適化されたバイナリをデバッグすると、実行トレース中に予期しないジャンプが発生する場合があります。


図 4‐1 : システムデバッガーのフロー




SDK を使用してソフトウェアをデバッグするこの例では、 hello world アプリケーションのデバッグを実行します。前章で hello world アプリケーションを変更した場合は、デバッグの実行前に新しい hello world アプリケーションを作成する必要があります。新しい hello world アプリケーションを作成するには、 25 ページの「サンプルプロジェクト : 「Hello World」アプリケーションを実行する」の手順に従います。

hello world アプリケーションを作成した後に、 SDK で次の例を実行してソフトウェアをデバッグします。

1. C/C++ 用の表示では、 Hello_world プロジェクトを右クリックして [Debug As] → [Launch on Hardware (SystemDebugger)] をクリックします。 [Debug] ウィンドウが開きます。

注記 : [Debug] ウィンドウが自動的に開かない場合は、[Window] → [Open] → [Perspective] → [Other] をクリックしてから Open Perspective ウィザードの [Debug] をクリックします。


図 4‐2 : [Debug Configurations]




注記 : このページに示されているアドレスは、システムで表示されているものと若干異なる場合があります。

プロセッサが main() の始め部分にあり、プログラム実行が 0x0010054C で停止していることがわかります。この情報は [Disassembly] ビューで確認できます。ここでは、アセンブリレベルのプログラム実行についても0x0010054C で一時停止されていることがわかります。

注記 : [Disassembly] ビューが表示されない場合は、 [Window] → [Show view] → [Disassembly] をクリックします。

2. また、 helloworld.c ウィンドウに、 C コードの最初の実行可能な行で実行が一時停止していることが表示されます。 [Registers] ビューを選択し、プログラムカウンターである pc レジスタが 0x0010054C を含むことを確認します。

注記 : [Registers] ウィンドウが表示されない場合は、 [Window] → [Show View] → [Registers] をクリックします。

3. init_platform () を読み出すコードの行の横にある、helloworld.c ウィンドウの空白をダブルクリックします。これにより、 init_platform () でブレークポイントが設定されます。ブレークポイントの確認には、[Breakpoints] ウィンドウを参照します。

注記 : [Breakpoints] ウィンドウが表示されない場合は、[Window] → [Show View] → [Breakpoints] をクリックします。

4. [Run] → [Resume] をクリックし、ブレークポイントまでプログラムの実行を再開させます。

プログラムの実行は、 init_platform () を含むコードの行で停止します。 [Disassembly] および [Debug] の両ウィンドウで、プログラムの実行が 0x00100554 で停止していることが示されます。

注記 : hello world のソースコードを変更した場合、ウィンドウに表示される実行アドレスは異なる場合があります。

5. [Run] → [Step Into] をクリックし、 init_platform () ルーチンへステップインします。

プログラムの実行が 0x001005c4 の位置で一時停止します。コールスタックはここで 2 レベル分の深さです。


図 4‐3 : アプリケーションデバッグ用の [Debug] ウィンドウ




6. [Run] → [Resume] をクリックし、プログラムを終了まで実行します。

プログラムの実行が完了すると、 [Debug] ウィンドウはプログラムが exit というルーチンで一時停止していることを示します。これは、デバッガーの制御下で実行しているときに発生します。

7. コードを複数回再実行します。シングルステップ、メモリの検査、ブレークポイント、コードの変更、および print 文の追加を試してみます。ビューの追加および移動を試します。

8. SDK を閉じます。



第 3章

Zynq デバイスでの GP ポートの使用ザイリンクスの Zynq®-7000 AP SoC をエンベデッドデザインのプラットフォームとして使用する場合、独自の特徴の 1 つは、 ARM Cortex-A9 デュアルコアプロセッシングシステムに Zynq SoC のプロセッシングシステム (PS) を使用できるだけでなく、プログラマブルロジック (PL) も使用できることです。

この章では、次を備えるデザインを作成します。

• AXI GPIO およびファブリックから PS への割り込みを持つ AXI タイマー

• EMIO インターフェイスを介して PL 側のピンへ接続される Zynq SoC PS GPIO ピン

この章のフローは第 2 章に似ており、Zynq デバイスをベースのハードウェアデザインとして使用します。ここでは、Zynq デバイスを Vivado® IP インテグレーターのブロック図デザインに追加することに関して、第 2 章で説明されている概念を理解していることが前提になります。この章全体で、第 2 章の内容について引き続き言及しているため、前章を省略した場合は必要に応じて内容を確認してください。

ファブリックの IP を Zynq SoC プロセッシングシステムに追加するファブリックで追加可能な Zynq SoC PS と密結合される IP は、どんなに複雑なものでも制限はありません。ここでは、 AXI GPIO、割り込みを持つ AXI タイマー、および EMIO インターフェイスを介して PL 側のピンへ接続される PS の GPIO ピンを用いて簡単な例を説明します。

ここでは、デザインを作成して、 AXI GPIO、ファブリックでインスタンシエートされた割り込み付き AXI タイマー、および EMIO インターフェイスを持つ PS の GPIO の機能を確認します。 30 ページの図 3-1 にシステムのブロック図を示します。



第 3 章 : Zynq デバイスでの GP ポートの使用

第 2 章で作成したシステムを使用して、 13 ページの「サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する」の後から継続できます。

この章の例では、第 2 章のデザインを拡張します。次のデザイン変更を行います。

• ファブリック側の AXI GPIO は、 1 ビットのチャネル幅が割り当てられ、 ZC702 ボード上の SW5 プッシュボタンスイッチに接続されます。

• PS の GPIO ポートは、ファブリックピンを (EMIO インターフェイスを介して) ボード上の SW7 プッシュボタンスイッチに配線する 1 ビット幅のインターフェイスを含むように変更されます。

• PS では、別の 1 ビット GPIO が MIO ポートにあるボード上の DS23 LED へ接続されます。

• AXI タイマーの割り込みはファブリックから PS の割り込みコントローラーへ接続されます。このタイマーは、ボード上の指定されたプッシュボタンを押すと開始します。タイマーが終了すると、その割り込みがトリガーされます。

• 上記のハードウェア変更に加えて、アプリケーションソフトウェアコードを記述します。このコードは、次のように機能します。

° シリアルターミナルにメッセージが表示され、ボードで使用するプッシュボタンスイッチ (SW7 または SW5のいずれか) の選択が求められます。

° 適切なボタンを押すと、タイマーは動作を自動的に開始して LED DS23 をオフにし、タイマーの割り込みが発生するのを待機します。

° タイマーの割り込みが発生すると、 LED DS23 がオンになり、タイマーは実行を再開してシリアルターミナルでプッシュボタンスイッチが再度選択されるのを待機します。


図 3‐1 : ブロック図



第 3 章 : Zynq デバイスでの GP ポートの使用

サンプルプロジェクト : インスタンシエートされたファブリック IP 機能を検証するこの例では、AXI GPIO、AXI タイマー、ファブリックでインスタンシエートされた割り込み、および EMIO インターフェイスを追加します。その後、ファブリックの追加機能を検証します。

1. Vivado® Design Suite を起動します。

2. [Recent Projects] で、第 2 章で作成した [edt_tutorial] デザインをクリックします。

3. [IP Integrator] を展開して [Open Block Design] をクリックします。

4. [Diagram] ウィンドウ内の空白部分を右クリックして、 [Add IP] をクリックします。

5. 検索ボックスに「AXI GPIO」と入力し、 [AXI GPIO] IP をダブルクリックしてブロック図に追加します。

AXI GPIO IP ブロックが [Diagram] ウィンドウに表示されます。

6. [Diagram] ウィンドウ内の空白部分を右クリックして、 [Add IP] をクリックします。

7. 検索ボックスに「AXI Timer」と入力し、 [AXI GPIO] IP をダブルクリックしてブロック図に追加します。 AXITimer IP ブロックが [Diagram] ウィンドウに表示されます。

8. ZYNQ7 SoC プロセッシングシステムの EMIO コンフィギュレーションを編集して、割り込みを有効にします。[ZYNQ7 Processing System] IP ブロックを右クリックして [Customize Block] をクリックします。

注記 : IP ブロックをダブルクリックしてカスタマイズすることもできます。

[Customize Block] ダイアログボックスが開きます (32 ページの図 3-2)。


http://japan.xilinx.comhttp://japan.xilinx.com/about/feedback.html?docType=Tutorials&docId=UG1165&Title=Zynq-7000%20All%20Programmable%20SoC%20%3A%20%26%2312456%3B%26%2312531%3B%26%2312505%3B%26%2312487%3B%26%2312483%3B%26%2312489%3B%20%26%2312487%3B%26%2312470%3B%26%2312452%3B%26%2312531%3B%20%26%2312481%3B%26%2312517%3B%26%2312540%3B%26%2312488%3B%2

Documents

エンベデッド デザイン チュートリアル - Xilinx...Zynq‐7000 AP SoC : エンベデッド デザイン チュートリアル 5 UG1165 (v2015.2) 2015 年 6 月 24 日

エンベデッドデザインチュートリアル - Xilinx...Zynq‐7000 AP SoC : エンベデッドデザインチュートリアル 5 UG1165 (v2015.2) 2015 年 6 月 24 日