Experiencia 2 Microelectronica

7/31/2019 Experiencia 2 Microelectronica

1/24

Laboratorio de Microelectrnica

EE425-M Pgina 1

UNIVERSIDAD NACIONAL DE INGENIERA

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

EXPERIENCIA N 2

TEMA: DISEO DE UN AMPLIFICADOR OPERACIONAL CON

TRANSISTORES MOSCURSO : MICROELECTRNICA (EE425-M)

PROFESOR : Ing. JUAN TISZA CONTRERAS

ALUMNO : DAZ AROCUTIPA LUIS ALBERTO

CDIGO : 20051044J

HORARIO : Jueves 19:00-21:00 horas

FECHA DE PRESENTACIN : 09/ 06/2011

PERIODO ACADMICO: 2011-I


2/24


EE425-M Pgina 2

EXPERIENCIA N 2

DISEO DE UN AMPLIFICADOR OPERACIONAL CON TRANSISTORESMOS

I.CARACTERSTICAS PRINCIPALES DE UN OP-AMP

El Amplificador Operacional ideal:

Un amplificador operacional ideal es aquel que tiene una ganancia de tensin diferencialinfinita, resistencia de entrada infinita y resistencia de salida nula. Puesto que como se ha dichostas son las caractersticas ideales, en la realidad no se pueden conseguir estas trescaractersticas, por lo que, lo que se hace es buscar valores aproximados. En la mayora de lasaplicaciones, en las que se usan unbuffered CMOS opamps, una ganancia en lazo abierto de2000 o ms suele ser suficiente. En la siguiente figura se muestra el smbolo usado pararepresentar un amplificador operacional.

Tal como se ha indicado en la figura, y para un caso no ideal, la tensin de salida se puedeexpresar como sigue: vout = Av(v1v2)

Donde el smbolo Av se usa para designar la ganancia de tensin diferencial de bucle abierto,v1 y v2 son las tensiones aplicadas al terminal de entrada no inversor e inversor,respectivamente. Aunque en el smbolo de la Figura no se muestran las conexiones dealimentacin Vdd y Vss, el diseador debe siempre recordar que son partes integradas de un

opamp.

Cuando la ganancia del opamp es suficientemente grande, el puerto de entrada del opamp seconvierte en un puerto nulo al aplicarle una realimentacin negativa. Esto quiere decir que, enlos terminales de entrada el voltaje entre ellos es prcticamente cero. Se puede expresartambin del siguiente modo, si definimos:

vi = v1v2 , entonces: vi = 0

Este concepto hace que el anlisis de circuitos con amplificadores operacionales enrealimentacin negativa sea muy simple. Cuando alguno de los dos terminales de entrada est

conectado a tierra, se conoce este efecto como tierra virtual. En los amplificadoresoperacionales se cumple adems que : I1 =I2=0


3/24


EE425-M Pgina 3

Caracterizacin de los amplificadores operacionales

De las tres caractersticas ideales de un amplificador operacional, los opams reales slo seacercan a la ganancia infinita de tensin. A continuacin se van a describir algunas de lascaractersticas no ideales de un Amplificador Operacional. Algunas de estas caractersticas no

ideales se han mostrado en la figura siguiente.

La razn de rechazo del modo comn (CMRR) se modela con la fuente controlada por tensinindicada como v1/CMRR. Esta fuente modela aproximadamente los efectos de la seal deentrada de modo comn en un amplificador operacional. Por definicin, el CMRR es unacaracterstica no lineal del amplificador operacional que mide la capacidad del amplificadorpara rechazar las tensiones que estn simultamente presentes en ambas entradas (seales enmodo comn). Las fuentes designadas como en2 e in2,modelan el ruido del opamp. Estas dosson fuentes ruido-tensin rms y ruido-corriente rms, medidas en voltios de mnimos cuadradosy amperios de mnimos cuadrados, respectivamente. Estas dos fuentes de ruido no tienenpolaridad y se asume que sern aadidas siempre.

No todas las caractersticas no ideales del amplificador se han mostrado en la Figura, pero dadola importancia de stas se van a ver a continuacin. Es importante conocer que la tensin desalida de un opamp en el dominio de la frecuencia, viene dada por la siguiente expresin:

donde Av es la respuesta en frecuencia debido a la tensin diferencial y Acm es la respuesta enfrecuencia debida al modo comn. Una forma tpica de expresar la respuesta diferencial enfrecuencia es la siguiente:


4/24


EE425-M Pgina 4

donde p1 , p2 , p3 son los polos de la funcin de transferencia en bucle abierto del

amplificador operacional y Av0 es la ganancia en DC. En general, un polo se puede expresar enfuncin de la frecuencia como: pi = - wi , donde wi es la frecuencia del polo.

En la Figura se muestra una respuesta en frecuencia tpica de la magnitud de Av(s). En el caso

mostrado en la figura se puede observar que la frecuencia w1 es mucho ms pequea que elresto de frecuencias de corte; w1 se conoce en este caso como el polo dominante de la respuestaen frecuencia. La frecuencia en la que la pendiente de -6dB/oct., desde el polo dominante,intercepta con el eje de 0dB se designa como en ancho de banda de ganancia unidad, abreviadousualmente como GB, del amplificador operacional. Incluso si los prximos polos de ordenmayor son menores que el GB, se continuar usando la definicin de ancho de banda deganancia unidad que se ha definido anteriormente.

Existen adems otras caractersticas importantes del amplificador operacional debidas a las nolinealidades, y que no han sido mostradas en la figura . Estas caractersticas son: la razn derechazo de la tensin de alimentacin (PSRR), el rango de entrada del modo comn (ICMR), el

tiempo de establecimiento y el slew-rate.

Las caractersticas del amplificador operacional debidas a las no linealidades, nombradas en elprrafo anterior, pueden ser definidas como sigue:

Razn de rechazo de la tensin de alimentacin (PSRR):

Cociente entre la magnitud de la ganancia de tensin diferencial y la funcin de transferenciaentre la tensin de alimentacin y la salida (es decir, las variaciones de tensin a la salidadebidas a los cambios de la tensin de alimentacin). Existe PSRR- y PSRR+, segn se mida lavariacin de la salida debida a variaciones de Vss o Vdd, respectivamente. Esta definicin delPSRR no es nica, ya que tambin se puede encontrar definido como sigue en las siguientesexpresiones:


5/24


EE425-M Pgina 5

Rango de entrada en modo comn (ICMR): Es el rango de tensiones entre el cual puedevariar la seal de entrada de modo comn.

Slew-rate: La limitacin por saturacin de la etapa diferencial de entrada, junto con lacompensacin tpica por polo dominante de los amplificadores operacionales, se produce un

lmite mximo de la pendiente con la que puede cambiar la tensin de salida. A esta limitacinse denomina limite de la pendiente de salida (o Slew Rate SR).

Medida que expresa la rapidez con la que se responde a la salida de un amplificador ante unavariacin de tensin brusca en la entrada. El slew-rate est determinado, generalmente, por lacorriente mxima capaz de cargar o descargar una capacidad que se encontrase a la salida delamplificador.La limitacin de Slew Rate afecta especialmente en dos tipos de respuesta:

Tiempo de establecimiento: tiempo necesario para que la salida del amplificador alcanceun determinado valor final ante una excitacin a la entrada del amplificador.

Tensin mxima de salida (Output Voltaje Swing): La tensin mxima que puedeestablecer un amplificador operacional en su salida est limitada por las tensiones dealimentacin (VDD y VSS), as como el rango de tensin necesaria para polarizar loselementos de polarizacin de la etapa de salida. Se denomina tensin de saturacin de salida ala tensin mxima (Vsat+) y mnima (Vsat-) que la salida del amplificador operacional puedealcanzar. Esta suele ser de 0.5V a 2 V por debajo de la tensin de alimentacin.


6/24


EE425-M Pgina 6

II.ANLISIS TERICO

Los datos de diseo proporcionados son los siguientes:

Usar la siguiente tabla de datos referenciales:

Para el diseo se tomar como referencia el libro: CMOS Analog circuit design, Phillip E.

Allen & Douglas Holberg. Donde en el captulo 6 se da la base terica para el diseo de unOPAMP en base a transistores MOS.

Para el diseo son necesarias las siguientes ecuaciones pertinentes:

L

IoutSlew Rate

C

1 6 8

3

( )

2

m m m

m L

g g gGB

g C

1 6 8

32

m m mV II

m

g g gA Rg

1/2

53 1

3

(max) max minin DD T T

IV V V V

1/2

51

1

(min) minin SS DD T I

V V V V

El circuito que se tomara como base es:


7/24


EE425-M Pgina 7

OPAMP con salida tipo CASCODE

Se puede apreciar que en este OPAMP, la ganancia de la primera etapa se ha reducido medianteel uso de cargas activas M3 y M4. En el circuito la mayor parte de la ganancia se obtiene en laetapa de salida. La ganancia general de la etapa de entrada es:

2 4 1 3/ /

VI m m m mA g g g g

La ganancia de la segunda etapa es:

6 8

2

m m

VII II

g g

A R , donde IIR es:

7 7 6 12 12 11( ) ( )II m ds ds m ds dsR g r r g r r

En la ecuacin de VIIA se asume que la relacin W/L de M4-M6 y M3-M8 son iguales. Masganancia puede ser obtenida haciendo estas relaciones W/L mayores que la unidad. De hecho

esta relacin es parte de la transconductancia de la primera etapa1m

g y tambin dara lugar a

una mayor GB.


8/24


EE425-M Pgina 8

DISEO:

Para ilustrar el procedimiento los pasos realizados son enumerados:

1. El primer paso es encontrar la mxima corriente sin/source k I I , esta se encuentra de:

sin/ 50 (5 / ) 250source k LI I C SlewRate pF V uS uA

2. A continuacin, algunas restricciones de W/L basadas en la mxima corriente

sin/source k I I de salida, son desarrolladas. Bajo condiciones dinmicas toda la 5I fluir en

M4(o M3), por lo tanto podemos escribir:

6 4 5 8 3 5. ( ) ( / ) y . (sin ) ( / )out out Max I source S S I Max I k S S I

La mxima disminucin de corriente a la salida es igual al mximo abastecimiento de corrientea la salida si:

3 4 6 8 10 11, yS S S S S S

3. Elijo 5I como 100 uA, recordar que este valor siempre se puede cambiar mas adelante si es

deseable. Esta corriente da:

6 4 8 32.5 y 2.5S S S S

Notar que S8 podra igualar a S4 si 11 102.5S S . Esto reducira al mnimo la disipacin de

potencia en el sacrificio de desequilibrar la etapa de entrada, porque 4 32.5S S

4. A continuacin, el diseo para 1.5V output swing. vamos a suponer que la salida de 250uA en los valores mximos de salida. Consideremos primero la mxima salida negativa. . Puesto

que hay una diferencia de 1V entre SSV y la salida mnima, que

11 12( ) ( ) 0.5DS DSV sat V sat V . Bajo el pico negativo mximo suponer que

12 11 250I I uA , por lo tanto

11 12

2

11 12 11

2 2 5000.5

' ' (110 / )N N

I I uA

K S K S uA V S

Lo que da 11 12 18.2S S y 10 9 18.2S S . Utilizando el mismo enfoque para el pico da

positivo

6 7

2

6 7 6

2 2 5000.5 ' ' (50 / )

P P

I I uA

K S K S uA V S


9/24


EE425-M Pgina 9

Lo que da 6 7 40S S y 3 4 16S S .

5. A continuacin, los valores de R1 y R2 sern diseados. Estas resistencias determinan elvoltaje de polarizacin aplicadas a las puertas de M12 y M7. Primero considero R1, asumo quela corriente que pasa a travs de R1 es 250 uA.

121

( )2

250

DSV sat R KuA

R2 est diseado de una manera similar y tambin es igual a 2K

6. Ahora debemos considerar la posibilidad de conflicto entre las especificaciones. Por ejemplo,el ICMR se tiene influencia sobre S3, que ya ha sido diseado como 25. Un valor ms grande deS3 le dar un valor ms alto de Vin(max) para que podamos seguir utilizando S3, lo que da

340S . Asumiendo un 22.47 / OXC fF um da el polo de la primera etapa de

3 3 933

3 8 3 3 8 8

2 '33.15 10 /

(0.667)( )

Pm

gs gs OX

K S Igp rad s

C C W L W L C

que es mucho mayor que 10 GB.

7. A continuacin, buscamos 1 2( )m mg g . Hay 2 caminos para calcular 1mg la primera es de la

especificacin de VA

1 4 6 8( / 2 )( )V m m m m II A g g g g kR

Donde K es la relacin de S6 a S4(o S8 a S3) . Clculo las transconductancias diferentes quetenemos

4

6 7 8

11 12

6 7

282.4

707

707

0.16

m

m m m

m m

ds d

g uS

g g g uS

g g uS

r r M

y 11 12 0.2ds dr r M

Suponiendo que la ganancia Av debe ser mayor que 5000 y K=2.5 da 1 72.43mg uS.

El segundo mtodo de bsqueda de1mg es de las especificaciones GB. Multiplicar la ganancia

por el polo dominante (1/ )II IIC R da:

1 6 8

4

( )

2

m m m

m L

g g g k GB

g C

Asumiendo que 10LC pF y usando las especificaciones GB da 1 251mg uS


10/24


EE425-M Pgina 10

Dado que este mayor que 72.43uS , elegimos 1 2 251m mg g uS . Sabiendo 5I da

1 2 11.45 12S S

8. El siguiente paso es comprobar que S1 y S2 son lo suficientemente grandes para cumplir con

la especificacin de -1V ICMR. Obtenemos un valor para DSSV que es 0.5248 V. Esto da5

6.6 7S . La ganancia es 6.925 /VA V V y 10GB MHz para 10 pF de carga.

9. Por ltimo, tenemos que disear el valor de Vbias, que se puede hacer con los valores de S5 yI5 conocidos. Sin embargo, M5 suele ser polarizada de una fuente de corriente que fluye en undiodo MOS en paralelo con la puerta-fuente de M5. El valor de la fuente de corriente encomparacin con I5 definira el W / L del diodo MOS. S13 se encuentra desde

13

13 5

5

1258.75

100

I uAS S

I uA

A continuacin se resumen los valores de W / L que el resultado de este procedimiento dediseo. La disipacin de potencia para este diseo se ve que es 2 mW.

1 2

3 4

5

6 7 8 14 15

9 10 11 12

13

12

16

7

40

18.2

8.75

S S

S S

S

S S S S S

S S S S

S


11/24


EE425-M Pgina 11

III.SIMULACIN

* Debido a que se tienen las relaciones W/L de los transistores MOS, donde L=1 um. Seemplear el DSCH 2 para el diseo.

Graficando el esquema en el entorno DSCH 2

Donde los valores de W y L pueden ser ingresados individualmente para cada transistor MOS


12/24


EE425-M Pgina 12

Luego de ello se procede a realizar hace el archivo VERILOG:

Y el archivo VERILOG obtenido es:

Ahora IMPORTAMOS este archivo desde el entorno MICROWIND y compilamos el archivo

VERILOG:


13/24


EE425-M Pgina 13

EL LAYOUT OBTENIDO ES EL SIGUIENTE:

CONTINUACION DEL LAYOUT:


14/24


EE425-M Pgina 14

FINAL DEL LAYOUT:


15/24


EE425-M Pgina 15

* Ahora para comprobar el funcionamiento del OPAMP con transistores MOS diseado seemplea una herramienta SPICE, se usa el PSPICE A/D de ORCAD V10.5.

Se escribe el archivo NETLIST que caracteriza al circuito con sus respectivos NODOS:


16/24


EE425-M Pgina 16

Descripcin del circuito anterior en SPICE

AL MOMENTO DE SIMULAR PUEDO REALIZAR 3 TIPOS DE ANLISIS:


17/24


EE425-M Pgina 17

HACIENDO UN ANLISIS AC DEL CIRCUITO:

GANANCIA Y FASE:


18/24


EE425-M Pgina 18

HACIENDO UN ANLISIS TRANSITORIO:


19/24


EE425-M Pgina 19

HACIENDO UN ANLISIS DE LA POTENCIA:


20/24


EE425-M Pgina 20

AHORA SE PROBARA EL DISEO DEL OPAMP, CON REALIMENTACIN:

*Para ello se realizara un Amplificador NO Inversor:

El esquema a realizar es el siguiente:

El esquema completo es:


21/24


EE425-M Pgina 21

Haciendo la descripcin del circuito en SPICE:

4 501 1 1 6

3 10

Rf R KAv

Ri R K

0.1 (2 60 )

6 0.6 (2 60 )

Vin sen t

Vout Vin sen t


22/24


EE425-M Pgina 22

Simulando el circuito:

EN SATURACIN:


23/24


EE425-M Pgina 23

CON GANANCIA UNITARIA:


24/24


AHORA CON UNA ENTRADA DE 10 MHZ:

AHORA CON UNA ENTRADA DE 100 MHZ:

Documents

Experiencia 2 Microelectronica