ETAPE FP4B : ETUDE DE LA GENERATION DES SIGNAUX III

BAC 2007 CONSTRUCTION ELECTRONIQUE FP4B : GENERATION DES SIGNAUX D’ECHANTILLONNAGE ET DE COMMANDE DE LECTURE CORRIGE PAGE 1

ETAPE FP4B : ETUDE DE LA GENERATION DES SIGNAUX D’ECHANTILLONNAGE ET DE COMMANDE DE LECTURE

Durée : 18H max. Avertissement : Ce document comporte les réponses du corrigé officiel. Il est fourni pour améliorer la compréhension du fonctionnement de l’objet technique et faciliter vos révisions pour l’épreuve de construction électronique. Vous ne devez en aucun cas le recopier pour constituer votre dossier de synthèse personnel.

I. Énoncé du problème Le choix du fabricant concernant les structures réalisant les fonctions FS43 et FS44 s'avère peu judicieux de nos jours. Elles sont constituées d'un ensemble de 7 circuits intégrés qui entraîne un encombrement élevé sur la carte électronique : Cet encombrement se traduit par un surcoût lors de la fabrication de cette carte. Dans un souci de réduction des coûts, il est nécessaire de remplacer les structures existantes par une structure moins encombrante.

II. Cahier des charges Le choix du composant remplaçant les fonctions FS43 et FS44 devra se faire en respectant des critères précis. Le composant choisi devra :

- être capable de reproduire les structures existantes, - être capable de traiter simultanément tous les signaux d'entrée et de sortie de FS43 et FS44, - être compatible avec les tensions d'alimentation de la carte messages vocaux.

III. Activité A : étude structurelle de FS43 : "Génération du signal d'échantillonnage"

1) identifier la fonction FS43 en l'encadrant sur le schéma ci-contre.

Voir schéma structurel de FS43 et FS44 originales avec identification des fonctions.

2) donner rôle du composant U1, vérifier que sa fréquence maximale de fonctionnement est

compatible avec celle du signal d'entrée.

U1 (4040) : compteur binaire 12 bits, utilisé en diviseur de fréquence. Doc. constructeur : Fmax = 30MHz pour Vcc = 4,5V.

3) mettre en équation les signaux F_16K, F_22K et F en fonction de [Q8 – Q0] et CHOIX_F,

F_CHOIXK22_FF_CHOIXK16_FF

0Q1Q3Q5Q6Q8QK22_F2Q4Q5Q6Q7Q8QK16_F

•+•=

•••••=•••••=

4) donner le rôle de la structure réalisée par U7:A et caractéristique de F_DIV2, U7A : bascule D flip-flop câblé en diviseur de fréquence par 2 pour obtenir un rapport cyclique de 0,5. La fréquence du signal F_DIV2 est F/2.

5) mettre en équation le signal F_ECHAN en fonction de F_DIV2 et FIN_MES, F_ECHAN = F_DIV2+FIN_MES

6) calculer les coefficients diviseurs de fréquence, Pour F_16K : le compteur est remis à 0 lorsque [Q8-Q0] atteint [111110100], ce qui correspond à une division de fréquence par 500. Pour F_22K : le compteur est remis à 0 lorsque [Q8-Q0] atteint [101101011], ce qui correspond à une division de fréquence par 363.


7) déterminer la fréquence des signaux F_16K, F_22K, puis de F, F_DIV2 et F_ECHAN pour les 2 états possibles de CHOIX_F (en considérant FIN_MES = "0").

La fréquence de F_16K est : F_8MEG/500 = 16000Hz. La fréquence de F_22K est : F_8MEG/363 = 22039Hz. Pour CHOIX_F=0 : F=F_16K=16000Hz, F_DIV2=F/2=8000Hz � F_ECHAN=8000Hz. Pour CHOIX_F=1 : F=F_22K=22039Hz, F_DIV2=F/2=11020Hz � F_ECHAN=11020Hz.

IV. Activité B : étude structurelle de FS44 : "Génération du signal de commande de lecture"

8) Identifier la fonction FS44 en l'encadrant sur le schéma ci-dessus.

Voir schéma structurel de FS43 et FS44 originales avec identification des fonctions.

9) Mettre en équation le signal /LECT en fonction de LECT_MES, LECT_MAN et RESET.

( ) RESETMAN_LECTMES_LECTLECT •+=

V. Activité C : recherche d'une solution technologique

10) à l'aide des documents constructeur fournis, choisir un composant capable de réaliser les fonctions FS43 et FS44 parmi les composants suivants : GAL16V8, GAL20V8, PAL20R8, GAL22LV10, GAL22V10, GAL26V12 dans le respect du cahier des charges.

PAL16R8 : pas assez d’entrées et pas de possibilités de logique combinatoire en sortie GAL16V8 : pas assez d’entrées/sorties. GAL22LV10 : boîtier non compatible avec notre programmateur (boîtier DIP seulement). GAL26V12 : Possible, mais composant trop encombrant,performant et prix élevé. GAL22V10 : Possible, mais composant trop performant et prix élevé. Le bon choix est donc le GAL20V8 qui est le meilleur compromis, possibilité, prix, encombrement en boîtier DIP. Cependant pour la suite de l’étude, on prendra un GAL22V10.

11) Écrire le fichier ABEL permettant de générer le fichier de programmation JEDEC, en respectant le brochage donné sur le schéma structurel modifié de FS43 et FS44. Pour la programmation du composant, suivre la procédure du TP d’initiation à la programmation ABEL

Voir le fichier FS43_44.abl à ouvrir avec le bloc note de Windows® MODULE FS43_44 // entrées clock, Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8, CHOIX_F, FIN_MES, LECT_MES, LECT_MAN, RESETBAR pin 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 13, 14, 15, 16; // sorties F, F_16K, F_22K, F_DIV2, F_ECHAN, LECTBAR pin 23, 22, 21, 20, 19, 17; F, F_16K, F_22K, F_ECHAN, LECTBAR ISTYPE'com'; F_DIV2 ISTYPE'reg_D'; EQUATIONS F_16K = Q8 & Q7 & Q6 & Q5 & Q4 & Q2; F_22K = Q8 & Q6 & Q5 & Q3 & Q1 & Q0; F = F_16K & !CHOIX_F # F_22K & CHOIX_F; F_DIV2.CLK = clock; // l’entrée d’horloge de la bascule qui génère F_DIV2 est reliée au signal clock qui est forcément sur la broche 1 pour le 22V10 F_DIV2.D = !F_DIV2.Q; // l’entrée D de la bascule qui génère F_DIV2 est reliée à la sortie /Q de cette même bascule. F_ECHAN = F_DIV2.Q # FIN_MES; LECTBAR = !((LECT_MES # LECT_MAN) & RESETBAR); END


12) Valider le composant ainsi créé avec une simulation numérique du schéma complet de FS43 et FS44 (le compteur U1 et votre composant). Le fichier de commande permettant la simulation devra permettre :

la génération des signaux d’entrée F_8MHZ (signal rectangulaire de rapport cyclique 50% et de fréquence 8 MHz), CHOIX_F (à ‘0’ pendant 500µs puis à ‘1’), FIN_MES (à ‘0’ pendant 1ms puis à ‘1’), LECT_MES (à 1 pendant 500µs puis à ‘0’), LECT_MAN (à ‘0’ pendant 700µs puis à 1) et /RESET (à ‘0’ pendant 500ns puis à ‘1’).

Visualiser les signaux F_8MHZ, F_16K, F_22K, CHOIX_F, F, F_DIV2, FIN_MES, F_ECHAN, /RESET, LECT_MES, LECT_MAN, /LECT.

Lancer la simulation pendant 1,2ms. Fichier de commande : stepsize 62,5ns clock F_8MHZ 0 1 wfm CHOIX_F 0=0 500us=1 wfm FIN_MES 0=0 1ms=1 wfm LECT_MES 0=1 500us=0 wfm LECT_MAN 0=0 700us=1 wfm RESET_BAR 0=0 500us=1 wave FP4b.vcd F_8MHZ, F_16K, F_22K, CHOIX_F, F, F_DIV2, FIN_MES, F_ECHAN, RESET_BAR, LECT_MES, LECT_MAN, LECT_BAR L F H F_DIV2 CYCLE 1 H F_DIV2 H F CYCLE 1 R F_DIV2 L F CYCLE 1 R F sim 1,2ms

13) Imprimer les chronogrammes en deux exemplaires. Coller un exemplaire dans le cadre suivant et conserver l’autre pour votre dossier de synthèse personnel. Ne pas oublier les commentaires sur les chronogrammes.

Résultats de simulation.

f=8000Hz f=11020Hz


14) Programmer le composant choisi, implanter le sur la carte messages vocaux et vérifier expérimentalement que les fonctions requises sont assurées. Pour cela, visualiser les chronogrammes de F_16K, F_22K, F, F_DIV2 et F_ECHAN pour les deux cas CHOIX_F=0 et CHOIX_F=1. Imprimer vos résultats en mode portrait en double exemplaires. Coller un exemplaire dans le cadre réservé sur les pages suivantes et conserver l’autre pour votre dossier de synthèse personnel. Faire apparaître les valeurs remarquables sur les chronogrammes.

Mode opératoire : Remarque : Pour effectuer ces mesures, les cartes « messages vocaux » et « Connectique_Afficheur » suffisent.

- Connecter la carte « messages vocaux » à la carte « Connectique_Afficheur ».

- Alimenter la carte « Connectique_Afficheur » en 5V (le 24V est inutile si le lecteur

n’est pas connecté).

- Connecter un oscilloscope sur l’un des points tests

- Régler l’oscilloscope avec un calibre en tension de 1V / carreau et une base de

temps de 10µs / carreau (25µs / carreau si besoin).

- Appuyer sur le bouton poussoir pour lancer le message.

- Appuyer sur la touche STOP de l’oscilloscope avant la fin du message ou (mieux)

régler ce dernier en mode monocoup avec un déclenchement sur front montant du

signal à visualiser et un LEVEL à 2,5V (la moitié de l’amplitude maximale).

Oscillogramme de F_16K pour CHOIX_F=0



Oscillogramme de F pour CHOIX_F=0


Oscillogramme de F_DIV2 pour CHOIX_F=0

Oscillogramme de F_ECHAN pour CHOIX_F=0





Oscillogramme de F pour CHOIX_F=1

Oscillogramme de F_DIV2 pour CHOIX_F=1


Oscillogramme de F_ECHAN pour CHOIX_F=1

15) Interpréter les résultats obtenus et conclusion. - On obtient bien une fréquence de 8 kHz sur F_ECHAN lorsque CHOIX_F=0. - On obtient bien une fréquence de 11,02 kHz sur F_ECHAN lorsque CHOIX_F=1 - On obtient également sur F_DIV2 un signal de dont la fréquence est la moitié de

celle du signal F et son rapport cyclique est de 50%.

Lorsque F=0 (division de fréquence par 500) : - On obtient sur F_16K un signal de fréquence 16 kHz (8MHz/500). - Sur F_22K, on obtient un signal qui n’est pas de 22kHz. Ceci s’explique par le

fait que la combinaison Q0=Q1=Q3=Q5=Q6=Q8=1 (les autres sorties Q sont indifférentes) se produit plusieurs fois avant que le compteur n’atteigne la valeur 500 (valeur qui provoque la remise à 0 du compteur). Il y a 6 impulsions pour une période de F_22K.

Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 Valeur 1 0 1 1 0 1 0 1 1 363 1 0 1 1 0 1 1 1 1 367 1 0 1 1 1 1 0 1 1 379 1 0 1 1 1 1 1 1 1 383 1 1 1 1 0 1 0 1 1 491 1 1 1 1 0 1 1 1 1 495 1 1 1 1 1 1 0 1 1 507 1 1 1 1 1 1 1 1 1 511

Lorsque F=1 (division de fréquence par 363) : - On obtient sur F_22K un signal de fréquence 22,039 kHz (8MHz/363). - Sur F_16K, on obtient un signal qui est toujours à 0. Ceci s’explique par le fait

que la combinaison 500 en sortie du compteur n’est jamais atteinte.

VI. Éléments attendus dans le dossier de synthèse élève Activité A :

- Schéma structurel original avec identification de FS43, - rôle de U1, fréquence max. de fonctionnement, - équations logiques des signaux F_16K, F_22K, F et F_ECHAN, - rôle de la structure réalisée par U7:A et caractéristique de F_DIV2, - calcul des coefficients diviseurs de fréquence, - calcul des fréquences de signaux F_16K, F_22K, F, F_DIV2 et F_ECHAN pour

les 2 états possibles de CHOIX_F. Activité B :

- Schéma structurel original avec identification de FS44, - équation logique du signal /LECT.

Activité C : - Justification du choix du composant réalisant FS43 et FS44, - fichier ABEL permettant de générer le fichier de programmation JEDEC, - compte-rendu de la validation du composant par simulation numérique, - compte-rendu de la validation expérimentale du composant, avec relevés des

signaux F_16K, F_22K, F, F_DIV2 et F_ECHAN pour les 2 états possibles de CHOIX_F.

Documents

ETAPE FP4B : ETUDE DE LA GENERATION DES SIGNAUX III