Embed Size (px)
Citation preview
高周波デザイナーの為のVCO/PLL周波数シンセサイザ設計/評価手法アプリケーション・ノート 1330-1
1
＊はじめに
各国の携帯電話などに代表される移動体無線通信技術の発展に伴い、周波数使用効率の改善やマイクロ波帯の使用、通信品質ならびにデータ転送速度の向上などを目的とし新たな通信方式が開発、規格化されるとともに、機器の小型軽量化、低消費電力化が求められています。この為に通信機器回路の設計開発技術は年々複雑さを増す傾向にあり、そのローカル信号源であるPLL周波数シンセサイザの性能向上も大きな課題の一つです。
例えばPLL周波数シンセサイザの位相雑音特性やスプリアス特性、周波数トランジェント特性は、通信システムの隣接チャンネル漏洩電力、ビットエラーレート、キャリア信号の周波数セトリング時間などに影響を及ぼしシステムの通信品質を左右するため高品質高性能なPLL周波数シンセサイザの設計開発が必要になっています。
PLL周波数シンセサイザは、キャリア周波数信号を生成するVCO、VCOの周波数を制御するPLL-IC、PLLの基準信号源となるTCXOと、これらの特性を考慮して設計されたループフィルタから成りローカル信号源の性能はこれらの各コンポーネントの特性に大きく依存します。（図1参照）そのため、図2に示す通りPLL周波数シンセサイザの標準的な設計フローにおいては、まずVCO単体での基本性能を評価した上でPLLを設計評価する必要があります。本アプリケーションノートでは、PLL周波数シンセサイザの構成要素であるVCOの特性評価方法並びにループフィルタ設計時における動的なループ特性評価方法の問題点を列記すると共に12.6GHzまで測定可能なAgilent 4352SVCO/PLLシグナルテストシステムでの解決手法についてご紹介いたします。
図1 PLL周波数シンセサイザの基本ブロック図 図2 PLL周波数シンセサイザの設計フロー
2
1．VCOの特性評価項目と従来の評価方法での課題
近年、規格化または実用化されている移動体無線通信機器の送受信周波数は1GHzを越えておりローカル信号源の発振周波数も高周波化が要求されています。通信システムの変調方式としてデジタル変調が広く採用された事により、低消費電力でありながら雑音特性に優れた、より高純度な信号の生成がローカル信号源に求められています。
1-1．VCOの特性評価項目
ローカル信号源に使用されているVCO自身の雑音特性や高調波特性は、ローカル信号源の雑音特性や高調波特性に直接影響を及ぼします。そのためVCO設計評価段階においては、
1）発振周波数［Hz］
2）発振電力レベル［dBm］
3）位相雑音［dBc/Hz］
4）残留FM［Hzrms］
5）高調波レベル［dBc］
6）駆動消費電流［mA］
7）チューニング感度［Hz/V］
8）高調波・スプリアス［dBm］
9）周波数Pushing［Hz/V］および周波数Pulling［Hzp-p］
などの多岐にわたる特性評価が不可欠となります。これらの特性評価を行うためには、VCO駆動電源、DCコントロール（チューニング）電圧源、スペクトラムアナライザなど９種類以上の測定器を準備する必要があります。また、それらをコントロールして測定結果を解析するためにコントローラや制御/解析プログラムが必要になります。たとえば、VCOはコントロール端子に印加するDC電圧で発振周波数を制御しているため、その基本性能としてDCコントロール電圧対出力周波数特性（F-V特性）を評価しなければなりません。そのためには、DC電圧源を用いてDCコントロール電圧を制御しながら出力周波数を周波数カウンタで測定し、その結果をグラフで表示するプログラムが必要です。また、出力周波数特性の微分値となるコントロール（チューニング）電圧の変化に対する発振周波数の変化率（チューニング感度特性）は、PLL設計時のループ利得特性に影響するので、このグラフの表示も必要です。また、発振電力の絶対レベルは主にVCOの駆動電圧に依存しますが、発振可能な周波数全域においてそのレベルが一定に保たれていることが望ましく、DCコントロール電圧に対する発振電力レベルの特性の評価が重要と
なります。そのためには、DC電圧を制御しながら発振電力レベルを測定し、その結果をグラフ表示するプログラムも必要です。
このように、9種類以上の測定器を準備し制御/解析プログラムを作成するためには、多大な労力とコストが必要となります。
1-2．コントロール電圧源の雑音特性によるVCOへの影響
汎用のDC電源をVCOのDCコントロール（制御）電圧源として使用すると、その雑音成分が大きいためVCO本来の位相雑音特性が劣化します。そのため、位相雑音測定結果は図3のようになり、本来の特性が見られなくなります。このノイズを減衰させる為には、VCOのDC制御電圧入力端子部にカットオフ周波数の低い、ノイズ除去フィルタ（ローパス・フィルタ）を挿入する必要があります。この場合、カットオフ周波数の低いフィルタほど、時定数が長くなり、コントロール電圧を変更する際に、周波数や出力レベルが安定するまで待たなければなりません。その結果、測定時間が延びてしまい温度や湿度の変化や外来雑音の影響で、キャリア周波数が変動しやすくなり正しい評価が行えなくなります。
図3 コントロール電圧源のノイズが測定に及ぼす影響
3
1-3．VCOの発振周波数安定度と位相雑音特性評価
位相雑音はランダムノイズであり、その特性上、ある一定時間内の“オフセット周波数点における電力スペクトラム密度”の“キャリア信号レベル”に対する比として表現されます。そのため再現性のある測定結果を得るためには、平均化（アベレージング）処理が不可欠となります（図4参照）。
しかし、スペクトラムアナライザなどを用いて位相雑音測定を行う場合、VCOの発振周波数はわずかな熱変動や振動によっても大きく変化するため、長時間のアベレージングはVCOのキャリア周波数が変動している状態で測定している場合があり、それに伴うオフセット周波数の変動が測定誤差の原因となっていました（図5参照）。故に、信頼性のある測定結果を得るためには、常に一定のオフセット周波数で測定する必要があります。
また、現在の移動体通信周波数帯の過密化により、本来周波数変動の大きいVCOでもキャリア信号の発振周波数そのものを任意の周波数に固定し位相雑音測定/評価をしたいとの要求が高まっています。その際、周波数カウンタで発振周波数をモニタ－しながらコントロール電圧を調整するための煩雑なプログラムの開発が要求され、効率よい評価が行えませんでした。
1-4．被測定デバイスの測定位相雑音と測定系自身の位相雑音
位相雑音の測定において、測定系自身の位相雑音の仕様は被測定デバイスのそれよりも充分優れたものでなければなりません。測定系の雑音フロアより低い位相雑音は測定できないのは当然ですが、被測定物の位相雑音が測定系の雑音フロアよりも高い場合でも、その雑音レベルが近づくほどその測定確度が悪くなり被測定物の実力が直読できなくなります。たとえば、PLL周波数シンセサイザに組み上げた時にVCOの位相雑音が所望のパフォーマンスを達成しているにもかかわらず、測定系の位相雑音が高いために、雑音除去のための無駄な労力時間を費やすことにもなりかねないので、測定系の位相雑音の充分な検討が必要です。
1-5．最終製品の位相雑音および位相ジッタの仕様
近年の移動体通信では周波数帯域の使用効率を高める為にデジタル変調方式やビットエラー低減のための様々な手法が使用されています。例えば送受信信号の純度を表現する隣接チャネル漏洩電力比（ACPR：Adjacen tChannel Power Ratio）にはデジタル信号による歪や雑音だけでなく位相雑音も含まれています。その為に位相雑音低減の要求が高まっていますが特定周波数範囲内の位相雑音パワーのみを測定する場合は位相雑音測定専用システムを使用するしかなく測定と解析に多くの時間とコストが必要でした。（図6はAgilent Technologies E4406Aベクトル・シグナル・アナライザによるPDC変調の隣接チャネル漏洩電力比測定例です。）
図4 アベレージングなしの位相雑音測定
図5 キャリアドリフトが位相雑音に及ぼす影響
4
また、デジタル通信システムだけでなくレーダー、レーザー測長器、A-D/D-A変換器などの評価においては波長やクロック周波数の位相ジッタ測定が重視されています。これは位相ジッタが大きくなることで送受信のタイミングエラーや不規則なサンプリングにより距離や量子化の誤差並びにビットエラー等が生じるからです。位相ジッタは残留位相変調と等価であり位相雑音で決定されます。位相雑音から位相ジッタの算出にも位相雑音専用測定システムが必要となり、その測定と解析が効率よく行えませんでした。
図6 E4406AによるACPR（隣接チャンネル漏洩電力測定例）
5
2．4352SによるVCO特性評価とその特長
2-1．4352SのVCO測定機能について
4352Sは、周波数pullingを除くほとんどのVCO評価パラメータを接続変更せずに直接測定する機能を有しています。図7に4352Sのブロック図を示します。4352Sには、VCOの駆動電源及びDCコントロール電圧源、及び以下のパラメータを測定・解析する機能が搭載されています。
1）発振周波数［Hz］
2）発振電力レベル［dBm］
3）位相雑音［dBc/Hz］
4）残留FM［Hzrms］
5）高調波レベル［dBc］
6）駆動消費電流［mA］
7）チューニング感度［Hz/V］
8）高調波・スプリアス［dBm］
9）周波数Pushing［Hz/V］
これらの機能により、今まで煩雑であったシステム構築や測定値補正並びに測定・解析プログラムの作成などから開放され設計・評価の効率を改善できます。たとえば、4352Sでは、VCOの基本性能であるRF出力パワー対DCコントロール電圧特性、RF出力周波数対DCコントロール電圧特性（F-V特性）とチューニング感度特性を容易に測定・グラフィック表示が可能です。（図8及び図9参照）
図7 4352Sシステム構成図
図8 4352SによるRF出力パワー対DCコントロール電圧特性
図9 4352Sによる出力周波数対DCコントロール電圧特性
6
また、4352Sでは、駆動電源の出力を内蔵IBASICプログラミング機能で制御することにより周波数Pushing（駆動電源の電圧変動に対する発振周波数の変動特性）の測定が可能です。図10に駆動電圧を３通りに変化させた場合のDCコントロール電圧対出力周波数特性（F-V特性）評価例を示します。
2-2．超低雑音DC電源
4352SはVCO測定用電源として、VCO駆動電源（DCPOWER、10nV/√Hz@10kHzオフセット）と超低雑音設計のVCOコントロール電圧源（DC CONTROL、1nV/√Hz@10kHzオフセット）を内蔵しており、VCO特性評価のためにDC電源やノイズ除去のためのローパス・フィルタなどを別途用意する必要はありません。これにより本来のVCOの持つ位相雑音特性を電圧変更の際の待ち時間を待つことなく、高速に測定できます。
2-3．高速SSB位相雑音測定機能と指定発振周波数での測定
従来のVCO位相雑音特性評価には前述の問題点があり、その正確かつ高速な測定が非常に困難でした。4352Sは、VCOの高速位相雑音測定を実現するために新たに開発された“キャリアロックマルチモードPLL回路”とステップFFT技術さらには超低雑音設計のDCコントロール電圧源と併用することで従来方法の問題点を解決し、VCOのSSB位相雑音特性が数十倍高速かつ簡便に評価できます。図11にキャリアロックマルチモードPLL回路のブロック図を示します。VCOからの被測定信号は、その周波数が測定されるとともに、外部信号源からのローカル信号により約24MHzのIF信号にダウンコンバートされ、“キャリアロックマルチモードPLL回路”内にて直交位相検波法により位相雑音が検出されます。この方式により、常に位相雑音検出回路がキャリア信号にロックし被測定信号のゆらぎやドリフトに追従することで、オフセット周波数の不安定要因を取り除き、短時間で再現性のよい高確度な位相雑音測定が行えます。また、外部信号源を含むすべての設定は4352Sが自動的に行うため、従来煩雑であったVCOの位相雑音測定が、オフセット周波数範囲を設定するだけで可能です。（図12参照）
図11 キャリアロックマルチモードPLLのブロック図
図10 周波数Pushing測定事例
（駆動電圧設定変更時における周波数-制御電圧特性測定例）
7
また、特定の発振周波数におけるVCO位相雑音特性評価をするために、4352Sには、自動周波数コントロール機能があります。この機能は、周波数カウンタ機能と内蔵DCコントロール（チューニング）電圧源との組み合わせによって内蔵コントロール電圧源を自動調整するもので、本来、周波数ドリフトの大きいVCOをつねに所望の発振周波数で発振させながら測定することが可能です（図13参照）
2-4．4352S自身の位相雑音特性
4352S自身の位相雑音は-157dBc/Hz（1GHｚキャリア周波数@1MHzオフセット周波数における代表値）と一般の携帯電話用VCOの位相雑音に比べて十分低く設計されています。（図14参照）ただし、測定においては外部ローカル信号源の位相雑音も含めてシステムを構築しなければなりません。これについては最終章の「最適な4352Sシステム構築のための注意点の１）4352Sのローカル信号源（標準信号発生器）の選択」を参考にして最適な信号発生器を選択してください。
図13 自動周波数コントロール機能
図12 4352SによるVCO位相雑音特性測定例
図14 Agilent Technologies 4352B内部位相雑音の代表特性
8
2-5．積分位相雑音測定機能と位相ジッタの算出
最終製品で仕様化されている隣接チャンネル漏洩電力は、一般の位相雑音の表現とは異なり、指定した周波数帯域幅内の変調信号のキャリア自身と指定されたオフセット周波数間とのパワーの比で表現されます。4352Sは位相雑音と位相雑音の指定周波数間パワーを同一画面上で表示し製品の開発・設計効率を向上します。図15は4352Sで測定した位相雑音－オフセット周波数特性のグラフで、カーソルで指定したオフセット周波数範囲（1kHz）内の位相雑音パワーの総和［dBc］を画面左下に表示しています。
尚、位相雑音はオフセット周波数軸を常用対数で表すのが一般的ですが前述の隣接チャンネル漏洩電力などはリニアスケールで表現します。4352Sも同様に位相雑音パワーを測定する場合はオフセット周波数をリニア掃引に設定します。
また、4352Sでは、位相雑音積分機能とIBASICプログラミング機能を併用することにより位相雑音特性の測定結果から位相ジッタを算出できます。以下に位相雑音特性から位相ジッタを算出する方法を示します。
4352Sで直読できる位相雑音L（f）と位相偏移のスペクトラム密度Sφ（f）は次式のような関係があります。
但し、L（f）は［dBc/Hz］、Sφは［rad2/Hz］で表現し4352S
の測定値も となります。これを仮にP［dBc］とした時に得られる位相ジッタは次のようになります。
以下のプログラムは4352Sで得た位相雑音の積分値を位相ジッタに変換し表示するサンプルプログラムです。
10ASSIGN@Agilent4352TO800
20OUTPUT@Agilent4352;“DISABASS”
30OUTPUT@Agilent4352;“INTGNOIS?”!QueryforIntegNoise
40ENTER@Agilent4352;Integ_noise !
50Phase_jitter=（2*10（̂Integ_noise/10））̂.5!IntegNoisetoPhaseJitter
60Phase_jitter_d=360/（2*PI）*Phase_jitter! indegree
70Disp_pj1$=“PhaseJitter:”
80Disp_pj2$=VAL$（DROUND（Phase_jitter,5））
90Disp_pj3$=“radrms（“
100Disp_pj4$=VAL$（DROUND（Phase_jitter_d,5））
110Disp_pj5$=“degrms）”
120DISPDisp_pj1$;Disp_pj2$;Disp_pj3$;Disp_pj4$;Disp_pj5$
130END
上記の式に基づいて4352SのIBASICプログラミングで計算し4352Sの画面上に表示します。図15の左上の数値がこのプログラムで得られた位相ジッタです。これらの機能を用い最終製品に含まれる位相雑音と最終製品で必要な各パラメータとの相関関係をいち早く見つけ改善することで最終製品の性能向上を加速しなければなりません。
∫ L(f)[dBc]BA
図15 4352Sによる位相雑音パワー測定例
L(f)[dBc/Hz]= Sφ(f)[rad2/Hz]12
Phase Jitter – ∫ Sφ(f)[rad]
= ∫ Sφ(f)[degrees]
3602
BA
BA
位相ジッタ = ∫ 2L(f)
= ∫ L(f)
= 2•10P/10[rad rms]
13A
13A
9
3．VCO評価用のその他パラメータの測定と測定上の注意点
3-1．その他のパラメータの測定
3-1-1．4352Sのその他の測定機能
4352Sは、上述したVCO測定・評価機能以外に以下のパラメータを直接測定する機能を備えています。
1）高調波レベル測定の際に、2次高調波、3次高調波を自動検出する機能を備えた最大スパン10MHzのスペクトラムアナライザ機能（ただし高調波自動検出機能周波数範囲は10MHz-3GHzで、3GHz以上では周波数の指定が必要となります。）
2）周波数ドリフト特性（ポストチューニングドリフト特性）測定機能（Ｆ－Ｖ測定モードでのゼロスパン測定機能で最長1時間、1時間以上はIBASICプログラミング機能で対応）
3）FM変調特性を測定する為の1kHz変調信号源と高確度ピークデビエーション測定機能
4）周波数Pushing測定時の周波数カウンタやスペクトラムアナライザ機能
3-1-2．4352Sと他の機器を用いた周波数pullingの測定
周波数PullingとはVCOのRF端子に接続された負荷とのインピーダンス不整合による発振周波数の変動特性です。通常は、位相シフタと約6dBの固定或いは可変の減衰器を接続し、9.5～12dB程度のリターンロス（或いは2～1.67のVSWR）を生成し且つ位相を0から2πrad（0-360deg）まで変化し発振周波数の最大値・最小値をもって周波数Pullingとします。一般的には次の測定方法のいずれかを使用します。
（1）RF出力端子と位相シフタ間に方向性ブリッジを接続し分岐した一方のRF信号の周波数を周波数カウンタ或いはスペクトラムアナライザで測定する。（図16は4352Sでの接続例です）
（2）VCOの駆動電圧端子或いはコントロール電圧端子に漏れてくるRF信号の周波数をスペクトラムアナライザや周波数カウンタで測定する。（図17を参照）
尚、周波数Pullingの測定では以下のようなことに注意してください。
1）VSWR（又はリターンロス）が設定した通りに得られているか？
通常、位相シフタは周波数や位相変化に伴って減衰量が変化する特性がある為、VCOから見た負荷全体のVSWRを実際の測定周波数に合わせてネットワークアナライザ等で事前に評価し、目的のVSWR値になるように位相シフタを調整しながらVCOを評価してください。
2）（2）の測定方法の場合（図17）は駆動電圧またはコントロール電圧端子において測定するにRF信号成分が再びVCOのDC電源に反射しての発振に影響を与えないようにするためにRF成分のみを外部に取り出し、電源のDC成分のみをVCOに印加できるようにフィルタ（或いはBiasＴ:弊社製品ではAgilent 11612A等）を使用します。さらにRF漏れ信号が微小な場合は測定可能なレベルまでRFアンプ等で増幅してください。
この場合、VCOの特徴に合わせた最適な測定手法と測定器の選択が設計・評価の段階で重要となります。
図16 周波数Pullingの測定例（1）
図17 周波数Pullingの測定例（2）
10
3-1-3．VCO評価の自動化
4352Sは周波数pullingを除く、すべての測定パラメータがケーブル接続の変更なしに測定可能です。これを利用し標準装備のIBASICプログラミング機能を用いてテストシーケンスプログラムを作成することが可能になります。図18はVCO製造ラインにおける出荷検査の例ですが、品質管理評価や機器メーカーの受け入れ検査などにも応用でき高速かつ自動化することが可能です。尚、プログラムは測定ばかりでなくハンドラ等の外部機器との通信にも対応可能です
3-2．DC電源接続の注意点（コントロール電圧端子及びケーブルの取り扱い）
前述の通り4352SのDC制御電圧源は、1nV√Hz @10kHzオフセット周波数という低雑音の為、ほとんどのVCO測定にノイズ除去フィルタは必要ありません。しかしVCOのDC制御電圧入力端子部からVCOの発振周波数成分が漏れていることがあります。この時、発振周波数付近における4352SのDCコントロール電圧源の入力インピーダンスや接続ケーブルの特性インピーダンス等との不整合によりVCOのDC制御電圧入力端子と4352SのDCコントロール電圧源の間で反射が起こり、測定デバイスの出力特性（特に周波数やRFパワー）に影響を及ぼすことがあります。このような場合は、図19のようにVCOのDC制御電圧入力端子部に発振周波数成分を減衰させるローパス・フィルタ（カットオフ周波数：100kHz～1MHz）を挿入してください。また外来雑音の影響を防ぐ為に、4352SのDCコントロール電圧源やDC駆動電圧源と被測定物との接続には同軸ケーブルを使用してください。
図18 4352SによるVCO製造ラインでの測定例
図19 VCOとHP4352BのVcontrol端子間に入れるローパスフィルタの回路例
11
4．PLLの特性評価項目と従来の評価法での課題
PLL周波数シンセサイザには、高純度な信号をフレキシブルに発振することが求められています。
その設計においてはVCO，プリスケーラ，PLL-IC，水晶振動子などの特性評価ならびにこれを考慮した最適なループフィルタの設計が重要です。さらに定常発振状態でキャリア周波数近傍の位相雑音やスプリアスレベルを低減しているかというキャリア周波数の安定度（PLLの周波数帯域幅）と高速にキャリア周波数を変更出来るかという応答性の双方の評価が重要となります。PLL周波数シンセサイザはその構造上、位相比較器からのリファレンス周波数成分の漏れ（リファレンスリーク）がVCO入力に重畳してしまいます。このため、PLLの出力にFM変調がかかりスプリアス成分が発生するため、ループフィルタの設計ではキャリア周波数近傍の位相雑音低減とスプリアス成分を抑えるという双方のバランスが要求されます。またPLLのロックアップ時間（PLL分周比変更時の周波数遷移時間）は、ループフィルタの特性に大きく影響されます。一般に、ループフィルタのカットオフ周波数を高くとると、ループフィルタの時定数は小さくPLLの応答速度が早くなりロックアップ時間は短くなりますが、リファレンスリークによるスプリアス特性は劣化します。これらPLL周波数シンセサイザの動的特性は、ループフィルタやVCO、PLL-ICなどの単体部品の性能仕様、あるいは閉ループ伝達関数などからはバラツキなどの要因で直接的に求めることは難しく、実ループ動作状態において評価・解析を何度も繰り返さなければなりません。
4-1．PLL周波数シンセサイザの測定項目
上記のとおりPLL周波数シンセサイザの安定性と応答性は相反する指標です。PLLの試作段階においては以下のパラメータの動的特性を交互に評価しながら、これらの全ての特性が要求仕様を満足するように最適なループフィルタ特性を設計する必要があります。
1）発振周波数［Hz］
2）発振電力レベル［dBm］
3）位相雑音特性［dBc/Hz］
4）リファレンスリーク（スプリアス特性）［dBc］
5）ロックアップ時間特性［sec］
6）ループ帯域幅
さらに、PLL周波数シンセサイザにはアナログ回路とデジタル回路が混在し、ともに多くの半導体素子が使用されているため、量産段階での各部品レベルでの特性とそのバラツキもその設計で考慮しなければなりません。
4-2．測定システムの被測定物への接続・設定
PLL周波数シンセサイザの性能を評価する為には、
1）ロックアップ時間測定のためのモジュレーション・ドメイン・アナライザ
2）位相雑音測定システム
3）スプリアス評価のためのスペクトラムアナライザ
4）PLL制御のためのコントローラ（コンピュータ）
など多種の測定器を必要とし、VCOのときよりもさらに計測システムが大掛かりなものとなります。ループフィルタの特性や発振周波数を変化させた場合には、各測定項目に応じて被測定物と各測定器との接続変更および測定器の設定変更を繰り返さなければならず効率的な評価が行えないという問題がありました。 また接続変更の際に、コネクタでの減衰レベル等が変化する可能性があり、その再現性の問題を解決する為に、その都度測定システム自身の評価も必要でした。これにより設計・評価の効率が低下し製品の開発期間の遅延を招く要因となっていました。
PLL周波数シンセサイザはVCO単体と違い、DC電圧ではなくPLL-ICへのデジタルコントロールによって周波数設定を行います。この場合、最終製品で使用されているコントロール回路（携帯電話内部のCPUコントローラ等）あるいは外部PCからコントロールするプログラムが必要となり、実際の評価にはそのいずれかの完成を待つ必要がありました。またPLLの設定変更終了と測定開始の同期をとる事が困難でロックアップ時間の測定に補正を加える必要がありました。
12
4-3．周波数トランジェント測定時の時間・周波数分解能
従来のPLLロックアップ時間測定（周波数トランジェント測定）は、測定器（モジュレーション・ドメイン・アナライザなど）が周波数カウンタの測定原理を応用している為に、測定周波数分解能がサンプリングレートや測定周波数に左右されていました。このため、高速な周波数トランジェント特性を捕捉する為にサンプリング間隔を短くすると、被測定周波数に見合う充分な周波数分解能が得られないという問題がありました。
5．4352SによるPLL特性評価とその特長
5-1．All in One測定システムアーキテクチャ
4352Sは、VCOの測定で紹介した多様な測定機能の他にPLL周波数シンセサイザを設定／制御する機能を携えており、ループ帯域幅測定を除くPLL評価に必要な測定が簡単に行えます。例えば、図20、図21のような高速SSB位相雑音測定並びにスペクトラム測定が測定システムの接続変更をせずに行えます。さらに、VCO測定と同様に高速位相雑音測定機能が測定・評価時間を短縮し、ループフィルタの設計効率を大幅に改善します。
5-2．IBASICプログラミング機能と24ビット デジタルI/O機能を用いたPLLコントロール
4352SをPLL周波数シンセサイザの測定に用いた場合、内蔵のIBASICプログラミング機能で簡単なプログラムを作成し24ビットデジタル I/O機能を活用することにより、外部ＰＣなしでPLLの分周比設定や測定器と被測定物とのタイミング同期を簡単にとることができます。（図22参照）もちろん従来どおり最終製品で用いるコントロール回路や外部PCを用いて同期をとることも可能です。
図20 4352SによるPLL位相雑音特性測定例
図21 4352SによるPLLスプリアス特性測定例
図22 4352SとPLL周波数シンセサイザの結線概念図
13
5-3．周波数トランジェント測定機能と特性評価例
図23に、4352Sの周波数トランジェント測定機能のブロック図を示します。4352Sは、周波数弁別器（ディスクリミネータ）による周波数－電圧変換法を用いており、全ての測定周波数範囲内で、12.5μsecの時間分解能と50Hzの周波数分解能を同時に達成する周波数トランジェント測定が可能です。（図24参照）
図23 周波数トランジェント測定機能のブロック図
図24 4352Sによる周波数トランジェント測定例
14
6．4352SでのPLLロックアップ時間測定例
この章ではPLLのロックアップ時間測定のためのシステム接続やPLLコントロールの手順および測定例についてご紹介します。
6-1．システム接続
ここでは外部PCを使わずに4352S単独でPLLをコントロールし測定する場合の接続を示します。
3-1-4．PLLの接続、設定と測定の概要
図25は4352SとPLL周波数シンセサイザの結線図と、設定から測定完了までのタイムチャートです。
一 般 に P L L 周 波 数 シンセサイザの 周 波 数 はCLOCK/LOAD/DATA信号で制御されます。4352Sでは、それらの信号線を図のように24ビットデジタルI/Oポートに結線し、内蔵のIBASICプログラミング機能を用いてPLLの周波数設定を行います。また、設定信号を送ると同時に4352S自身に測定トリガ信号を送ることができるため、4352SはPLL周波数シンセサイザの周波数の変更に同期（85μsec以内、typical）して測定することが可能です。このように、周波数トランジェント測定機能とIBASICプログラムを用いた設定変更と測定の同期処理により、PLLロックアップ時間が容易に測定できます。
3-1-5．接続の注意点
PLL周波数シンセサイザにはパラレルのデータ入力を持つタイプや省電力機能等の多機能化に対応する為の制御線が追加されたものもあります。 4352Bには汎用のD-sub/36ピンコネクタを使用した24ビットのデジタルI/Oインターフェースが標準装備されておりこれらの制御線追加にも容易に対応可能です。尚、I/OはTTLレベルで駆動するように設計されているため、被測定物がこれ以外のロジックレベルで動作する場合は被測定物との間にレベル変換器（分圧用抵抗等）を挿入する必要があります。接続は汎用のフラットケーブル或いはリード線をご用意下さい。
6-2．IBASIC機能と24ビット デジタルI/O機能を用いたPLLのコントロール
次に、PLL周波数シンセサイザのロックアップ時間を測定する上でのPLL-ICのロジック設定をIBASICプログラムで行う例を示します。
3-1-6．PLL分周比設定の概要
PLL周波数シンセサイザへの分周比送出フォーマットは、使用されるPLL-ICによりビット配列が異なりますが、4352SのIBASICプログラミング機能を用いることでそれぞれのPLL-ICに対応できます。多くのPLL-ICでは、分周比の算出にはパルススワロウ方式が用いられ、図26に示す通りリファレンスカウンタ、プログラマブルカウンタ、スワロウカウンタ、デュアル・モジュラス・プリスケーラなどが内蔵されています。
図25 PLL周波数シンセサイザとの結線図と設定／測定のタイムチャート
図26 PLL IC内部のブロック図
15
これらのPLL-ICを用いた場合、VCOからの出力周波数は以下の式によって決定されます。
Fvco=［（M×N）+A］×Fosc÷R
Fvco：VCOの発振周波数
Fosc：基準信号源の周波数
M ：プリスケーラの分周比
N ：プログラマブルカウンタの分周比
A ：スワロウカウンタの分周比
R ：リファレンスカウンタの分周比
PLL周波数シンセサイザの用途によって定義される位相比較周波数（Ref_freq）と、その基準信号源からの周波数（Fosc）はいずれも既知であるため、整数であるリファレンスカウンタへの分周比（R）は以下の式によって簡単に求められます。
R=INT（Fosc÷Ref_freq）
プログラマブルカウンタの分周比（N）とスワロウカウンタの分周比（A）は、ともに整数で常にN>Aの関係が成立していなければならず、比較分周比（Divide）はVCO発振周波数（Fvco）を位相比較周波数（Ref_freq）で割った整数値となるため、設定すべき発振周波数（Fvco）から上述した計算式を用いてNとAが算出されます。
Divide=INT（Fvco÷Ref_freq）
N=INT（Divide÷M）
A=Divide－N×M
3-1-7．分周比送出フォーマット例
通常、PLL-ICの分周比は、2進数表記の整数をシリアルデータとしてPLL-IC内のシフトレジスタに送出した後、ストローブ信号によってシフトレジスタから各カウンタにセットされます。
今回測定したPLL周波数シンセサイザの分周比送出フォーマットは、図27に示す通り定義されています。
リファレンスカウンタへの分周比か、プログラマブル／スワロウカウンタへの分周比かは、LSBにあるCNTビットによって識別されます。リファレンスカウンタへのデータのMSBにあるSWビットによって、プリスケーラの分周比として128/129か64/65のいずれかが設定されます。リファレンスカウンタは14bit（8-16383）、プログラマブルカウンタは11bit（3-2047）、スワロウカウンタは7bit（0-127）構成になっています。
3-1-8．24ビットデジタルI/Oポートからの分周比送出プログラム例
4352S IBASICプログラミング機能と24ビットデジタルI/Oポートを用いて上記のPLLの周波数を変更する例を示します。まずリアパネルの24ビットデジタルI/OポートのA0ピン（5番ピン）をデータ出力、A1ピン（6番ピン）をクロック出力、OUTPUT1ピン（3番ピン）をストローブ出力とし、GNDピン（1番ピン）をグラウンド端子に接続します。このとき、リファレンスカウンタへの分周比は以下のプログラムを用いて送出します。
180 ASSIGN @Agilent4352 TO 800
190 OUTPUT @Agilent4352;“POSL”
200 INTEGER Pll_reference（1:16）
210 Pll_reference（1）=1
220 FOR I=2 TO 15 STEP 1
230 Pll_reference（I）=BIT（Ref_divider,I-2）
240 NEXT I
250 Pll_reference（16）=1 !Prescaler=64/65
260 !
270 OUTPUT @Agilent4352;“OUT1L”
280 FOR I=16 TO 1 STEP-1
290 WRITEIO 16,0;Pll_reference（I）
300 WRITEIO 16,0;Pll_reference（I）+2
310 WRITEIO 16,0;Pll_reference（I）
320 NEXT I
330 OUTPUT @Agilent4352;“OUT1H”
340 OUTPUT @Agilent4352;“OUT1L”
190行でI/Oポートを正論理に設定します。210行でCNTビットを1に設定します。220行から240行でリファレンスカウンタの分周比を2進数表現で配列に取り込みます。280行から320行で、分周比をシリアルデータとしてA0ピンに順次送出しながら、A1ピンに0、1、0を送出することによりクロック信号を生成します。330行にてOUTPUT1ピンにストローブ信号を送出します。同様にプログラマブル／スワロウカウンタへの分周比を送出することができます。
図27 PLL ICへの分周送出フォーマット例
16
3-1-9．PLLロックアップ時間（周波数トランジェント）測定のためのプログラム
PLL周波数シンセサイザのロックアップ時間の測定には、PLLの分周比設定変更と周波数トランジェント測定開始の同期をとる必要があります。4352Sでは、IBASICプログラミング機能を用いて、測定開始トリガに同期してPLL-ICへストローブ信号を送出することが可能です。以下にPLLの周波数を周波数１から周波数２へ変更し、さらに同時に測定トリガを送るプログラム例を示します。
130 ASSIGN @Agilent4352 TO 800
160 OUTPUT @Agilent4352;“TRGOUT ON”
170 OUTPUT @Agilent4352;“OUT1ENVH”
180 OUTPUT @Agilent4352;“OUT1L”
190 GOSUB Send_pll_freq1
200 OUTPUT @Agilent4352;“OUT1H”
210 OUTPUT @Agilent4352;“OUT1L”
220 GOSUB Send_pll_freq2
230 EXECUTE“SING”
240 OUTPUT @Agilent4352;“OUT1L”
160行の“TRGOUT ON”により、トリガ同期出力が設定されます。170行で“OUT1ENVH”を送りトリガ同期出力を受けた時にOUTPUT1はHIGHに設定されます。180行から210行で、被測定PLLの分周比が周波数1に設定されます。220行で、被測定PLLに周波数2の分周比が送出されます。230行で、測定が開始されるとともに、トリガ同期出力によりOUTPUT1ピンにストローブ信号（HIGH）が送出されPLLの分周比設定が周波数2に変更されます。
3-1-10．周波数トランジェント測定機能の設定と測定例
周波数トランジェント測定をする際、その割数をもとに到達周波数を予測して、測定値表示開始時間・周波数分解能・測定周波数範囲をあらかじめ設定します。前節のように測定のトリガはIBASICプログラムを用いて行いますが、その測定条件の設定は直接フロントパネルキーから簡単に行えます。
6-2-5-a設定手順
周波数トランジェント測定では図23のブロック図に示されるように、広範囲の周波数変化を観測するためのダイレクトモードと高い周波数分解能を重視したヘテロダインモードの２つの測定モードに伴う信号経路があります。この経路は測定条件に応じて自動的に選択されると共にいずれのモードでもサンプリング時間に依存することなく自動的に周波数分解能が決定されます。広範囲で周波数トランジェント特性を観測する時は所望の測定中心周波数［TARGET FREQ］を設定した後、測定周波数範囲［FREQ SPAN］）でMAXを選びます（このとき自動的にダイレクトモードが選択されます）。 下限周波数64MHzから上限周波数3GHzの範囲内で［TAR-GET FREQ］キーとともに周波数を入力すると自動的に測定周波数範囲や分解能が決定されます。尚、表１で示されるようにそれぞれの測定レンジでの上限･下限周波数は重なり合うように設定されていますので、他のレンジが適切な場合は［TARGET FREQ］或いは［Ref FreqFor Scale］で変更可能です。これより高い周波数分解能で観測するには測定周波数範囲［FREQ SPAN］）を20MHz或いは2MHzの測定レンジを選択してください。（このとき自動的にヘテロダインモードが選択されます。）周波数分解能はそれぞれ500Hz、50Hzになります。
表1 周波数トランジェント測定（ダイレクトモード）における測定レンジと周波数範囲及び周波数分解能
17
6-2-5-bPLLロックアップ時間の測定例
以下に4352Sを用いた、PDC用携帯端末に用いられるPLL周波数シンセサイザのロックアップ時間（680MHzから695MHzへの遷移）の測定例を示します。図28は、測定周波数分解能を決定する測定周波数範囲［TARGET FREQ］、［［FREQ SPAN］をそれぞれ695MHz、MAXに設定することにより、256MHzから768MHzの周波数レンジの中で680MHzから695MHzまでの周波数トランジェントの遷移全体を、12.8kHz周波数分解能と12.5μsec時間分解能で81点測定しています。この図では1回目の測定結果（680MHzから695MHzに遷移）を内部メモリに格納し2回目の測定結果（695MHzから680MHzに遷移）と対比して解析した測定例です。しかし、正確なロックアップ時間の測定には到達周波数近傍のさらに詳細な測定が必要となります。図29は、測定周波数範囲［TARGET FREQ］、［［FREQSPAN］をそれぞれ695MHz、2MHzに設定し、時間スパンを5msecに設定することにより到達周波数近傍を50Hz周波数分解能と12.5μsec時間分解能で401点測定しています。図28と同一の測定周波数範囲で測定した波形（680MHzから695MHzに遷移）と比較した場合、測定周波数範囲を越える部分にはイメージ周波数による折り返しが現れますが、最終収束部分の変化は50Hzの分解能で正確に測定可能です。
図28 4352Sによる周波数トランジェント測定例（Maxスパン）
図29 4352Sによる周波数トランジェント測定例
18
図30は、図29で捕捉した波形を表示画面のスケールを拡大して表示したものです。到達周波数近傍が拡大表示されたことにより、最終収束部分におけるリンギングが詳細に評価できます。また、IBASICプログラムでマーカーを許容周波数値に設定してロックアップ時間を自動計測したり、リミットライン機能を用いてPASS/FAILを判定したりすることが可能です。図29、図30の例ではマーカー0とマーカー1をそれぞれ695MHz±1kHzの点に置くことにより、ロックアップ時間が約1.39msecと測定されています。
上記のように、4352S内蔵のIBASICプログラミング機能と24ビットデジタルI/O機能を活用することにより、PLL周波数シンセサイザの分周比設定や周波数トランジェント測定に必要な測定の同期も簡単に行え、PLLロックアップ時間の測定を効率的に行うことが可能です。
図30 4352SによるPLLロックアップ時間測定例
6-3．ループフィルタ設計のためのスプリアスとロックアップ時間測定
PLL設計で最も重要とされるループフィルタ設計に必要な評価例を4352Sを用いて測定した事例を紹介します。ループフィルタは位相比較器とVCOのコントロール電圧入力端子の間に挿入され、位相比較器によって作り出された位相補正パルスの高周波成分を除去し、VCOにDC成分のみを伝える為に用いられるローパス・フィルタです。一般に、次の4つのグラフは実際にPLL周波数シンセサイザのループフィルタのカットオフ周波数を変化した際の4352Bによる測定結果です。ループフィルタのカットオフ周波数を低くした場合、位相比較器から漏れてVCOのコントロール電圧に重畳されるリファレンスリークが抑圧され図31のようにPLLのスプリアスも抑圧されます。その反面、閉ループの負帰還領域が狭まりキャリア周波数近傍の位相雑音は抑圧されません。
また、図32のように応答も遅くなり、周波数切り替えのセトリング時間（PLLロックアップ時間）が長くなるという問題が発生します。これに対しカットオフ周波数を高くした場合はPLLの応答は速くなり、図33のようにPLLロックアップ時間は短くなります。これによりキャリア周波数近傍の位相雑音も抑圧されますが、反面、リファレンスリーク成分は抑圧できずに図34のように発振信号にＦＭ変調がかかった形でスプリアスが目立ってしまいます。
実際のループフィルタの設計においては、位相雑音・スプリアスレベル・PLLロックアップ時間のトレードオフだけでなく、発振周波数によってループフィルタの周波数特性（ゲイン）が異なることや、VCOの特性のバラツキを考慮していくらかマージンをとることを念頭において設計する必要があります。このため、いろいろな条件で各周波数帯域におけるスプリアスレベル、位相雑音、周波数トランジェントの各特性を評価が必要となり、それらの効率よい評価が開発期間の短縮につながります。
19
図31 ループフィルタのカットオフ周波数を低くした場合のスペクトラム特性例
図32 ループフィルタのカットオフ周波数を低くした場合のロックアップ時間
図33 ループフィルタのカットオフ周波数を高くした場合のロックアップ時間例
図34 ループフィルタのカットオフ周波数を高くした場合のスペクトラム特性例
20
6-4．外部PCよりPLLの周波数設定及び測定する場合
PLL周波数シンセサイザの開発途中ではPLLをPCからコントロールできるようにPLLメーカーがプログラムを提供することがあります。この場合、PLLの周波数設定は容易ですが、PLLロックアップ時間を測定するにはPCによる周波数変更と4352Sの周波数トランジェント測定との同期をとらなければなりません。外部PCを利用する場合は次のいずれかの方法で同期をとることができます。
3-1-11．外部PCからTTLレベルで4352Bの外部トリガをかける
図35のように、外部PCから外部トリガを4352BのリアパネルにあるEXT TRIG端子にTTLレベルで入力することにより、測定の同期をとることができます。
3-1-12．4352Bのバリュートリガ機能を利用する。
バリュートリガ機能とはオシロスコープのレベルトリガのようにRF測定端子に入力されるPLLの周波数が指定された周波数を横切った時に自動的に測定を開始させる機能です。この場合、表示開始は実際の周波数変更開始時間ではありませんが、特別な結線をせずに外部ＰＣからPLLの周波数設定を変更するだけで簡単に収束値近傍の周波数トランジェント特性の評価や設計の初期段階において起こるトラブル捕捉（PLLのロックがはずれて発振周波数が変わってしまう現象や外来雑音による周波数変動、他）等の連続試験にも使用することが出来ます。図36にバリュートリガ機能を使用して測定を開始する場合の結線図を示します。
図35 外部PCを用いた場合の結線例
図36 バリュートリガを使用する場合の結線例
21
7．マイクロ波VCO特性評価を可能にするAgilent Technologies 43521Aダウンコンバータを用いた3GHz以上のシステム構築
2GHz帯近辺の携帯電話が増えつつありますが、内部の信号源周波数や高調波測定では3GHz以上の測定が必須になっています。また次世代のワイヤレスLAN関係（>5GHz）や高速道路での自動課金システム（ETC）（>5GHz）、衛星通信関係（>6GHz）等、今後ともますます高周波化が進むものと考えられます。
今までマイクロ波のVCOの評価には以下の問題がありました。
1）高周波化に伴いVCOのRF出力レベルが低くなるため、前段に挿入するRF増幅器が必要ある。（-10dBm以下のRF出力）
2）外部ダウンコンバータ自身に使用する位相雑音特性のよいマイクロ波基準信号源を別途用意しなければならない。
3）ダウンコンバータのローカル信号がRF入力に漏れてVCOの発振特性に影響し周波数や出力レベルの変動を起こしてしまいます。
4）マイクロ波領域でのダウンコンバータはミキサーやアンプ並びにアッテネータ等で構成されており個々が組み合わされた場合のゲインやロスの周波数特性変化が大きいのでその補正を必要とし、これを評価する測定器が必要となります。被測定物の評価を開始するまでにさらに時間とコストを要する事になります。
43521Aは3GHzから12.6GHzまでのRF信号解析を4352S（4352B rev02.00以降のみ）で測定/評価するためのダウン
コンバータで、図37は43521Aダウンコンバータを使用した場合の4352Sブロック図です。
43521Aは以下の大きな特長があります。
1）ダウンコンバータ内部にローノイズアンプ（+20dB代表値）が組み込まれ、被測定物のRF発振出力レベルが低レベル（-20 dBm入力）でも測定可能です。（2.4GHz～12.6GHz時）
2）超低位相雑音信号源をローカル信号源として使用することにより、最高12.6GHzまでの周波数範囲で測定が可能です。
3）入力端子からミキサー部との間にローノイズアンプやアッテネータを配置し、ローカル信号のVCOへの影響を低減します。
4）4352Bとの通信機能によりダウンコンバータ内部のスイッチ切り替えはもとより、内部のゲインやロスを自動的に補正する機能を有しDUT直近でのRFパワーを高確度に測定可能としています。
43521Aにより4352Bで提供されているスペクトラム測定時における高調波周波数設定（2×CARR及び3×CARR）を除く全ての測定・評価機能を12.6GHzまで拡張しマイクロ波VCOの効率よい設計が可能になりました。
12.6GHzを超える周波数での位相雑音測定は、より高周波をカバーするAgilent Technologies71707A（弊社製品）のようなダウンコンバータを接続して行います。（71707Aの場合は最高26.5GHz））ただし、この場合には被測定物のＲＦ出力レベルを4352Sでは直読できません。したがってパワーメータ等によるレベル補正と外部ダウンコンバータ自身の周波数特性（内部のゲインやロス）を把握した上で測定を行う必要があります。
図37 43521Aマイクロウェーブダウンコンバータのブロック図
22
8．最適な4352S システム構築のための注意点
8-1．4352Sのローカル信号源（標準信号発生器）の選択
VCOの章で4352B自身が低位相雑音である事を述べましたがシステム全体としてはローカル信号源も配慮しなければなりません。ここでは適切な4352Sのローカル信号源の選択する為に必要な検討事項について説明します。基本的にローカル信号源は次の2項目を前提に選択してください。
1）被測定物の必要とする周波数範囲をカバーする。キャリア周波数はもちろんのこと高調波測定も行う場合はその周波数もカバーしていることが必要です。
2）被測定物よりも十分に優れた位相雑音特性をもつ信号発生器を選択する。
信号発生器の中には、位相雑音特性がキャリア周波数近傍で優れているものもあれば高いオフセット周波数で優れているものもあります。したがって測定キャリア周波数での信号源の位相雑音特性が測定オフセット周波数範囲内で被測定物のそれを上回っていることが条件となります。
信号発生器は通常、発振周波数が違うとそのオフセット周波数における位相雑音特性も変わります。被測定物と測定系の位相雑音特性の比較、さらには将来開発する被測定物の位相雑音特性実力向上等も考慮にいれて最適な測定系の構築が可能です。
表2は4352Sで推奨されている標準信号発生器です。尚、4352Sは使用する標準信号発生器をGPIBコントロールコマンドの種類によって次の4種類に分類しています。
SG TYPE 1 : SCPI（HP-SL）コマンドタイプ（HP-SL:Hewlett Packard System Language,IEEE 488.2-1987）
SG TYPE 2 : Agilent Technologies 8657Bコマンドタイプ
SG TYPE 3 : SCPI コマンドタイプ（ver 1992.0）
SG TYPE 4 : その他
この表以外にもSG TYPEが1から3に属するコマンドをサポートする信号発生器が多くあります。詳細は弊社セールス･オフィスにお問い合わせください。
もしお手持ちの信号源のコントロールコマンドがTYPE1から3に該当しない場合でもTYPE4を用いる方法があります。これは信号発生器の周波数をコントロールするためのGPIBコマンドを4352Bにあらかじめ記憶させることで周波数を自動コントロールする方法です。一度記憶されれば電源を落としても情報は失われないので他の信号発生器のときと同様に使用できます。ただし、信号発生器の出力レベルが常に+10dBmになるように電源投入時に手動またはGPIBコマンドにて設定しておく必要があります。
表2 4352Sに推奨される標準信号発生器とその仕様
21-2003010003301-H
8-2．ケーブル延長やアンプで発生するRFパワーレベル変化量の補正
被測定物から4352SのRF入力端子に接続したケーブルによってRFパワーが減衰する恐れがあります。また、被測定物のＲＦパワーレベルが微小な場合はアンプで増幅する必要があります。このような場合はあらかじめ測定キャリア周波数範囲内で変化するレベルを補正する必要があります。この補正は以下の手順により行うことができます。1.あらかじめネットワークアナライザなどを用いてDCおよび１ＧＨｚにおけるケーブルの減衰レベルまたはアンプの増幅レベル、およびその減衰（または増幅）レベルの周波数特性（slope）の傾きを測定する。2.これらの値を4352Sのケーブルロス補正機能に入力する。
8-3．RF信号の波形歪によるRFパワーの測定値誤差
被測定物のRF信号に大きな高調波成分が含まれている場合は、キャリア周波数のRFパワー測定が正確に行えない場合があります。これは4352SがRFパワーを高速測定する為にRF入力端子直後でダイオード（ピーク）検波して測定しているためです。このような場合は基本波のみ抽出するようなローパス・フィルタを入れる事により基本波のRF出力レベルを正確に測定する事が可能となります。もしフィルタを使用される場合は、RFケーブル延長のときと同様にあらかじめネットワークアナライザでその挿入損失特性を測定し、4352Sのケーブルロス補正機能に入力することで正確なRFパワーが直読できます。
＊まとめ
本アプリケーションノートでは、PLL周波数シンセサイザの設計開発に必要なVCO及びPLLの測定評価の問題点を、4352Sによる解決方法並びに特性評価事例と共に紹介しました。現在、最も競争の激しい市場の一つである移動体通信分野では常に、製品性能の向上、製品開発期間を短縮、開発コストの低減等が求められています。4352Sは多くの評価項目を高速かつ正確に測定し、PLL周波数シンセサイザやVCOの設計評価を効率的に行う事を可能にすると共に製造・品質検査までを含めた、より付加価値や収益性の高い製品の、リードタイム全般の短縮に貢献します。
＊参考文献
萩原将文、鈴木裕一 編著：「実用PLL周波数シンセサイザ」、総合電子出版、1995
「VCO Designer’s handbook」Mini-circuits社
