Embed Size (px)
Citation preview
差動アンプ、6.5GHz、超高ダイナミック・レンジ
データシート ADL5569
日本語参考資料
新版英語データシートはこちら
Rev. A
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者
の財産です。※日本語版資料は REVISION が古い場合があります。 新の内容については、英語版をご参照ください。
©2018 Analog Devices, Inc. All rights reserved.
特長 機能ブロック図
50Ω
RG
500Ω
RF
50Ω
RG
500Ω
RF
GM B50Ω
RG
500Ω
RFVIN
VIP
VON
VOP
VIN2
NOTES1. RG IS THE SERIES RESISTANCE OF THE AMPLIFIER,
AND RF IS THE FEEDBACK RESISTANCE OF THE AMPLIFIER.
VIP2
VON2
VOP2
PDB VCOM VCC
GND GND
PDB2 VCOM2 VCC2
1
2
3 11
GM B50Ω
RG
500Ω
RF4
5
13
12
10
9
6 7 8
16 15 14
ADL5569
156
71-0
01
−3dB 帯域幅：6.5 GHz（代表値）
外部抵抗の増設でプリセット 20dB 電圧ゲインを低減可能
差動信号またはシングルエンド信号を入力し、差動信号を出力
入力および出力を内部で DC カップリング
低ノイズ入力段：2GHz 時のノイズ指数：9.3dB
5V 電源で低歪み、100Ω負荷で 2V p-p 出力
500MHz：-78dBc（HD2）、-71dBc（HD3）、-80dBc（IMD3）
2 GHz：-64dBc（HD2）、-52dBc（HD3）、-65dBc（IMD3）
入力電圧ノイズ（NSD、RTI）：100MHz で 1.0nV/√Hz
単電源動作：AC カップリング・アプリケーション
両電源動作：DC カップリング・アプリケーション
スルー・レート：2V p-p 出力で 24V/ns
DC の消費電力：5V でアンプあたり 86mA
アプリケーション
GSPS ADC 用の差動 ADC ドライバ
高速データ・アクイジション
シングルエンド／差動変換
DAC バッファリング
DC カップリングとレベル・シフト
RF/IF ゲイン・ブロック
DC から 4GHz までのバラン代替品
SAW フィルタ・インターフェース
図 1.
概要 ADL5569 は、20dB の電圧ゲインを備えた高性能のデュアル差動
アンプです。DC から 6.5GHz までのアプリケーション向けに最
適化されています。このアンプは、デュアル形式で提供されてい
ます。広い周波数範囲にわたって、1.0nV/√Hz（100MHz 時）の
低入力換算（RTI）ノイズ・スペクトル密度（NSD）を実現する
ため、高速 12 ビット～16 ビットの A/D コンバータ（ADC）には
理想的なドライバとなっています。ADL5569 は、高性能、ゼロ
中間周波数（IF）／コンプレックス IF レシーバーの設計に最適
です。更に、このデバイスは、シングルエンドの入力ドライバ・
アプリケーションに対して優れた低歪み性能を備えています。
5V の単電源で動作する場合、通常、ADL5569 の静止電流はアン
プあたり 86mA です。ディスエーブルにすると、アンプあたりの
消費電流はわずか 8mA になります。
このデバイスは、広帯域、低歪み、低ノイズ動作向けに最適化さ
れており、DCから 4GHzまでの前例のない 2次高調波歪み（HD2）および 3 次高調波歪み（HD3）を実現します。これらの特性と調
整可能なゲイン機能の組み合わせにより、この製品は、様々なデ
バイスの駆動に最適なアンプとなっています。駆動されるデバイ
スには、様々な ADC、ミキサー、ピン・ダイオードのアッテネー
タ、表面弾性波（SAW）フィルタ、多くのデスクリート無線周
波数（RF）デバイスなどがあります。 外部に各アンプ用として 2 つの直列抵抗を使用することで、アン
プのゲインを柔軟に拡張でき、差動で 6dB～20dB 間のいかなる
ゲインにも設定することができます。シングルエンド入力の場合、
いくつかの外部抵抗を増設することで、6dB～17dB にゲインを調
整できます。このデバイスは、2.0V～3.0V の出力コモンモード
電圧範囲で低歪みを維持すると同時に、最大 2Vp-p の AC レベル
で ADC を駆動するための柔軟な機能を備えています。
アナログ・デバイセズの高速シリコンゲルマニウム（SiGe）プロ
セスで製造されたADL5569は、小型の2.5mm×3mm、16ピンLFCSPパッケージに収納され、-40～85°C の温度範囲で動作します。
本 社／105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200
大阪営業所／532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868
データシート ADL5569
Rev. A － 2/23 －
目次 特長......................................................................................................1 アプリケーション ..............................................................................1 機能ブロック図 ..................................................................................1 概要......................................................................................................1 改訂履歴 ..............................................................................................2 仕様......................................................................................................3 絶対最大定格 ......................................................................................6
熱抵抗..............................................................................................6 ESD に関する注意..........................................................................6
ピン配置およびピン機能の説明 ......................................................7 代表的な性能特性 ..............................................................................8 動作原理 ............................................................................................14
アプリケーション情報 .................................................................... 15 基本的な接続方法........................................................................ 15 入力および出力のインターフェース ........................................ 16 ゲイン調整とインターフェース ................................................ 17 負荷容量の影響............................................................................ 18 GSPS ADC インターフェース .................................................... 18 ハンダ処理と推奨されるランド・パターン ............................ 20 評価用ボード................................................................................ 20
外形寸法............................................................................................ 23 オーダー・ガイド........................................................................ 23
改訂履歴
2018 年 7 月 — 改訂 0 から改訂 A 図 4、図 7 を変更 ...............................................................................8 図 10、図 11、図 12、図 13 を変更 ..................................................9 図 19 および図 20 のキャプションを変更 .....................................10 図 23、図 24 を変更 ......................................................................... 11 5/2018—Revision 0: Initial Version
データシート ADL5569
Rev. A － 3/23 －
仕様 特に指定のない限り、電源電圧（VS） = 5V、最大ゲイン、出力コモンモード電圧（VCOM） = VS/2、ソース・インピーダンス（RS） = 100Ω差動、負荷インピーダンス（RL） = 100Ω 差動、出力電圧（VOUT） = 2V p-p コンポジット、周波数 = 500MHz、TA = 25°C、差動入力および
差動出力に指定されたパラメータ、ツー・トーン測定で信号間隔 = 2MHz。
表 1. Parameter Test Conditions/Comments Min Typ Max Unit
DYNAMIC PERFORMANCE −3 dB Bandwidth1 VOUT ≤ 0.5 V p-p 6.5 GHz Bandwidth, 1.0 dB Flatness VOUT ≤ 1.0 V p-p 4.8 GHz Voltage Gain (AV)
Differential Input RL = open 20 dB RL = 100 Ω differential 6 19 dB Single-Ended Input RL = 100 Ω differential 6 17 dB
Gain Accuracy ±0.15 dB Gain Supply Sensitivity VS ± 5% 8.6 mdB/V Gain Temperature Sensitivity TA = −40°C to +85°C 4 mdB/°C Slew Rate Rising, VOUT = 2 V p-p step 24 V/ns Falling, VOUT = 2 V p-p step 24 V/ns Settling Time 2 V step to 1% 500 ps Overdrive Recovery Time Differential input voltage step from 2 V to 0 V for
VOUT ≤ ±20 mV 6 ns
Reverse Isolation (SDD12) PDB and PDB2 are high −34 dB When Amplifier Disabled PDB and PDB2 are low −17.5 dB
INPUT AND OUTPUT CHARACTERISTICS Input Common-Mode Range 1.3 3.5 V Input Resistance
Differential 100 Ω Single-Ended 91.7 Ω
Common-Mode Rejection Ratio (CMRR) 47 dB Output Common-Mode Range VCOM and VCOM2 2.0 3.0 V VCOM and VCOM2 Input Impedance 2.5 kΩ Output, Common Mode Referenced to VCOM (VS/2)
Offset −30 ±10 +30 mV Drift TA = −40°C to +85°C 0.15 mV/°C
Output, Differential Offset Voltage −10 ±1.5 +10 mV Drift TA = −40°C to +85°C ±6 µV/°C
Output Resistance (Differential) 14.0 Ω Maximum Output Voltage Swing 1 dB compression point 6.5 V p-p
POWER INTERFACE Supply Voltage 4.75 5 5.25 V Digital Input Voltage PDB, PDB2
Logic High (VIH) 2.1 3.45 V Logic Low (VIL) 0 1.0 V
PDB Input Current PDB = 3 V −7 µA PDB = 0 V −70 µA Supply Current (ISUPPLY) Each amplifier
Quiescent, Each Amplifier PDB is high 86 mA Disabled (Powered Down), Each Amplifier PDB is low 8 mA
データシート ADL5569
Rev. A － 4/23 －
Parameter Test Conditions/Comments Min Typ Max Unit
NOISE/HARMONIC PERFORMANCE 100 MHz
Second Harmonic Distortion (HD2) −89 dBc Third Harmonic Distortion (HD3) −83 dBc Output Third-Order Intercept (OIP3) 42 dBm Third-Order Intermodulation Distortion (IMD3) −82 dBc Output Second-Order Intercept (OIP2) 74 dBm Second-Order Intermodulation Distortion (IMD2) −73 dBc Output 1 dB Compression Point (OP1dB) 17.4 dBm Noise Figure2 5.4 dB Noise Spectral Density (NSD), RTI2 1.0 nV/√Hz
500 MHz HD2 −78 dBc HD3 −71 dBc OIP3 41 dBm IMD3 −80 dBc OIP2 74 dBm IMD2 −73 dBc OP1dB 17.2 dBm NF2 6.3 dB NSD, RTI2 1.2 nV/√Hz
1000 MHz HD2 −65 dBc HD3 −58 dBc OIP3 39 dBm IMD3 −76 dBc OIP2 71 dBm IMD2 −70 dBc OP1dB 17.7 dBm NF2 7.0 dB NSD, RTI2 1.3 nV/√Hz
2000 MHz HD2 −64 dBc HD3 −52 dBc OIP3 34 dBm IMD3 −65 dBc OIP2 63 dBm IMD2 −62 dBc OP1dB 17.4 dBm NF2 9.3 dB NSD, RTI2 1.8 nV/√Hz
3000 MHz HD2 −62 dBc HD3 −46 dBc OIP3 30 dBm IMD3 −58 dBc OIP2 57 dBm IMD2 −56 dBc OP1dB 16.2 dBm NF2 11.1 dB NSD, RTI2 2.2 nV/√Hz
データシート ADL5569
Rev. A － 5/23 －
Parameter Test Conditions/Comments Min Typ Max Unit
4000 MHz HD2 −58 dBc HD3 −48 dBc OIP3 25 dBm IMD3 −48 dBc OIP2 59 dBm IMD2 −58 dBc OP1dB 14.3 dBm NF2 12.1 dB NSD, RTI2 2.5 nV/√Hz
1 S パラメータは、テスト対象デバイス（DUT）自体で取得されます。プリント回路基板（PCB）は測定に使用されません。 2 NSD RTI は次のようにノイズ指数から計算されます。 NSD (RTI) = ½ ×
INNF RkT ×−× 1)104 /10(
ここで、 k はボルツマン定数です。1.381 × 10−23J/K に等しくなります。 T は、ノイズ指数を評価するための標準絶対温度で、290K に相当します。 RINは、各アンプの差動入力インピーダンスで、100Ω に相当します。
データシート ADL5569
Rev. A － 6/23 －
絶対 大定格 熱抵抗 表 2.
Parameter Rating 熱性能は、PCB の設計と動作環境に直接関連します。PCB の熱
設計には、細心の注意を払う必要があります。 Output Voltage Swing × Bandwidth Product 5 V-GHz Supply Voltage (VS) at VCC and VCC2 5.25 V
θJAは、1 立方フィートの密閉容器内で測定される、周辺温度と接
合部温度の間の熱抵抗です。θJC は、接合部温度とケース温度の
間の熱抵抗です。
VIP, VIP2, VIN, and VIN2 VS + 0.5 V PDB, PDB2 3.6 V Maximum Output Current, IOUT (VIP, VIP2, VIN,
and VIN2 Pins) ±30 mA
表 3. 熱抵抗 Internal Power Dissipation 1 W
θJA1 θJC
2 Package Type Unit Maximum Junction Temperature 125°C CP-16-44 90.5 20.9 °C/W Operating Temperature Range −40°C to +85°C
1アナログ・デバイセズの評価用ボードで測定。 Storage Temperature Range −65°C to +150°C 2 JEDEC 規格 JESD51 のシミュレーションに基づく。
上記の絶対最大定格を超えるストレスを加えると、デバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格の
みを指定するものであり、この仕様の動作のセクションに記載す
る規定値以上でのデバイス動作を定めたものではありません。デ
バイスを長時間にわたり絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
ESD に関する注意 ESD（静電放電）の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されな
いまま放電することがあります。本製品は当社独自
の特許技術である ESD 保護回路を内蔵してはいます
が、デバイスが高エネルギーの静電放電を被った場
合、損傷を生じる可能性があります。したがって、
性能劣化や機能低下を防止するため、ESD に対する
適切な予防措置を講じることをお勧めします。
データシート ADL5569
Rev. A － 7/23 －
ピン配置およびピン機能の説明
15
671
-00
2
1
3
4
9
2
6
14
VIN
VIP
GND
VIP2
5VIN2
VC
C
15V
CO
M
16P
DB
VON2
10 VOP2
11 GND
12 VOP
13 VON
PD
B2
7V
CO
M2
8V
CC
2
ADL5569TOP VIEW
(Not to Scale)
NOTES1. EXPOSED PAD. THE EXPOSED PAD IS INTERNALLY
CONNECTED TO GND AND MUST BE SOLDERED TOA LOW IMPEDANCE GROUND PLANE.
図 2. ピン配置
表 4. ピン機能の説明
ピン番号 記号 説明
1 VIN アンプ 1 の平衡差動入力の負側。このピンには VCC 電圧（VVCC）/2 のバイアス電圧がかけられ、通常は AC カップリング
されます。 2 VIP アンプ 1 の平衡差動入力の正側。このピンには VVCC/2 のバイアス電圧がかけられ、通常は AC カップリングされます。
GND 3、11 グラウンド。チップ全体のグラウンド・リファレンス。これらのピンは、低インピーダンスのグラウンド・プレーンでハン
ダ処理する必要があります。 4 VIP2 アンプ 2 の平衡差動入力の正側。このピンには VCC2 電圧（VVCC2）/2 のバイアス電圧がかけられ、通常は AC カップリン
グされます。 5 VIN2 アンプ 2 の平衡差動入力の負側。このピンには VVCC2/2 のバイアス電圧がかけられ、通常は AC カップリングされます。 6 PDB2 アンプ 2 のパワーダウン制御（アクティブ・ロー）。このピンは、内部で約 2.8V にプルアップされます。このピンをロ
ジック・ハイにすると（2.1V < PDB2 電圧（VPDB2） < 3.3V）、デバイスがイネーブルになります。 7 VCOM2 アンプ 2 のコモンモード電圧入力。このピンに印加される電圧によって、アンプの入出力のコモンモード電圧が設定され
ます。このピンをオープンのままにすると、VCOM2 電圧（VVCOM2）= VCC2/2 になります。このピンは、0.1µF のコンデン
サでグラウンドにデカップリングします。 8 VCC2 アンプ 2 の正側（供給）電源。 9 VON2 アンプ 2 の平衡差動出力の負側。このピンには VVCOM2のバイアス電圧がかけられ、通常は AC カップリングされます。 10 VOP2 アンプ 2 の平衡差動出力の正側。このピンには VVCOM2のバイアス電圧がかけられ、通常は AC カップリングされます。 12 VOP アンプ 1 の平衡差動出力の正側。このピンには VVCOMのバイアス電圧がかけられ、通常は AC カップリングされます。 13 VON アンプ 1 の平衡差動出力の負側。このピンには VVCOMのバイアス電圧がかけられ、通常は AC カップリングされます。 14 VCC アンプ 1 の正側（供給）電源。 15 VCOM アンプ 1 のコモンモード電圧入力。このピンに印加される電圧によって、アンプの入出力のコモンモード電圧が設定され
ます。このピンをオープンのままにすると、VVCOM = VVCC/2 になります。このピンは、0.1µF のコンデンサでグラウンド
にデカップリングします。 16 PDB アンプ 1 のパワーダウン制御（アクティブ・ロー）。このピンは、内部で約 2.8V にプルアップされます。このピンをロ
ジック・ハイにすると（2.1V < PDB 電圧（VPDB） < 3.3V）、デバイスがイネーブルになります。 EPAD 露出パッド。露出パッドは内部で GND に接続されており、低インピーダンスのグラウンド・プレーンでハンダ処理する
必要があります。
データシート ADL5569
Rev. A － 8/23 －
代表的な性能特性 特に指定のない限り、VS = 5V、最大ゲイン、VCOM = VS/2、RS = 100Ω 差動、RL = 100Ω 差動、VOUT = 2V p-p、周波数 = 500MHz、TA = 25°C、差動入力および差動出力に指定されたパラメータ、ツー・トーン測定で信号間隔 = 2MHz。
3.0
2.5
2.0
1.5
1.0
0.5
0
–0.5
–1.0
–1.5
–2.0
–2.5
–3.010M 100M 1G 6G
PH
AS
E M
ISM
AT
CH
CH
AN
NE
L A
TO
CH
AN
NE
L B
(D
egre
es)
FREQUENCY (Hz) 156
71-
006
10M 100M 1G 10G
FREQUENCY (Hz)
21
20
19
18
17
16
15
14
13
12
11
GA
IN (
dB
)
156
71-
003
図 3. ゲインと周波数の関係（DUT で取得した S パラメータ、
測定に使用しない PCB） 図 6. 位相のミスマッチ（チャンネル A～チャンネル B）と
周波数の関係
156
71-0
07
6
8
10
12
14
16
18
20
0 1000 2000 3000 4000 5000 6000
FREQUENCY (MHz)
OU
TP
UT
P1d
B (
dB
m)
–40°C+25°C+85°C
10M 10G
FREQUENCY (Hz)
20
18
16
14
12
10
8
6
4
2
0
GA
IN (
dB
)
100M 1G
156
71-
004
–40°C+25°C+80°C
GAIN = 19dB
GAIN = 14dB
GAIN = 10dB
GAIN = 6dB
図 4. 異なる温度で評価した、ゲインと周波数の関係
図 7. 異なる温度で評価した、出力 P1dB と周波数の関係
10M 100M 1G 10G
FREQUENCY (Hz)
0.25
0.20
0.15
0.10
0.05
0
–0.05
–0.10
–0.15
–0.25
–0.20
GA
IN M
ISM
AT
CH
CH
AN
NE
L A
TO
CH
AN
NE
L B
(dB
)
156
71-
005
16
0
4
2
6
10
14
8
12
0 6
NO
ISE
FIG
UR
E (
dB
)
FREQUENCY (GHz)
1 2 3 4 5
156
71-
008
図 5. ゲイン・ミスマッチ（チャンネル A～チャンネル B）と
周波数の関係 図 8. ノイズ指数と周波数の関係
データシート ADL5569
Rev. A － 9/23 －
3.5
3.0
2.5
0
NO
ISE
SP
EC
RA
L D
EN
SIT
Y,
RE
FE
RR
ED
TO
IN
PU
T (
nV
/√H
z)
0.5
1.0
1.5
2.0
156
71-
009
0 6
FREQUENCY (GHz)
1 2 3 4 5
0
–900 6
IMD
3 (d
Bc)
FREQUENCY (GHz)
–80
–70
–60
–50
–40
–30
–20
–10
1 2 3 4 5
+85°C+25°C–40°C
156
71-0
12
図 9. ノイズ・スペクトル密度、入力換算と周波数の関係
図 12. 異なる温度で評価した、IMD3 と周波数の関係
60
–100
IMD
3 A
ND
OIP
3 (d
Bc/
dB
m)
–80
–60
–40
–20
0
20
40
OIP3IMD3
156
71-
010
0 6
FREQUENCY (GHz)
1 2 3 4 5–120
–100
–80
–60
–40
–20
0
0 1 2 3 4 5 6
IMD
3 (d
Bc)
FREQUENCY (GHz)
RL = 200Ω, 0.5V p-pRL = 200Ω, 1V p-pRL = 100Ω, 0.5V p-pRL = 100Ω, 1V p-p
15
671
-21
3
図 13. トーンあたりの RLOAD、POUTで評価した、IMD3 と周波数
の関係 図 10. 3 次相互変調歪み（IMD3）と出力の関係 3 次インターセプト（OIP3）と周波数の関係
156
71-2
11
50
0
OIP
3 (d
Bm
)
10
5
15
20
25
30
35
40
45
0 6
FREQUENCY (GHz)
1 2 3 4 5
+85°C+25°C–40°C
100
–100
–80
–60
–40
–20
0
20
40
60
80
IMD
2 A
ND
OIP
2 (d
Bc/
dB
m)
156
71-
014
0 6
FREQUENCY (GHz)
1 2 3 4 5
OIP2IMD2
図 14. 2次相互変調歪み（IMD2）、出力 2次インターセプト（OIP2）
と周波数の関係 図 11. 異なる温度で評価した、OIP3 と周波数の関係
データシート ADL5569
Rev. A － 10/23 －
–10
–100
–90
–80
–70
–60
–50
–40
–30
–20
HD
2 (d
Bc)
156
71-
015
0 6
FREQUENCY (GHz)
1 2 3 4 5
–10
–100
–90
–80
–70
–60
–50
–40
–30
–20
HD
3 (d
Bc)
156
71-
018
0 6
FREQUENCY (GHz)
1 2 3 4 5
–40°C+25°C+85°C
図 15. 2 次高調波歪み（HD2）と周波数の関係
図 18. 異なる温度で評価した、HD3 と周波数の関係
–10
–100
–90
–80
–70
–60
–50
–40
–30
–20
HD
3 (d
Bc)
156
71-
016
0 6
FREQUENCY (GHz)
1 2 3 4 5–110
–100
–90
–80
–70
–60
–50
–40
0 1 2 3 4 5
HD
2 (d
Bc)
FREQUENCY (GHz)
HD2 AT 2V p-pHD2 AT 1.5V p-pHD2 AT 1V p-p
156
71-2
19
図 19. 様々な出力電圧振幅で評価した HD2 と周波数の関係
図 16. 3 次高調波歪み（HD3）と周波数の関係
–10
–100
–90
–80
–70
–60
–50
–40
–30
–20
HD
2 (d
Bc)
156
71-
017
0 6
FREQUENCY (GHz)
1 2 3 4 5
–40°C+25°C+85°C
–110
–100
–90
–80
–70
–60
–50
–40
0 1 2 3 4 5
HD
3 (d
Bc)
FREQUENCY (GHz)
HD3 AT 2V p-pHD3 AT 1.5V p-pHD3 AT 1V p-p
15
671-
22
0
図 20. 様々な電圧振幅で評価した HD3 と周波数の関係
図 17. 異なる温度で評価した、HD2 と周波数の関係
データシート ADL5569
Rev. A － 11/23 －
–10
–100
–90
–80
–70
–60
–50
–40
–30
–20
HD
2 A
ND
HD
3 (d
Bc)
15
671-
02
1
2.0 3.0
VCOM (V)
2.2 2.4 2.6 2.8
225MHz3000MHz5900MHz
HD3HD2
FREQUENCY (GHz)
–100
–80
–60
–40
–20
0
0 1 2 3 4
HD
2A
ND
HD
3 (d
Bc)
HD3HD2 5.25V
5V4.75V
15
671-
22
4
図 21. HD2、HD3 と出力コモンモード電圧（VCOM）の関係
図 24. 様々な電源で評価した HD2、HD3 と周波数の関係
C4 500mV/divM1 250mV 4.0ns
50Ω BW 8.0G A C4 840mV
M1
4
T
156
71-0
25
0
–10
–90
–80
–70
–60
–50
–40
–30
–20
IMD
3 (d
Bc)
15
671-
02
2
2.0 3.0
VCOM (V)
2.2 2.4 2.6 2.8
1GHz3GHz6GHz
図 22. IMD3 と VCOMの関係
図 25. ディスエーブル時間応答
0
–10
–90
–80
–70
–60
–50
–40
–30
–20
IMD
3 (d
Bc)
156
71-
023
0 6
FREQUENCY (GHz)
1 2 3 4 5
1V p-p PER TONE0.5V p-p PER TONE
1.5V p-p PER TONE–30
–40
–50
–60
–70
–80
–900 5
HD
2 (d
Bc)
FREQUENCY (GHz)
.00.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5
156
71-
026
図 23. トーンあたりの様々な POUTで評価した IMD3 と周波数の
関係
図 26. シングルエンド入力回路で評価した HD2 と周波数の関係
データシート ADL5569
Rev. A － 12/23 －
–30
–40
–50
–60
–70
–80
–900 5
HD
3 (d
Bc)
FREQUENCY (GHz)
.0 M1 600mV 4.0ns A C1 –44.0mV
M1
T
156
71-0
30
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5
156
71-
027
図 27. シングルエンド入力回路で評価した HD3 と周波数の関係
図 30. 大信号パルス応答、出力電圧（VOUT）= 4V p-p
50
40
30
20
10
0
–10
–20
–30
–40
–50
–60
–70
–80
–900 1 2 3 4 5 6
IMD
3 A
ND
OIP
3 (d
Bc/
dB
m)
FREQUENCY (GHz)
IMD3OIP3
156
71-
028
FREQUENCY (Hz)
10M 100M 1G 6G0
10
20
30
40
50
60
70
CM
RR
(d
B)
15
671
-23
1
図 31. 同相ノイズ除去比（CMRR）と周波数の関係
図 28. シングルエンド入力回路で評価した IMD3、OIP3 と周波数
の関係
1000
00 6
GR
OU
P D
EL
AY
(p
s)
FREQUENCY (GHz)
C4 500mV/DIVM1 250mV 4.0ns
50Ω BW 8.0G A C4 840mV
M1
4
T
156
71-0
29
.0
100
200
300
400
500
600
700
800
900
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
500MHz, 439ps1.0GHz, 442ps1.5GHz, 448ps3.0GHz, 456ps
156
71-0
32
図 29. イネーブル時間応答
図 32. 群遅延と周波数の関係
データシート ADL5569
Rev. A － 13/23 －
0
–20
–40
–60
CH
AN
NE
LT
O C
HA
NN
EL
IS
OL
AT
ION
(d
B)
–80
–100
–12010M 100M
FREQUENCY (Hz)1G 10G
CHANNEL A TO CHANNEL BCHANNEL B TO CHANNEL A
15
671
-03
6
–24
–36100M10M 1G 10G
RE
VE
RS
E I
SO
LA
TIO
N (
dB
)
FREQUENCY (Hz)
–34
–32
–30
–28
–26
156
71-
033
図 33. リバース・アイソレーション（SDD12）と周波数の関係
図 36. チャンネル間アイソレーションと周波数の関係
15
671
-03
5
00
5.0
–5.0
2.0
1.0
–1.0
–2.0
0.5
–0.5
0.2
–0.2
8GHz
4GHz
3GHz
1GHz
500MHz
2GHz
10MHz
156
71-0
34
00
5.0
–5.0
2.0
1.0
–1.0
–2.0
0.5
–0.5
0.2
–0.2
8GHz
4GHz
3GHz
2GHz10MHz
図 37. 差動出力反射係数（SDD22）
図 34. 差動入力反射係数（SDD11）
TEMPERATURE (°C)
–40 –20 0 20 40 80 8560170
171
172
173
174
175
176
177
178
179
180
SU
PP
LY C
UR
RE
NT
(m
A)
156
71-
235
図 35. 電源電流の温度特性
データシート ADL5569
Rev. A － 14/23 －
動作原理 ADL5569 は、5V の単電源電圧（VS）で動作する高ゲイン、完全
差動のデュアル・アンプ／ADCドライバです。内部抵抗はゲインを
20dB にプリセットし、このゲインを低減するために外部抵抗を
増設できます。-3dB の帯域幅は 6.5GHz で、デバイスの差動入力
インピーダンスは 100Ω です。ADL5569 の差動出力インピーダン
スは14Ω、動作出力コモンモード電圧範囲は5V電源で2.0V～3.0Vです。
ADL5569 は、入出力の柔軟なカップリングが特長です。このデ
バイスは、AC カップリングまたは DC カップリングで接続でき
ます。DC カップリングの場合、出力コモンモード電圧は、（VCOMピンと VCOM2 ピンを使用して）3.3V の VS、-2.0V のグラウンド
で、2.5V～0.5V に調整できます。
に、出力コモンモード電圧の機能として歪み性能を示します。
ACカップリング・アプリケーション向けに構成されている場合、
VCOM ピンと VCOM2 ピンは、アンプ、VOP、VOP2、VON、お
よび VON2 ピンの出力で、コモンモード電圧を設定することに
注意してください。
ADL5569は、オンチップの帰還抵抗とフィードフォワード抵抗を
備えた、完全差動アンプのペアで構成されています。ゲインは
20dB に固定されていますが、2 つの入力に 2 つの抵抗を直列に接
続すれば、ゲインを低減できます。このアンプは、高い差動オー
プンループ・ゲインを備えています。また、出力コモンモード回
路を搭載しているので、VCOM ピンまたは VCOM2 ピンに電圧を
印加することで、出力コモンモード電圧を変更できます。
に示すように、入力の直列コンデンサを AC カップリングする場
合、入力コモンモード・レベルは VCOM または VCOM2 の電圧
と一致するように設定されます。
入力コモンモード電圧の範囲が広いため、このデバイスは様々な
タイプのミキサー、復調器、アンプに容易に DC カップリングで
きます。出力を AC カップリングする場合、アンプの出力コモン
モード・レベルは VS/2 に設定されるため、外部の VCOM または
VCOM2 の電圧調整は必要ありません。
各アンプは、低ノイズと低消費電力を特長としており、2000MHzを超える DC に近い周波数に対して、優れた低歪み特性を備えてい
ます。このアンプは 100MHz で-82dBc の IMD3 歪みを達成し、2V p-p 動作、500MHz では-80dBc の IMD3 歪みを実現します。更に、
高負荷時でも、ADL5569は 5V p-p の動作に対応できます。内部
ゲインは20dBに設定され、デバイスのノイズ指数は2GHzで9.3dBです。ノイズ指数と歪み性能を比較すると、このアンプはカテゴ
リ内で最高のスプリアスフリー・ダイナミック・レンジ（SFDR）を実現しています。
AC
½ADL5569
½RS
½RS
0.1µF
0.1µF
50Ω
50Ω
500Ω
500Ω
+
–
RL
0.1µF
0.1µF
156
71-1
03
RG
RG
RF
RF
図 38. 基本構成
データシート ADL5569
Rev. A － 15/23 －
アプリケーション情報 アンプ 1 の入力ピン、1 番ピン（VIN）と 2 番ピン（VIP）、出力
ピン、13 番ピン（VON）と 12 番ピン（VOP）は、15 番ピン（VCOM）
に電圧を印加することでバイアスされます。VCOM をオープン
にしておくと、VCOM は VSの 1/2 になります。アンプ 2 の入力
ピン、4 番ピン（VIP2）と 5 番ピン（VIN2）、出力ピン、9 番ピン
（VON2）と 10 番ピン（VOP2）は、7 番ピン（VCOM2）に電圧を
印加することでバイアスがかけられます。VCOM2 をオープンに
しておくと、VCOM2 は VSの 1/2 になります。
基本的な接続方法
ADL5569 を動作させるための基本的な接続方法をに示します。
VCCピンとVCC2ピンに 5Vを印加し、グラウンドに対して 0.1µFと10µFの表面実装セラミック・コンデンサを並列にデカップリン
グします。
0.1µF のコンデンサを使用して、VCOM ピンと VCOM2 ピン（7番ピンと 15 番ピン）をデカップリングします。PDB ピンと PDB2ピン（6 番ピンと 16 番ピン）は、各アンプをイネーブルするた
め、それぞれロジック・ハイに接続されます。差動信号は、1 番
ピン（VIN）と 2 番ピン（VIP）を介してアンプ 1 に印加され、4番ピン（VIP2）と 5 番ピン（VIN2）を介してアンプ 2 に印加さ
れます。各アンプのゲインは 20dB です。
ADL5569では、に示すようにACカップリングが可能です。また、
指定された入出力コモンモード電圧の範囲内にある限り、DCカッ
プリングも可能です。PDB ピンと PDB2 ピンをローにすると、
ADL5569 はスリープ・モードになり、周辺温度での消費電流は
16mA に低減します。
0.01µFBALANCEDLOAD
VIP
VIN
0.01µFVOP
VCOM
VON
0.01µF
VCC2
21
18
18 18
17
2
1
PDB
PDB2
3.3V
0.01µF
0.01µF
3.3V
215
12
8
13
1
16
6
VCC
ADL5569
14G
ND
GN
D
11 3
0.01µF 10µF
VS
0.01µF
EXPOSED PAD
+
½RS
½RS
BALANCEDAC
0.01µFBALANCEDLOAD
VIP2
VIN2
0.01µFVOP2
VCOM2
VON2
0.01µF
21
18
17
0.01µF
0.01µF
47
10
9
5½RS
½RS
BALANCEDAC
157
61-1
04
50Ω
RG
500Ω
RF
GM B50Ω
RG
500Ω
RF
50Ω
RG
500Ω
RF
GM B50Ω
RG
500Ω
RF
図 39.基本的な接続方法
データシート ADL5569
Rev. A － 16/23 －
ここで、 RGはアンプ内部の直列抵抗です。 RFはアンプ内部の帰還抵抗です。
入力および出力のインターフェース
ADL5569 は、差動信号を入力して差動信号を出力するドライバ
として構成できます（を参照）。50Ω の抵抗 R1 と R2 を入力バ
ランと組み合わせることで、100Ω の入力インピーダンスに対し
て50Ωの入力マッチが実現します。0.1µFの入出力コンデンサは、
VVCC/VVCC2 のバイアス電圧をソースと平衡負荷から分離します。
期待どおりの AC 性能を引き出すには、負荷を 100Ω にします（
したがって、RIN = 91.7Ω になります。
次のステップでは、R2 の終端抵抗を計算します（を参照）。ソー
ス・インピーダンス（RS）は、R2 と RIN の並列等価抵抗と等し
くなる必要があります。 セクションを参照）。 仕様
INS
IN
R2 RR
R2 R×
=+
VS
0.1µF
0.1µF
1:1 BALUN
AC
50Ω
R1
R2 ½ADL5569
½ RL
½ RL
50Ω
50Ω
0.1µF
0.1µF
15
67
1-1
05
+
–
したがって
R2 = RIN × RS/(RIN − RS) (3) RS = 50Ω、RIN = 91.7Ω の場合、R2 = 109Ω になります。
最後のステップでは、次の式を使用して、ゲイン経路の再バラン
シング抵抗 R1（を参照）を計算します。
S
S
R R2R1
R R2×
=+
図 40. 差動入力から差動出力までの構成 （4）
ADL5569 の微分ゲインは、ソース・インピーダンスと負荷によっ
て変化します（を参照）。微分ゲイン（AV）は次の式で計算し
ます。
したがって、R1 = 34.0Ω です。
AC
½ADL5569
½
½
RS
RG50Ω
RG50Ω
RF500Ω
RF500Ω
RL
0.1µF
0.1µFRL
R1
0.1µF
0.1µF
R2
+
–
1567
1-1
07
AV = 500/50 (1)
AC
½ADL5569
½RS
½RS
0.1µF
0.1µF
RG50Ω
RG50Ω
RF500Ω
RF500Ω
RL
0.1µF
0.1µF
+
–
15
671
-10
6
図 42. シングルエンド入力から差動出力までの構成
シングルエンド入力の終端について詳しくは、AN-0990アプリケー
ション・ノート「Terminating a Differential Amplifier in Single-Ended Input Applications」を参照してください。ADL5569 では、シング
ルエンド・ゲインの設定は、ソース・インピーダンスと負荷によっ
て変化します（を参照）。
図 41. 差動入力負荷回路
シングルエンド入力から差動出力まで
AC
½ADL5569
½
½
RS
RG50Ω
RG50Ω
RF500Ω
RF500Ω
RL
0.1µF
0.1µFRL
R134.2Ω
0.1µF
0.1µF
R2109Ω
+
–
15
67
1-1
08
ADL5569 では、シングルエンド信号を入力して、差動信号を出
力するように構成することもできます（を参照）。この構成では、
アンプの片側のみに信号が印加されるため、デバイスのゲインは
減少します。0.1µF の入出力コンデンサは、VVCC/VVCC2 のバイア
スをソースと平衡負荷から分離します。
50Ω の RSソースを想定している場合、シングルエンドの回路構
成は、3 ステップで実現できます（を参照）。最初に、次の式を
使用してアンプの入力抵抗（RIN）を計算します。
図 43. シングルエンド入力の負荷回路 （2）
データシート ADL5569
Rev. A － 17/23 －
次の 2 つの式を使用して、シングルエンド・ゲイン（AV1）を計
算します。 ソース・インピーダンス RS とのマッチに必要なシャント成分
（RSHUNT）は、次のように表現されます。
INMATCH
IN
R2 RR
R2 R×
=+
11 1
2 1
SHUNT
S SERIES
R
R R
=−
× + （5） 00 （8） RMATCHは、RSとマッチする入力抵抗値で、次のように計算します。
表 5
50010
50
V1
MATCH S L
S MATCHS
S
AR RR2 R
R R2 R RR R2R R2
=+
× × × +×
+ +
L+
では、複数の目標電圧ゲインに対して、シャント抵抗値を一
覧で示しています。式 6 を使用する場合、ソース抵抗と入力イン
ピーダンスに注意する必要があります。コンデンサのインピーダン
スとリアクタンスが無視できるほど小さいと仮定する前に、
ADL5569 の入力インピーダンスと AC カップリング・コンデンサ
のリアクタンスを考慮してください。 （6） 特定の RSERIESと RLに対して AVを計算するには、次の式を使用
します。
–100
–90
–80
–70
–60
–50
–40
–30
–20
–10
0 500 1000 1500 2000 2500 3000 3500 4000 4500
HD
2 (d
Bc)
FREQUENCY (MHz)
SINGLE-ENDEDDIFFERENTIAL
156
71-2
44
50050V
SERIESA
R
= + （9）
表 5. 直列抵抗による作動ゲイン調整 RS (Ω) Target Voltage Gain (dB) RSERIES (Ω) RSHUNT (Ω)
50 6 169 56.2
図 44. シングルエンド／差動構成の HD2 と周波数の関係
（VOUT = 2V p-p）
ゲイン調整とインターフェース
ADL5569 の実効ゲインは、入力に 2 つの抵抗を直列に追加すれ
ば低減できます。
AC
½ADL5569
½RS
½RS
0.1µF
0.1µF
50Ω
50Ω
500Ω
500Ω
RL
0.1µF
0.1µF
RSERIES
RSHUNTRSERIES
+
–
15
671
-11
0
図 45. 直列抵抗によるゲイン調整
特定の AVゲインと RLに対して直列抵抗（RSERIES）を指定するに
は、次の式を使用します。
RSERIES = (500/AV) − 50 (7)
50 7 147 57.6 50 8 124 59 50 9 105 59 50 10 88.7 60.4 50 11 73.2 63.4 50 12 60.4 64.9 50 13 48.7 66.5 50 14 37.4 69.8 50 15 28 73.2 50 16 19.6 78.7 50 17 12.1 84.5 50 18 5.23 90.9 100 6 169 130 100 7 147 133 100 8 124 140 100 9 105 147 100 10 88.7 158 100 11 73.2 169 100 12 60.4 182 100 13 48.7 205 100 14 37.4 232 100 15 28 280 100 16 19.6 357 100 17 12.1 511 100 18 5.23 1050
データシート ADL5569
Rev. A － 18/23 －
負荷容量の影響 テストの詳細情報とセットアップについては、AN-835アプリケー
ション・ノート「Understanding High Speed ADC Testing and Evaluation」を参照してください。 負荷容量（PCB パターンからの浮遊容量を含む）は、ADL5569
の周波数応答の帯域幅と平坦特性に影響し、過剰なピークを発生
します。5Ω の外部直列抵抗を各出力に追加し、出力から負荷容
量を分離して、効果的にピークを低減することをお勧めします。
0.5pF～2.0pFまでの差動負荷容量を追加した場合のそれぞれの周
波数応答をに示します。
図 48フルスケール（FS）の ADC システムに関して、および に
S/N 比と SFDR を示しています。
40
45
50
55
60
65
70
0 500 1000 1500 2000 2500 3000
SN
RF
S (
dB
FS
)
FREQUENCY (MHz)
AC-COUPLEDDC-COUPLED
156
71-2
47
NOTE: ALL TESTING WAS DONE AT –3dBFS.
25
20
15
10
5
0
–10
–5
GA
IN (
dB
)
156
71-
046
10M 10G
FREQUENCY (Hz)
100M 1G
1.0pF0.5pF0pF
2.0pF 図 47. ADC システムの SNRFS（SNR（フルスケール基準））と
周波数の関係 図 46. 様々な負荷容量で評価した周波数応答、RL = 100Ω
156
71-2
4830
40
50
60
70
80
90
0 500 1000 1500 2000 2500 3000
SF
DR
(d
Bc)
FREQUENCY (MHz)
AC-COUPLEDDC-COUPLED
NOTE: ALL TESTING WAS DONE AT –3dBFS.
GSPS ADC インターフェース
AD9689、デュアル 14 ビット ADC と共に、ADL5569 を使用した
広帯域データ・アクイジション・システムは、図 49に示すよう
に、AC カップリング・アプリケーション向けに開発され、テス
トされています。アンプの後段に接続する抵抗コンデンサ（RC）フィルタは、ADC の入力容量によって形成されるポールと連動
して、アンプで発生する広帯域ノイズと帯域外の高調波を減衰さ
せます。また、RC フィルタは、シャープなスイッチング・パル
ス（ADC 内部サンプリング回路から発生するチャージ・インジェ
クション）がアンプ出力に達して、非線形効果が生じることを防
止しています。不要な信号がアンプを圧迫したり、ADC に到達
したりしないように、ADL5569 アンプの前段には、システムの
除去条件に対応した追加のバンド・パス・フィルタも必要になり
ます。通常、このフィルタはベンチ・テストの実行時に追加され
ます。
図 48. ADC システムの SFDR と周波数の関係
ADL5569
AVDD 5.0V
AVDDx DRVDDx
30Ω50Ω
50Ω
10kΩVCOM
VIPVCC
PDB
EPADVIN
AVDD5.0V
10kΩ 200Ω 0.35pF
ADCINTERNAL
INPUT Z
AD9689
VCM
30Ω
5Ω
5Ω
10Ω
10Ω
0.1µF
ANALOGINPUT
TCM2-43X+
INPUTZ = 50Ω
0.1µF
0.1µF
0.1µF
50Ω
50Ω
5Ω 2.7nH
2.7nH5Ω
156
71-1
15
AVDD 3.3V
5.1nH
0.1µF
0.1µF
0.1µF
0.5pF 1pF
図 49. 広帯域 3.2GHz 帯域幅、AC カップリング ADC インターフェースの例：AD9689 を駆動する ADL5569
データシート ADL5569
Rev. A － 19/23 －
15
671-
11
4–20–19–18–17–16–15–14–13–12–11–10
–9–8–7–6–5–4–3–2–10
10M 100M 1G 10G
FU
ND
AM
EN
TA
L P
OW
ER
(d
BF
S)
FREQUENCY (MHz)
AC-COUPLEDDC-COUPLED
NOTE: ALL TESTING WAS DONE AT –3dBFS.
にツー・トーン相互変調歪み性能（IMD2 および IMD3）を示し
ます。広帯域アンチエイリアシング・フィルタを使用した、この
シグナル・チェーンの相対的な通過帯域周波数応答をに示します。
156
71-
250–80
–75
–70
–65
–60
–55
–50
–45
–40
100 200 300 400 500 600 700 800 900 1000
IMD
2A
ND
IM
D3
LE
VE
L (
dB
c)
FREQUENCY (MHz)
IMD2IMD3
AC-COUPLEDDC-COUPLED
NOTE: ALL TESTING WAS DONE AT –9dBFS FOR BOTH TONES.
図 51. 測定された相対的周波数応答
DC 信号を受信するには、ADL5569 の特別な条件に適合し、連動
するコンバータのコモンモード電圧の条件に適合するようにアン
プをレベル・シフトする必要があります。ADL5569 の設計例
（1.5GHz）を
図 50. 測定されたツー・トーン IMD2/IMD3 性能
図 52に示します。この設計では、VCC ピンと VCC2ピンに+3.3V の両電源、グラウンド・ピンと露出パッド（EP）ピン
に-2.0V の両電源を使用しています。これらの両電源を使用する
ことで、デバイスのパワーダウン・ピン（PDB および PDB2）の
内部ロジックも 1.0V にレベル変換され、デバイスがイネーブル
になります。
図 52に示す例では、入力コモンモード電圧 0.0V でシングルエン
ド入力の設計を実現しています。出力コモンモード電圧は、AD9689アナログ入力とのインターフェースに 1.4V を印加するように設
計されています。
156
71-1
52
ADL5569
AVDD +3.3V
DRVDD
2kΩVCOM
VIPVCC
PDB VOP
VONEPADVIN
AVDD +3.3V15.4kΩ 200Ω 0.35pF
ADCINTERNAL
INPUT Z
AD9689AND
AD9208
VCM
ANALOGINPUT
INPUTZ = 50Ω
0.1µF
AVDD –2.0V
AVDD DVDD
180Ω
5Ω
5Ω
10Ω
10Ω
650Ω 750Ω
750Ω
33Ω
AVDD 3.3V
5.1nH
100Ω
650Ω
AVDD –2.0V
AVDD –2.0V AVDD –2.0V
VIN = VIP = 0.0VVCOM = +1.4V
VOP = VON = +1.4
AVDD +3.3V
AVDD +3.3V
VIN+
VIN–
図 52. 1.5GHz 帯域幅、DC カップリング ADC インターフェースの例：AD9689 および AD9208を駆動する ADL5569
データシート ADL5569
Rev. A － 20/23 －
ハンダ処理と推奨されるランド・パターン 評価用ボード
に ADL5569 の推奨パターンを示します。ADL5569 は、2.5mm×
3mm の LFCSP に収納され、露出グラウンド・パッド（EPAD）を
備えています。このパッドは内部でチップのグラウンドに接続さ
れています。熱抵抗を最小限に抑えて、電気的性能を維持するに
は、パッドを PCB の低インピーダンス・グラウンド・プレーン
に接続し、ハンダ付けします。熱抵抗を更に低減するには、パッ
ドの下にあるすべての層でグラウンド・プレーンをビアで接続す
ることが推奨されます。
ADL5569-EVALZ評価用ボードの全般的なブロック図をに示しま
す。ADL5569-EVALZの回路図がに示され、いくつかのオプション
が提示されます。ADL5569-EVALZ では、5V の単電源を使用し
ています。この電源は 10µFと 0.1µFのコンデンサでデカップリン
グされます。オンボード・レギュレータは、2.5V のコモンモー
ド電圧と 3V のロジック電源電圧を供給し、パワーダウン機能を
イネーブル／ディスエーブルにします。
また、シングルエンド・アプリケーション用のアンプで、未使用
の入力と出力を終端できるように、いくつかの終端オプションが
用意されています。 ランド・パターンの設計とレイアウトの詳細については、AN-772アプリケーション・ノート「A Design and Manufacturing Guide for the Lead Frame Chip Scale Package (LFCSP)」を参照してください。 ADL5569 の評価用ボード・オプションについては、アナログ・
デバイセズセールスにお問い合わせください。 ADL5569-EVALZのランド・パターンは、90.5°C/W でシミュレー
ション用の熱抵抗（θJA）を提供します。 1
56
71-
117
0.1µF
0.1µF
VIN
VCOM
VIP
0.1µF
0.1µF
VS
0.1µF
ADL5569AMPLIFIER 1
10µF
15
671
-11
6
SMA
SMA
SMA
SMA
0.01µF
図 54. ADL5569-EVALZ 評価用ボードの全般的なブロック図
図 53. 推奨されるランド・パターン
データシート ADL5569
Rev. A － 21/23 －
SIN
GL
E-E
ND
ED
CO
NF
IGU
RA
TIO
N T
O D
IFF
ER
NT
IAL
, GA
IN=
18
DB
CH
AN
GE
R1
= 0Ω
, R 2
= D
NI,
R3
= 1
00Ω
. R4
= 2
5Ω
10
µF
10
µF
142
-070
1-8
51
AV
DD
_3P
3V
VC
OM
AV
DD
_3
P3
V
142
-070
1-8
51
0.1
µF
0.1
µF
5.1
14
2-0
70
1-8
51
14
2-0
70
1-8
510
.00
1µ
F
14
2-0
70
1-8
51
35
.7kΩ
142
-07
01
-85
1
0
10
.7kΩ
35
.7kΩ
35
.7kΩ
35
.7kΩ
DN
I1
0kΩ
10
kΩ
10kΩ
16
.9kΩ
4.7
µF
AV
DD
_3
P3
V
0.0
01
µF
4.7
µF
4.7
µF
33N
H
313
7-1
-00
-15
-00-
00-
08-
0
AV
DD
_3P
3V
AV
DD
_P
5V
33N
H
4.7
µF
4.7
µF
AD
M7
17
0A
CP
Z-5
.0
4.7
µF
TS
W-1
02-0
8-G
-S
DN
I
5.1
120
OH
M A
T 1
00M
EG
HZ
VC
OM
(2.5
V)
10
µF
4.9
9kΩ
4.9
9kΩ
0.0
1µ
F
AV
DD
_P
5V
0.0
1µ
F
0.0
1µ
F
0.1
µF
35
.7kΩ
0.0
1µ
F
35
.7kΩ
35
.7kΩ
0.1
µF
0
5.1
DN
I
0
DN
I
DN
I
0.1
µF
0
AD
M7
17
0A
CP
Z-5
.0
0.1
µF
0.0
1µ
F
5.1
14
2-0
701
-85
1
AV
DD
_3P
3V
0.0
1µ
F
AV
DD
_3
P3V
313
7-1
-00
-15
-00-
00-
08-
0
313
7-1
-00
-15
-00-
00-
08-
0
14
2-0
701
-85
1
0.0
1µ
F
DN
ID
NI
10
kΩ
0.0
1µF
AV
DD
_P
5V
0.0
1µF
DN
I
AD
L55
69
1µF
1µF
35
.7kΩ
0.0
1µF
VC
OM
R1
R2
R3
R4
C2
C1
A1
311
PAD
16 6
148
15 71 52 4
13
912
10
R6
R7
R9
R1
0
R5
P1
1 2 3
C3
P2
1 2 3
C4
R8
C9
C1
0
R1
3
R1
4
R1
1R
12
R1
6R
15
P3
1 2
E1
12
C8
C7
C1
1
C6
C5
U1
5
PA
D6
348 71 2
C12
C1
6C
20
C1
4
C2
4C
18
E2
12
R1
7
R1
8R2
1
C2
2
TP
1
1
C1
5
C13
U2
5
PA
D6
348 71 2
R20
R2
2
C1
7
R19
C1
9C
21
E3
12
C2
3C
25
TP
2
1
R2
3
R2
5
C2
6
C2
7
R2
6
R2
4
R3
1R
27
R2
9C
28
R3
2
R3
0
R28
C2
9
J3
1
23
45
J4
1
23
45
J1
1
23
45
J21
23
45
J6
1
23
45
J5
1
23
45
J8
1
23
45
J7 1
23
45
TP
3
1
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
PAD
PD
B1
VC
OM
1
VCC1
VO
N1
VO
P1
GND
VO
P2
VO
N2
VCC2
VC
OM
2P
DB
2V
IN2
VIP
2
GND
VIP
1V
IN1
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
EP
VIN
VIN
GN
D
EN
SS
SE
NS
E
VO
UT
VO
UT
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
EP
VIN
VIN
GN
D
EN
SS
SE
NS
E
VO
UT
VO
UT
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
AG
ND
15671-118
図 55. ADL5569-EVALZ 評価用ボードの回路図
データシート ADL5569
Rev. A － 22/23 －
表 6. 部品表 Qty. Reference Designator Description Manufacturer Part Number
1 A1 IC, dual-channel amplifier Analog Devices ADL5569 10 C1 to C6, C8 to C11 0.01 µF capacitors, ceramic, X7R Murata GRM033R71A103KA01D 6 C12, C13, C16, C17, C20, C21 4.7 µF capacitors, ceramic, X5R Murata GRM155R60J475ME87D 2 C14, C15 0.001 µF capacitors, ceramic, X7R Murata GRM033R71E102KA01D 2 C18, C19 1 µF capacitors, ceramic, X5R Taiyo Yuden AMK063ABJ105MP-F 6 C22, C23, C26 to C29 0.1 µF capacitors, ceramic, X5R Murata GRM033R60J104KE19D 2 C24, C25 10 µF capacitors, ceramic X5R Taiyo Yuden AMK105CBJ106MV-F 1 C7 10 µF capacitor ceramic, X5R Murata GRM21BR61C106KE15L 1 E1 120 Ω at 100 MHz, ferrite bead, 0.07 Ω, 1.5 A Murata BLM18SG121TN1D 2 E2, E3 33 nH, chip inductors, 0.06 Ω, 1.3 A Coilcraft, Inc. 0402AF-330XJL 8 J1 to J8 PCB SMA connectors, 50 Ω, end launch jack Cinch Connectivity Solutions 142-0701-851 2 P1, P2 Connector headers, straight, three position Samtec TSW-103-08-G-S 1 P3 Connector PCB header, two position Samtec TSW-102-08-G-S 8 R1 to R4, R23 to R26 35.7 kΩ resistors, precision thick film chip Panasonic ERJ-1GEF3572C 4 R13, R14, R29, R30 0 Ω resistors, 0201 Panasonic ERJ-1GE0R00C 1 R17 16.9 kΩ resistor, 0201 Panasonic ERJ-1GEF1692C 1 R19 10.7 kΩ resistor, 0402 Vishay Precision Group CRCW040210K7FKED 2 R21, R22 4.99 kΩ resistors, 0201 Samsung RC0603F4991CS 4 R5, R8, R18, R20 10 kΩ resistors, 0201 Panasonic ERJ-1GNF1002C 4 R6, R7, R9, R10 5.1 Ω resistors, 0201 Yageo RC0201JR-075R1L 3 TP1, TP2, TP3 Connector PCB pin test points Mill-Max 3137-1-00-15-00-00-08-0 2 U1, U2 IC ultralow noise, high PSRR, low dropout (LDO)
regulators Analog Devices ADM7170ACPZ-5.0
156
71-
119
15
671-
120
図 57. ADL5569-EVALZ 評価用ボードのレイアウト、最下層
図 56. ADL5569-EVALZ 評価用ボードのレイアウト、最上層
データシート ADL5569
Rev. A － 23/23 －
外形寸法
1
BOTTOM VIEWTOP VIEW
SIDE VIEW
16
589
1213
4
2.602.502.40
3.103.002.90
0.600.550.50
0.05 MAX0.02 NOM
0.15 REF
COPLANARITY0.08
PIN 1INDICATOR
06-1
7-2
016
-A
PK
G-0
05
45
2
EXPOSEDPAD
SEATINGPLANE
0.300.250.18
0.450.400.35
0.50BSC
1.401.301.20
0.400.300.20
0.45 REF
0.70 REF
FOR PROPER CONNECTION OFTHE EXPOSED PAD, REFER TOTHE PIN CONFIGURATION ANDFUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.
図 58. 16 ピン・リードフレーム・チップスケール・パッケージ［LFCSP］
2.5 mm × 3 mm ボディ、0.55 mm パッケージ高 （CP-16-44）
寸法：mm
オーダー・ガイド 1 Model Temperature Range Package Description Package Option Marking Code
ADL5569BCPZ −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16-44 ET ADL5569BCPZ-R7 −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16-44 ET ADL5569-EVALZ Evaluation Board 1 Z = RoHS 準拠製品
