EDA Cloud Full-custom Flow Outlineedacloud/EDACloud_FC_v4.6.pdf · A.1 將T18 PDK files 拷貝至帳號根目錄下: cp -r /cad/PDK/T18 ~ (~ 符號為根目錄之意) A.2 進到~/T18/Laker

第頁 1

EDA Cloud Full-custom Flow Outline

1. EDA Cloud製程資料庫...……………………2

2. Laker Layout….…………………………....4

3. Laker ADP …………………………………...7

Appendix: T18 Laker PDK library………………..17

4. Hspice ………………………………………18

5. Virtuoso Layout ……………………………20

6. Virtuoso ADE……………………………….22

7. Calibre DRC………………………………...31

8. Calibre LVS………………………………….34

9. Calibre PEX…………………………………38

第頁 2

EDA Cloud Full-custom Flow 使用說明

1 EDA Cloud 製程資料庫:

1.1 登入至 TSRI EDA Cloud 後，開啟 terminal 後鍵入 help，即會顯示出

EDA Cloud 所支援的相關資料位置與相關指令

help

即會出現以下的四個項目

help PDK (鍵入該指令後，即會出現 Full Custom 製程相關資料)

help CBDK(鍵入該指令後，即會出現 CBDK 製程相關資料)

help gui_cmd

(鍵入該指令後，即會出現 GUI 介面軟體呼叫指令，請注意 EDA

Cloud 上之 GUI 介面軟體均不可背景執行，故請勿加”&”背景執

行符號)

help batch_cmd(鍵入該指令後，即會出現 bacth mode 軟體相關指

令)

詳細內容請參考 EDA Cloud 使用者手冊文件內容 3. EDA Cloud 系統

使用說明

1.2 在 terminal 下鍵入 help PDK 後，即會出現相關 PDK files 的資料夾位

置與 PDK 檔案列表文件

help PDK

以 TN90GUTM 為範例:

TN90GUTM

PDK files: /cad/PDK/TN90GUTM

Protected PDK list: /cad/PDK/TN90GUTM/PDK_TN90GUTM.list

開啟/cad/PDK/TN90GUTM/PDK_TN90GUTM.list 即可看到相關

PDK 資料，下列出部份資料

nedit /cad/PDK/TN90GUTM/PDK_TN90GUTM.list&

==Laker==========================================================

Technology file:

/PDK/TN90GUTM/Laker/laker_90nm_MM_3XTM_1P9M_6X1Z1U_22b.tf

== Spectre models================================================

modelcard: /cad/PDK/TN90GUTM/Spectre/crn90g_3d3_lk_v1d2_usage.scs

corner: /cad/PDK/TN90GUTM/Spectre/crn90g_3d3_lk_v1d2.scs.header

(列出 TN90GUTM 所提供的相關 Spectre corner 參數)

http://www2.cic.org.tw/~edacloud/EDACloud_v4.6.pdf

第頁 3

models: /cad/PDK/TN90GUTM/TN90GUTM_device_model

(列出 TN90GUTM 所提供的相關 Spectre device model name)

== Hspice models=================================================

modelcard: /cad/PDK/TN90GUTM/Hspice/crn90g_3d3_lk_v1d2_usage.l

corner: /cad/PDK/TN90GUTM/Hspice/crn90g_3d3_lk_v1d2.l.header

(列出 TN90GUTM 所提供的相關 Hspice corner 參數)


(列出 TN90GUTM 所提供的相關 Hspice device model name)

1.3 將 PDK files 拷貝至帳號根目錄下:

cp -r /cad/PDK/TN90GUTM ~ (~ 符號為根目錄之意)

ls ~ (list 之意，查看是否將 TN90GUTM 資料夾拷貝至自己帳

號的根目錄下)

1.4 TSRI EDA Cloud 提供 nedit 文字編輯器，欲編輯文字檔案即可在

termianl 下打入 nedit 檔案名稱& (example: nedit inv.sp&)。

第頁 4

2 Laker Layout

2.1 先於根目錄下建立放置 Laker 資料之資料夾位置，並在該資料夾位置下

開啟 ADP

mkdir Laker

cd Laker

Rlaker

2.2 建立 Laker 的 Library

2.3 建立 Laker 的 Library

另開一個 terminal，在 terminal 下鍵入 help PDK

此時出現 TN90GUTM 的相關 PDK 資料:

TN90GUTM


Protected PDK list: /cad/PDK/TN90GUTM/PDK_TN90GUTM.list

此時打入 nedit /cad/PDK/TN90GUTM/PDK_TN90GUTM.list&

可以查看到 TN90GUTM 的 Laker Technology File

== Laker =================================================================

Technology file:


Library(Main Window) New

Library Name 設為 TN90LAYOUT

Technology File: ASCII File 欄位貼上為上步驟所顯示之位置:


第頁 5

2.4 建立新 Cell，CellNew，可找到剛才建好的 library “TN90LAYOUT”

2.5 利用 Laker L2 Rule Driving 功能進行 Layout。

第頁 6

2.6 在 Laker Main WindowFileExportStream，轉出 GDS 檔後，再

根據本文件後所敘述之 7.Calibre DRC、8.Calibre LVS、9.Calibre PEX

描述進行 Calibre 相關驗證。

2.7 在 Layout 視窗VerifyCalibreStart RVE，將步驟 2.6 進行 Calibre

驗證後之結果匯入查看。

第頁 7

3 Laker ADP

3.1 先於根目錄下建立放置 Laker 資料之資料夾位置，並在該資料夾位置下

開啟 ADP

mkdir Laker

cd Laker

Radp

3.2 建立 Laker ADP 的 Library

在 terminal 下鍵入 help PDK

Library(Main Window) New

Library Name 設為 T90Project

在 terminal 下鍵入:


此時會出現 TN90GUTM,製程 Laker technology file 所在之位置:


Technology File: ASCII File 欄位貼上上一步驟顯示之位置:


第頁 8

3.3 Open Cell(Main Window)設定 Cell 為 INV4，建立 Schematic。

3.4 依據以下參考步驟，建立 Laker ADP 之 INV4 的 Schematic。

PMOS4請選取Create Instance (i)，選取”analogADP” Library

中的 pmos4 cell，並根據下面 INV4 電路圖填入參數。

NMOS4 請選取 Create Instance (i) ，選取 ”analogADP”

Library 中的 nmos4 cell，並根據下面 INV4 電路圖填入參數。

Create Port，建立 Input、Output、InOut Port。

第頁 9

3.5 建立 INV4 之 Symbol

Create (Design Window) Generate Symbol

3.6 建立 Simulation Cell，並匯入 INV4 Symbol 接上相關訊號源，如下圖

所示。

3.7 完成後之 Schematic 如下圖所示，並按下視窗上之 simulation 按鍵，

呼叫出 Laker ADP Simulation Console。

第頁 10

3.8 在 Simulator Setting 中，設定 Simulator 為 HSPICE，如下圖所示。

3.9 設定模擬結果資料夾位置，ADP 自動在開啟軟體的目錄下，建立

simulation 資料夾，以存放所有相關模擬結果，Environment Setting

Work Directory。

3.10 設定模擬溫度為攝氏 45 度。

3.11 設定 Analyses，選擇 OP、DC、Tran 分析 :

OP :Format 設定為 All

第頁 11

DC : Sweep Variable 設為 temp，Start :0，Stop :85、Step :1000

Tran : 設定 Step :0.001n, Stop :100u, Start :0。

3.12 設定 Options :

設定 POST=2 Add

第頁 12

3.13 在/cad/PDK/TN90GUTM/PDK_TN90GUTM.list 文件中列出 Hspice

models 的檔名為 crn90g_3d3_lk_v1d2.l

== Hspice models=================================================




models: /cad/PDK/TN90GUTM /TN90GUTM_device_model


在 Others 欄位填入 .LIB crn90g_3d3_lk_v1d2_usage.l tt_lib 之

simulation model library，注意只需填入 model file 的檔名即可，不需要

填入任何的路徑。

3.14 按下出 Laker ADP Simulation Console 視窗NetlistCreate，產生

出 Netlist，並查看相關內容，注意 model file 僅須填檔名即可。

第頁 13

3.15 進到步驟 3.9 所建立的 simulation 資料夾內，進到 Simulation/test1/

內，內有步驟 3.14 所產生出之 Netlist File(ex :Simulation_t.sp)，並執

行 Qhspice 模擬。

cd ./simulation/Simulation/test1

ls 查看*.sp 檔。

Qhspice Simulation_t.sp

(執行 Qhspice batch mode simulation)

Qhspice 建立一個目錄，名稱為 HSPICE_result，執行 showq 可看 job

是否已在執行。

Qhspice 執行結束後，會把結果檔案複製在 HSPICE_result 目錄。

第頁 14

3.16 把模擬結果讀回 Laker ADP ， ToolsAnnotate OP ， Load

HSPICE_result 下的 hspice.log

第頁 15

3.17 使用 waveform analyzer 觀看模擬波形

3.18 關閉 ADP 軟體，在 terminal 下鍵入 Rlaker 開啟 Laker 軟體，在 Laker

Main Window File Expand Schematic，啟動 LakerL3 功能。

Library Name 選擇 T90Project。

Top Cell Name 選擇 INV4。

Target Library Name 填入 T90Project。

Technology File 選擇 Attach to Library:T90Project

Model Map File 選擇 Model Map File:T90LakerL3.map

第頁 16

3.19 步驟 3.18 中之 Model Map File: T90LakerL3.map 內容如下:

3.20 在 INV4 視窗利用 Laker L3 功能進行 layout。

第頁 17

3.20 在 Laker Main WindowFileExportStream，轉出 GDS 檔後，再

根據本文件後所敘述之 7.Calibre DRC、8.Calibre LVS、9.Calibre PEX

描述進行 Calibre 相關驗證。

3.21在 Layout視窗VerifyCalibreStart RVE，將步驟 3.20進行 Calibre

驗證後之結果匯入查看。

Appendix: T18 Laker PDK Library 開啟:

A.1 將 T18 PDK files 拷貝至帳號根目錄下:

cp -r /cad/PDK/T18 ~ (~ 符號為根目錄之意)

A.2 進到~/T18/Laker 資料夾下開啟 Radp，即可看到 T18 Laker PDK

Library: tsmc18rf

cd ~/T18/Laker

Radp

T18 Laker L3 於步驟 3.18 中所需的 Model Map File 已置於

~/T18/Laker 下的 model.map 檔。(相關使用可參考 Analog IC

Design using ADP and Laker, 2014 講義)

第頁 18

4 Hspice batch mode simulation

在本文件第三個部份 Laker ADP 部份，提供一個從前端 Hspice 模擬至

後段 Layout 完整的 Synopsys EDA Tool 設計流程，但若使用者欲執行

Hspice batch mode 模擬，也可依照以下步驟執行。

4.1 在 termial 下輸入


== Hspice models=================================================




models: /cad/PDK/TN90GUTM/ TN90GUTM_device_model


4.2 在/cad/PDK/TN90GUTM/PDK_TN90GUTM.list 文件中列出 Hspice

models 的檔名為 crn90g_3d3_lk_v1d2.l。

4.3 先編輯完電路模擬檔(ex:inv.sp 檔)，其中在 simulation model 的部份，

鍵入.LIB crn90g_3d3_lk_v1d2_usage.l tt_lib，model file 只需填

入 model name 即可，不需要填入任何的路徑。

4.4 為縮減所產生的模擬檔，請在 Hspice 檔案內鍵入

.option post=2 probe print 設定以儲存必要輸出之模樣結果。

並利用.probe 與.print 指令，選取必要輸出的模擬結果，以減少模擬輸

出結果檔案大小。

4.5 在 termianl 下鍵入 help batch_cmd，即可看到 Hspice batch mode

模擬指令為 Qhspice。

4.6 執行 Qhspice 模擬，請不要加-lis 指令(相關 list 檔會自動放置於在模

擬後系統產生的 HSPICE_result 資料夾內) ，而 multi-thread 功能部份

系統設定每個使用者最多只能使用 4 個 thread 的運算能力(ex:-mt 4)

Qhspice inv.sp -mt 4

第頁 19

4.7 Qhspice 模擬後，系統會自動產生 HSPICE_result 資料夾，所有的模擬

資訊均會放置於該目錄內，EDA Cloud 提供兩套波形觀看軟體提供使

用者觀看波形，以下為開啟指令。

Rcx (CustomExploser)

Rcscope (Cosmos Scope)

help gui_cmd (該指令可顯示 EDA Cloud 上所提供的 GUI 介面

軟體的開啟指令)

4.8 在 EDA Cloud 上使用 Custom Exploser 軟體觀看波形時，請不要使用

Wave Marching 功能，此功能會佔用大量的 IO 頻寬，請使用 Update

Waveform Files (請按 Ctrl+A) 功能更新波形檔。

第頁 20

5 Virtuoso Layout

5.1 請先將 PDK file 拷貝至根目錄下: (相關路徑請查看步驟 1-2)

cp -r /cad/PDK/TN90GUTM ~ (步驟 1-6)

5.2 進到 ~/TN90GUTM/Virtuoso 下，先查詢是否已將 cds.lib 、

display.drf、.cdsinit 檔拷貝至目錄下:

cd ~/TN90GUTM/Virtuoso

ls -al (查看 Virtuoso 下相關檔案)

cds.lib (Ricfb 軟体相關設定)

display.drf (圖層顏色設定檔)

.cdsinit (Calibre 軟體設定檔)

5.3 在~/TN90GUTM/Virtuoso 下開啟 icfb 軟體

Ricfb (開啟 CIW 視窗，請勿鍵入&背景執行苻號)。

nedit /cad/PDK/ TN90GUTM /PDK_ TN90GUTM.list&

此時可找到TN90GUTM製程Virtuoso technology file所在之位置:

File NewLibrary…

Library Name 設為 TN90Project

#Virtuoso

/PDK/TN90GUTM/Virtuoso/virtuoso_90nm_3XTM_1P9M_6X1Z1U_2.3a.tf

第頁 21

在 ASCII Technology File 下鍵入:

/PDK/TN90GUTM/Virtuoso/virtuoso_90nm_3XTM_1P9M_6X1Z1U_2.3a.tf

從 CIW 叫出 library Manager: ToolsLibrary Manager…，可

看到 TN90Project library 已建立，同時因為上一步有 copy

cds.lib，Library Manager 內也可找到 tsmcN90rf 的 library。

5.4 在 Library Manager 執行 FileNewCell View…，建立 INV4 的

layout

5.5 之後便可依正常程序畫 layout

5.6 在 CIW 視窗FileExportStream，轉出 GDS 檔後，再根據本文件

後所敘述之 7.Calibre DRC、8.Calibre LVS、9.Calibre PEX 描述進行

Calibre 相關驗證

5.7 在 Layout 視窗CalibreStart RVE，將步驟 5.6 進行 Calibre 驗證後

之結果匯入查看。

第頁 22

6 Virtuoso ADE

6.1 先於根目錄下建立 PDK 資料夾作為放置 PDK 資料之資料夾位置，並

將 PDK 相關資料拷貝至此，並在 Virtuoso 資料夾下開啟 icfb

mkdir PDK

cd PDK

help PDK

列出 TN90GUTM 的 PDK files 路徑:

TN90GUTM:


cp -r /cad/PDK/TN90GUTM/ .

將 PDK files 資料庫拷貝至 PDK 資料庫下

cd ./TN90GUTM/Virtuoso

Ricfb 開啟 CIW 視窗。

6.2 在 CIW 視窗File NewLibrary…

Library Name 設為 TN90Project

Technology File 選擇 Attach to an existing techfile，

Technology File 選擇 tsmcN90rf

第頁 23

6.3 在 Library Manager 執行 FileNewCell View…，建立 INV4 的

schematic

6.4 依據以下參考步驟，建立 Laker ADP 之 INV4 的 Schematic。

PMOS4 請選取 Add Instance (i)，Library 選 tsmcN90rf 中的

pch cell，View 選取 Symbol 並填入參數。

NMOS4 請選取 Add Instance (i)，Library 選 tsmcN90rf 中的

nch cell，View 選取 Symbol 並填入參數。

第頁 24

6.5 建立 INV4 symbol view。

DesignCreate Cellview From Cellview…，

6.6 在 Library 下建立一個用來模擬電路使用的 Schematic Cell

View，Cell Name 取名為 SIMULATION，在該 Schematic 視窗下利用

前所述的 Instance 功能，將建好的 INV4 Symbol View 匯入，並匯入

analogLib 內的相關訊號源、接地與相關外接元件，並按下視窗左端的

Check and Save 鍵，確認電路無任何 error 與 warning 後，即可透過

Tools Analog Environment(如圖 1-9 所示)呼叫 Virtuoso Analog

Design Environment, ADE視窗(如圖 1-10所示)，準備進行電路模擬。

第頁 25

6.7 開啟 ADE 視窗後首先需設定 Simulator 與模擬結果所放置的資料

庫位置，在 ADE 視窗下按下 SetupSimulator/Directory/Host 即會

跳出設定視窗(如圖 1-11 所示)，在 Simulator 欄位選擇 spectre 軟體，

Project Directory 名字為 simulation。

6.8 接下來在 Setup Model Libraries 呼叫 Model Library Setup 視

窗，再填入欲模擬的 Section 設定(ex: ss_lib)，再按 Change 更改相關

設定。

開啟/cad/PDK/TN90GUTM/PDK_TN90GUTM.list 即可看到相關

PDK 資料，下列出部份資料


== Spectre models================================================

modelcard:/cad/PDK/TN90GUTM/Spectre/crn90g_3d3_lk_v1d2_usage.scs

corner: /cad/PDK/TN90GUTM/Spectre/crn90g_3d3_lk_v1d2.scs.header

(列出 TN90GUTM 所提供的相關 Spectre corner 參數)


(列出 TN90GUTM 所提供的相關 Spectre device model name)

第頁 26

6.9 設定完 Simulator 與 Model Libraries 後，接下來是要設定

Analyses，在 ADE 視窗 AnalysesChoose，在跳出的 Choosing

Analyses 視窗下，選擇欲執行的電路模擬類別與相關設定後，按下

Apply 後即會在 ADE 視窗下的 Analyses 欄位顯示所欲模擬的種類。

6.10 在 ADE 視窗Outputs Save All (或 To Be Saved Select On

Schematic點選 schematic上欲存之節點電流電壓資訊再按 ESC鍵

結束)設定欲儲存的相關電壓、電流相關資訊。

6.11 完成相關模擬設定後執行 SimulationNetlist and Debug AHDL

產生模擬檔案。

第頁 27

跳出 HDK debug 視窗，會出現 crn90g_3d3_lk_v1d2_usafe.scs 檔無

法開啟的錯誤(如下圖所示)，這是因為.scs 檔放置於 EDA Cloud 後台

Sever，前台無權限開啟的原因，請忽略該錯誤。

6.12 上一步驟所產生出來的檔案會放在

~/simulation/SIMULATION/spectre/schematic/netlist 裏，開一個新

terminal並進到~/simulation/SIMULATION/spectre/schematic/netlist

目錄，在此目錄內呼叫 Qspectre 模擬。

cd ~/simulation/SIMULATION/spectre/schematic/netlist

ls 查看*.scs 檔。

Qspectre –format sst2 +escchars input.scs

Qspectre –format sst2 +escchars input.scs +aps +mt=4

(Qspectre Multi-Thread 功能，最多可使用+mt=16)

Qspectre 建立一個目錄，名稱為 SPECTRE_result，執行 showq 可看

job 是否已在執行。

Qspectre 執行結束後，會把結果檔案複製在 SPECTRE_result 目錄。

6.13 把 SPECTRE_rsult 下 input.raw 下所有檔案複製到../psf

cp SPECTRE_result/input.raw/* ../psf

6.14 回到 Analog Design Environment 視窗，執行 ResultsSelect...

第頁 28

選擇 schematic 後按 OK，模擬結果便貼回 schematic

6.15 在 Schematic 視窗EditComponent Display，秀出電路相關元

件電壓資訊。

第頁 29

6.16 接下來可以用ResultsDirect Plot選取 Schematic上節點ESC

鍵，觀看模擬結果

6.17 在 INV4 Schematic 視窗Design SynthesisLayout XLCreate

New，產生 INV4 之 Virtuoso Layout 視窗。

第頁 30

6.18 在 INV4 Virtuoso Layout 視窗 DesignGen From Source，產生相

關元件 Layout。

6.19 在 CIW 視窗FileExportStream，轉出 GDS 檔後，再根據本文件

後所敘述之 5.Calibre DRC、6.Calibre LVS、7.Calibre LPE 描述進行

Calibre 相關驗證

6.20 在 Layout 視窗CalibreStart RVE，將步驟 7 進行之 Calibre 驗證結

果匯入查看。

第頁 31

7 Calibre DRC

7.1 請複製

”/cad/PDK/TN90GUTM/Calibre/TN90GUTM_DRC.rule” 到執行

Qcalibre DRC 的目錄，並修改 TN90GUTM_DRC.rule 內容。

7.2 欲設定 DRC Area 區域，可在 TN90GUTM_DRC.rule 加入以下指令

LAYOUT WINDOW CLIP YES

LAYOUT WINDOW 區域左下角 X, Y 座標右上角 X, Y 座標

EX: LAYOUT WINDOW CLIP YES

LAYOUT WINDOW -21.72 -20.915 27.52 39.685

7.3 開始執行 Qcalibre DRC 程式

Qcalibre -drc -hier -turbo_all TN90GUTM_DRC.rule

Qcalibre 建立一個目錄，名稱為 CALIBRE_result，執行 showq 可看

job 是否已在執行。執行結束後，會把結果檔案複製在 Calibre_result

目錄。

Qcalibre -drc -hier -turbo_all TN90GUTM_DRC.rule

(執行 Hierarchical DRC 驗證。)

Qcalibre -drc TN90GUTM_DRC.rule

(執行 Flat DRC 驗證。執行 Flat DRC 不需加-flat 指令，且由於 flat

DRC 不支援 multi-cpu，故不能加-turbo_all 指令)

Qcalibre -help

(可查看 Qcalibre 相關指令)

LAYOUT PATH "GDS 檔案名稱"

LAYOUT PRIMARY "TOP CELL 名稱"

// Do not modify next line

INCLUDE TN90GUTM_DRC_RULE

第頁 32

7.4 Qcalibre DRC 驗證完成後，產生了 DRC_RES.db 檔，請透過以下步驟

將 DRC 結果導入 Laker 或 Virtuoso 軟體。

Layout 視窗 (Virtuoso)CalibreStart RVE Open Calibre

Database 選擇 Database Type 為 DRC/REC 按將

CALIBRE_result 內的 DRC_RES.db 檔選入。

7.5 CALIBRE_result 內的 DRC.rep 檔即為產生出的 drc.summary 檔，若

Qcalibre 執行失敗，請查看 calibre_DRC.log 檔。

7.6 可於EDA Cloud Terminal下鍵入Qcalibre -help查看Qcalibre指令

相關範例。

7.7 Auto_Dummy Script: 請先將 TN90GUTM_DummyMetal.rule 與

TN90GUTM_DummyODPO.rule 拷貝至執行 Qcalibre DRC 的目錄，

並修改 LAYOUT PATH 與 LAYOUT PRIMARY 欄位

第頁 33

Ex: TN90GUTM_DummyODPO.rule

Ex: TN90GUTM_DummyMetal.rule

修改完畢後執行 Qcalibre -drc Dummy.rule

Ex: Qcalibre -drc TN90GUTM_DummyMetal.rule

則會在系統產生的CALIBRE_result資料夾內，產生相關的dummy.gds

檔，將這些檔案拷貝至開啟 Laker 的資料夾下後，Stream in 至 Laker

內，用呼叫 Instance 的方式將 dummy cell import 至 layout 內，請將

dummy cell 的左下角座標設為(0, 0)即可。




INCLUDE TN90GUTM_DummyMetal_rule




INCLUDE TN90GUTM_DummyODPO_rule

第頁 34

8 Calibre LVS

8.1 請複製

”/cad/PDK/TN90GUTM/Calibre/TN90GUTM_LVS.rule” 到執行

Qcalibre DRC 的目錄，並修改 TN90GUTM_LVS.rule 內容。

LAYOUT PRIMARY " TOP CELL 名稱"

LAYOUT PATH " GDS 檔案名稱"

LAYOUT SYSTEM GDSII

LAYOUT CASE YES

SOURCE PRIMARY " TOP CELL 名稱"

SOURCE PATH "spice 檔案名稱"

SOURCE SYSTEM SPICE

SOURCE CASE YES

TEXT DEPTH PRIMARY

PORT DEPTH PRIMARY

LVS IGNORE PORTS NO

//PEX NETLIST "out_netlist" HSPICE 1 SOURCENAMES

//PEX NETLIST "out_netlist" CALIBREVIEW 1 SOURCENAMES LOCATION

//PEX NETLIST "out_netlist" SPECTRE 1 SOURCENAMES

//PEX NETLIST "out_netlist" DSPF 1 SOURCENAMES

//PEX NETLIST CREATE SMASHED DEVICE NAMES YES

//VIRTUAL CONNECT COLON NO

// Do not modify next 2line

DRC ICSTATION YES

INCLUDE TN90GUTM_LVS_RULE

第頁 35

8.2 若欲設定 LVS 相關設定，可依需要在 TN90GUTM_LVS.rule 等加入以

下指令:

指定 LVS Power nets 與 Ground nets:

Ex: LVS POWER NAME “VDDD” “VDDA”

Ex: LVS GROUND NAME “VSSD” “VSSA”

設定 ISOLATE SHORTS 與 RECOGNIZE GATES

Ex: LVS ISOLATE SHORTS YES

LVS RECOGNIZE GATES ALL

設定 Layout Virtual Connect:

Ex: VIRTUAL CONNECT NAME ?

(設定 Layout Connect all nets by name)

Ex: VIRTUAL CONNECT NAME “VDDD”

(設定 Layout Connect nets named: VDDD)

設定 Dummy Pattern LVS 設定

Ex: LVS FILTER UNUSED OPTION AB RC SOURCE

Ex : LVS FILTER UNUSED OPTION AB RC LAYOUT

(忽略 Layout 與 Netlist 上 AB, RC Dummy Pattern 之 Device)

相關 Dummy Pattern(如上述之 AB, RC 等 Dummy Pattern 設定)

之設定可開啟 Calibre LVS GUI 介面 SetupLVS Options

Gates查看

第頁 36

8.3 開始執行 Qcalibre LVS 程式

Qcalibre -lvs TN90GUTM_LVS.rule



目錄。

Qcalibre -lvs -hier TN90GUTM_LVS.rule

(執行 Hierarchical LVS 驗證。)

Qcalibre -lvs TN90GUTM_LVS.rule

(執行 Flat LVS 驗證。Flat LVS 不需加-flat 指令，且由於 LVS 不支

援 multi-cpu，故不論是 Hierarchical LVS 或 Flat LVS 不能加

-turbo_all 指令)

Qcalibre -help

(可查看 Qcalibre 相關指令)

第頁 37

欲輸出 Calibre LVS 所 Extract 出的 Layout Netlist，請在執行

Qcalibre 動作時，鍵入:

Qcalibre -lvs -hier -spice extract_spice -64 TN90GUTM_LVS.rule

其中 extract_spice 為欲輸出的的 Extract Layout Netlist 檔名

EX:

Qcalibre -lvs -hier -spice layout.sp -64 TN90GUTM_LVS.rule

8.4. Qcalibre LVS 驗證完成後，產生了 svdb資料夾，請透過以下步驟將 LVS

結果導入 Laker 或 Virtuoso 軟體。

Layout 視窗 (Virtuoso)CalibreStart RVE Open Calibre

Database 選擇 Database Type 為 LVS按將 CALIBRE_result

內的 svdb 檔選入。

8.5. CALIBRE_result 內的 lvs.rep 檔即為產生出的 lvs.report 檔，若

Qcalibre 執行失敗，請查看 calibre_LVS.log 檔。

8.6. 可於 EDA Cloud Terminal 下鍵入 Qcalibre -help 查看 Qcalibre 指令

相關範例。

第頁 38

9 Calibre PEX

9.1 請複製

”/cad/PDK/TN90GUTM/Calibre/TN90GUTM_LPE.rule” 到執行

Qcalibre LPE 的目錄，並修改 TN90GUTM_LPE.rule 內容。

LAYOUT PRIMARY " TOP CELL 名稱"

LAYOUT PATH " GDS 檔案名稱"

LAYOUT SYSTEM GDSII

LAYOUT CASE YES

SOURCE PRIMARY " TOP CELL 名稱"

SOURCE PATH "spice 檔案名稱"

SOURCE SYSTEM SPICE

SOURCE CASE YES

TEXT DEPTH PRIMARY

PORT DEPTH PRIMARY

//PEX NETLIST "out_netlist" HSPICE 1 SOURCENAMES





//VIRTUAL CONNECT COLON NO

// Do not modify next 2line

DRC ICSTATION YES

INCLUDE TN90GUTM_LPE_RULE

第頁 39

9.2 若欲設定 LVS 相關設定，可依需要在 TN90GUTM_LPE.rule 等加入以

下指令:

指定 LVS Power nets 與 Ground nets:

Ex: LVS POWER NAME “VDDD” “VDDA”

Ex: LVS GROUND NAME “VSSD” “VSSA”

設定 Layout Virtual Connect:

Ex: VIRTUAL CONNECT NAME ?

(設定 Layout Connect all nets by name)

Ex: VIRTUAL CONNECT NAME “VDDD”

(設定 Layout Connect nets named: VDDD)

9.3 欲輸出 Calibre LVS 所 Extract 出的 Layout Netlist，請根據欲輸出之

Netlist 格式，移除欲輸出格式指令前的”//”註解符號，並在 out_netlist

欄位填入欲輸出的檔名。

Ex:

PEX NETLIST "INV_PEX.sp" HSPICE 1 SOURCENAMES





啟動輸出檔案格式為 Hspice，輸出檔名為 INV_PEX.sp。

9.4 若欲設定進階 PEX 相關設定，可依需要在 TN90GUTM_LPE.rule 等加

入以下指令:

啟動 Enable TICER reduction below 1000Hz 設定

Ex: PEX REDUCE TICER 1000

啟動 Enable CC reduction Absolute: 0.1fF, Scale: 1

Ex: PEX REDUCE CC ABSOLUTE 0.1 SCALE 1

啟動 Enable MinCap reduction COMBINE 0.1 REMOVE 0

Ex: PEX REDUCE MINCAP COMBINE 0.1

PEX REDUCE MINCAP REMOVE 0

啟動 Enable MinRes reduction COMBINE 0.1 SHORT 0

Ex: PEX REDUCE MINRES COMBINE 0.1

PEX REDUCE MINRES SHORT 0

第頁 40

相關進階 PEX 設定可開啟 Calibre PEX GUI 介面 SetupPEX

Options NetlistReduction and CC 欄位查看

9.5 開始執行 Qcalibre LPE 程式

Qcalibre -lpe TN90GUTM_LPE.rule



目錄。

註：關於 Qcalibre，原本 calibre drc 及 lvs 的參數都可代入指令中，唯

獨 xrc 的功能改以 lpe 呈現，原因是 xrc 需做 3 步驟，不方便。

Qcalibre –lpe 後可加 –r、-c、-rc、-rcc 的參數，且會直接做完原本 xrc

的 3 個步驟。

Qcalibre –lpe [-r|-c|-rc|-rcc] LPE_RULE_FILE

9.6 可於 EDA Cloud Terminal 下鍵入 Qcalibre -help查看 Qcalibre 指令

相關範例。

第頁 41

9.7 Reload Calibre View 至 Ricfb 之流程:

9.7.1 將 9.3 步驟下所設定輸出的檔案格式選為 CALIBREVIEW，然後

執行 Qcalibre lpe 動作輸出 CALIBREVIEW Netlist。

Ex:

//PEX NETLIST "INV_PEX.sp" HSPICE 1 SOURCENAMES

PEX NETLIST "out_netlist" CALIBREVIEW 1 SOURCENAMES LOCATION




9.7.2 Layout 視窗(Virtuoso)CalibrSetupCalibre View

第頁 42

9.7.3 在 Calibre View Setup 視窗上作以下的設定:

在 CalibreView Netlist File 欄位按 Browse 鍵選擇到 9.7.1 步驟所

輸出的 Qcalibre –lpe 輸出的 CALIBREVIEW Netlist。

Cellmap File 選擇到 Calibre 資料夾下的 calview.cellmap 檔

Calibre View Type 選擇為 schematic

按下 OK!

Documents

EDA Cloud Full-custom Flow Outlineedacloud/EDACloud_FC_v4.6.pdf · A.1 將T18 PDK files 拷貝至帳號根目錄下: cp -r /cad/PDK/T18 ~ (~ 符號為根目錄之意) A.2 進到~/T18/Laker