論理回路実験指導書

2016 年度版 Ver. 2.1d

- i -

目次

1章 論理回路実験を行う上での注意と報告書の作成 ..................................................... 1

[1] 実験の準備 ............................................................................................................... 1

[2] 実験中の注意............................................................................................................ 1

[3] 報告書の作成............................................................................................................ 1

2章 スケジュール............................................................................................................ 4

3章 必ず行うべき立ち会い検査と必須の提出物 ............................................................ 5

[1] 立ち会い検査............................................................................................................ 5

[2] 提出物 ...................................................................................................................... 5

[3] その他 ...................................................................................................................... 5

4章 実験機材 ................................................................................................................... 6

[1] ブレッドボード ........................................................................................................ 6

[2] ICトレーナ .............................................................................................................. 7

[3] 標準ロジック IC ...................................................................................................... 8

[4] その他標準ロジック ICに関して ............................................................................ 9

5章 ICトレーナの理解 .................................................................................................. 11

[1] 電源の確認 .............................................................................................................. 11

[2] データ出力端子とデータ入力端子の確認 ............................................................... 11

[3] パルス発生スイッチ(プッシュスイッチ)の動作確認 ............................................. 12

[4] ブレッドボードへの配線 ....................................................................................... 12

[5] その他使用しない機能 ........................................................................................... 12

6章 標準ロジック IC の理解 ........................................................................................ 13

[1] NOT ゲートの動作確認 ........................................................................................ 13

[2] 発振回路の作成と動作確認 .................................................................................... 16

[3] 発振回路の動作の立ち会い検査 ............................................................................ 18

[4] NAND, AND ゲートの動作確認 ........................................................................... 18

[5] マルチプレクサ(セレクタ)の作成 .......................................................................... 19

[6] D-FF の動作確認 .................................................................................................. 20

[7] D-FFの動作の立ち会い検査 ................................................................................. 21

7章 単純な順序回路(片方向シフトレジスタ)の作成 .................................................... 22

[1] 4bit 右方向シフトレジスタの作成と動作確認 ..................................................... 22

[2] 4bit右方向シフタの立ち会い検査 ........................................................................ 24

[3] Clockにデータスイッチを使った場合の動作の観測 ............................................ 24

8章 順序回路の拡張 ...................................................................................................... 25

[1] 双方向シフトレジスタ ........................................................................................... 25

[2] 双方向シフトレジスタの作成と動作確認 .............................................................. 25

[3] 同期リセット回路の付加と動作確認 ..................................................................... 27

[4] 同期リセット付き双方向シフトレジスタの立ち会い検査 .................................... 28

9章 少し複雑な順序回路 ............................................................................................... 29

[1] バイナリカウンタ .................................................................................................. 29

[2] 任意のタイミングで減算する回路 ......................................................................... 30

[3] 条件付き演算を行う回路の構成法 ......................................................................... 30

[4] 条件付き減算機能付き 4 bitバイナリカウンタの作成 ......................................... 31

10章 発展課題 ................................................................................................................. 32

[A] 抵抗器 ............................................................................................................................ 33

[B] コンデンサ ..................................................................................................................... 34

[C] オシロスコープの原理 ................................................................................................... 35

[D] アナログオシロスコープの操作方法............................................................................. 36

[1] 注意すべき事.......................................................................................................... 36

[2] 基本的な操作法 ...................................................................................................... 37

- 1 -

1章 論理回路実験を行う上での注意と報告書の作成

[1] 実験の準備

① 実験は指導書に記載された実験項目を機械的に実習するのではなく、各実験の目的原理をあ

らかじめ十分理解し、積極的に問題に取り組んでゆく態度が大切である。

② 実験者は、専用の実験ノートを必ず一冊用意する。レポート用紙、ルーズリーフ等バラバラにし

て使うものでは無く綴じられたノートが適当である。

③ 事前にテキストをよく読み、内容をよく理解しておく。

[2] 実験中の注意

① 実験ノートには日付時刻ともに各作業や観測・測定の結果を記録する。回路の下書きやデバッ

グの経過等、思考の過程についても実験ノートに記録しておく。実験ノートは思考を整理したり、

記録を元にレポートを書いたりするために役立つ。

② できるだけ書き漏らしの無いように直接実験ノートに記述せよ。あり合わせの紙に書いてから後

で書き写すようなことをしてはならない。

③ 誤記は必ず斜線などで訂正し、消した部分が後でわかるように保存する。消しゴムで消したり、

判読できぬように塗りつぶしたりするのは良くない

④ 作成した記録は、報告書提出後も保存する習慣を持つべきである。

⑤ 本実験には特に危険なテーマはない。しかし、実験中の僅かの不注意が事故や怪我につなが

ることも珍しいことではない。実験にあたっては、整理整頓を心がけて事故をおこさないように

十分注意する。

⑥ 装置や器具を壊したり素子を破損したりしないように注意する。事故や装置の故障などが生じ

た時は、直ちに担当の技術職員に申し出る。決してそのままにすることが無いようにする。

[3] 報告書の作成

A. 内容

報告書は、それを読んだものが同じ実験を再現できる様、次のような必要事項がすべて記載され

ていなくてはならない。

① 実験項目、報告書の作成者(学類・年・クラス・番号・氏名)、実験題目、年月日時刻、天候など

環境データ。

② 実験の目的： 実験の焦点を明確に記す。

③ 器具および装置： 使用した器具の名称、番号、定格、使用理由

④ 実験経過： どのように装置を利用したか、回路の接続、手順

⑤ 実験結果、データ： 実験結果についてできるだけ詳細に記述する。

⑥ 考察： 得た結果の正常性を記す。異常があればその原因の追及。当て推量ではなく根拠のあ

る考察を心がける。

- 2 -

⑦ 設問への回答：問、課題などの設問があれば、それらすべてに回答する。

⑧ 批判： 実験に対する批判や改良案も根拠があれば記す。実験に失敗した場合はどうすればよ

かったかを必ず記す。

⑨ 参考文献： 参照した本などがあれば記載する。できれば参照箇所を明示し、参照文献のペー

ジまで記述すると良い。印刷物の形になってない参照文献、例えば Web上の記述等について

も、できるだけ特定可能な形式で記述する。

B. 形式

① 用紙はＡ４、左上とじとする(左上だけを綴じる)。

② 一枚目は、指定の表紙を用いて必要事項を記入する。

③ 記入は鉛筆でよい。ワープロソフトを利用してもよいが、そのデータ保管には責任を持つ。（コピ

ーが発覚した場合、作成者、利用者ともに不合格とする）。

C. 文章

① 二重否定や多数の主述を持つ文のような書き方を避け、簡潔で解りやすい文章を心がける。

② 報告書を初めから順に読んで行ったときに筋道のある正しい文章にする。単なる表と図の並び

であってはいけない。

③ 予備知識の無い人間が読んでも解るように書く。ここで予備知識の無い人間とは、情報工学の

知識があるがこの実験の具体的な内容は知らないという意味である。

④ 必要に応じてテキストの内容をコピーしてもかまわないが、報告書に合うように適宜簡略化して

まとめる。

D. 図表

① 図表には番号とタイトルを付け、その図表番号を使って本文で説明する。

② 直線は直線定規を用いて描く。曲線や論理素子は、本来は雲形定規や論理回路定規を用い

るべきだが、フリーハンドでも丁寧に書かれていればよい。

③ CAD を用いて書かれた図を使用しても良い。

④ 図 1．に示す様に回路図と実態配線図は目的の違う別のものである。回路を示す必要がある

場合は回路図を、装置上の配線の状態を示す必要が有る場合は実態配線図を用いる。

4.8V

470Ω

4.8V

470Ω

Ni-

MH

Ni-

MHN

i-MH

Ni-M

H

(a) 回路図 (b) 実態配線図

図 1．同じ回路を回路図と実態配線図で示した例

- 3 -

⑤ 回路図には一般的な回路図記号(JIS C 0301 及び JIS X 0122 もしくは JIS C 0617)を用い

る。

⑥ タイミングチャートは信号の時間的な移り変わりを示すものである。図 2．に示すように、代表的

な信号間の因果関係がわかるように書く。また必要であれば、中間信号も書き加える。その際、

回路図と対応した信号名を記す。

clock

D入力

Q出力

Q出力

図 2．タイミングチャートの例

E. 提出

報告書は期限内に提出する。遅れに応じて減点されるので注意してほしい。3 章 に必要

な提出物についてまとめてあるので、それを参照して抜けが無いようにする。

- 4 -

2章 スケジュール

本実験では厳密なスケジュールを提示しない。各自のペースで進めて良いが、全ての項目

を修了させるため、参考として以下のスケジュールを挙げる。

第 1 回〜3 回

実験の概要についてのガイダンス

5章 ICトレーナの理解

6章 標準ロジック IC の理解

第 4 回

7章 単純な順序回路(片方向シフトレジスタ)の作成

第 5 回〜6 回

8章 順序回路の拡張

1章[1] 双方向シフトレジスタ

[2] 双方向シフトレジスタの作成と動作確認

第 7 回

8章 順序回路の拡張

[3] 同期リセット回路の付加と動作確認

[4] 同期リセット付き双方向シフトレジスタの立ち会い検査

第 8 回〜10 回

9章 少し複雑な順序回路

第 10回

10章 発展課題

- 5 -

3章 必ず行うべき立ち会い検査と必須の提出物

本実験は手順が煩雑であるため、履修に当たって必要な立ち会い検査と提出物についてここに

まとめる。

[1] 立ち会い検査

① 6 章[3]発振回路の動作の立ち会い検査

② 6 章 [7]D-FFの動作の立ち会い検査

③ 7 章 [2]4bit右方向シフタの立ち会い検査

④ 8 章 [4]同期リセット付き双方向シフトレジスタの立ち会い検査

⑤ 9 章 発展回路の立ち会い検査

[2] 提出物

① 7 章 1 章[1]4bit 右方向シフトレジスタの作成と動作確認 で作成したネットリストとその作

成に使用した回路図のコピー

② 7 章 [3]Clock にデータスイッチを使った場合の動作の観測 で観測した現象の記録と、そ

の現象に対する考察

③ 8 章 [3]同期リセット回路の付加と動作確認 で作成した回路図のコピー

④ 9 章 回路図、動作確認の記録

①と② をまとめて 7 章の報告書として説明の整った形で提出する。

③はこれのみで学籍番号と氏名を添えて提出する。完全な報告書の形にしなくて良い。

④は報告書として説明の整った形で提出する。

[3] その他

全ての実験程終了後に実験ノートを提出してもらい、作業の実態を確認するので、できるだけ実

作業が再現できるように詳しく記述しておいて欲しい。

- 6 -

4章 実験機材

本実験では以下に示す機材を用いる。

[1] ブレッドボード

(ソルダーレス)ブレッドボードとはハンダ付けを行う事無く部品やジャンパ線を差し込むことによっ

て回路を構成できる基板である。図 3．に本実験で用いるブレッドボードを示す。このブレッドボー

ドは 2.54mm (100mil, 1/10 inch) 毎に穴があけられており、グレーで示した部分は図 4．に示す

ような金属製のバネが埋め込まれており、ジャンパ線や部品の足を差し込むことによって配線を行

う事ができる。普通の使い方では IC は部品挿入エリアをまたぐ様に挿入する。電源・GND ライン

は中央部で分割されているので、適宜ジャンパ線で接続して用いる。

図 3．ブレッドボード

図 4．ブレッドボードの構造

① 裏面の接続をよく理解し予期せぬ短絡を起こさないように注意せよ。特に電源・GND の取り扱

いには注意する。

- 7 -

② 端子を折ったり曲げたりせぬように、ジャンパ線や部品の端子はできるだけまっすぐに差し込む。

特に単芯のジャンパ線は曲がりやすいので、ラジオペンチ等を用いて差し込むと良い。

③ ジャンパ線や部品を抜く場合もできるだけ真っすぐに引き抜く。特に多ピンの IC の引抜には注

意する。

[2] IC トレーナ

図 5．に本実験で用いる IC トレーナを示す。この IC トレーナはブレッドボードに電源やスイッチ

や LED を組み合わせて電子回路の実習ができるように工夫されたものである。

最初の状態ではブレッドボードには電源を含めて何も接続されておらず、各々の機能をジャンパ

線で繋ぐことによって使用する。図中の接続端子を良く見て間違えないように注意する。

図 5． IC トレーナ

以下に主要な部分について説明する。

① DC ジャック： AC アダプタを接続する。

② 電源スイッチ： 部品を挿入したり、配線を変更したりする場合は必ず電源スイッチを切った状

態で行い、動作確認の時のみ通電する。

- 8 -

③ 電源・GND 端子： ジャンパ線でここからブレッドボードに接続する。

④ LED0～LED9： データ入力端子の電圧によって LED が点灯・消灯する。

⑤ データ入力端子： LED0～LED9 への出力。この端子が H レベルのとき LED が点灯する。

⑥ データスイッチ SW0～SW9： 入力用トグルスイッチ。

⑦ データ出力端子： データスイッチ SW0～SW9 へ接続されている。SW0～SW9 は GND に

は直接、電源には 3.3 kΩの抵抗を介して接続されている。これらのスイッチはチャタリングを

除去する回路を持っていない。

⑧ パルス発生スイッチ DA, DB： パルス発生用プッシュスイッチ。

⑨ パルス出力端子 DA, DB： パルス発生スイッチによって発生されたパルスが出力される。この

端子からはチャタリングが除去されたパルスが出力される。

⑩ 7 セグメント LED 表示器(10 進デコーダー付き)： 9 章で使用する。

この他にこの IC トレーナは 1kHz もしくは 1Hz の発振器を備えている。詳細は IC トレーナ説明

書参照。

[3] 標準ロジック IC

標準ロジック IC は NAND や NOT や FF あるいはエンコーダ/デコーダ等の基本的な回路を使

いやすいパッケージに収めた原始的な IC(集積回路)である。集積度の向上とプログラマブルロジ

ックの発展に伴って使用されることが少なくなったが、現在でも基本的な論理回路の仕組みを理解

するには適した IC である。この実験では現在でも入手しやすい CMOS 構成の 74HC シリーズを

用いる。図 6．に本実験で用いる 74HC シリーズ IC のピン配置を示す。殆どの IC には、1 番ピン

の位置を示すため、パッケージに窪みや点による表示が設けられている。

図 6．上から見た 74HCシリーズのピン配置

- 9 -

標準ロジック IC では論理の値を電圧で表現しており、それぞれ高い状態を H(high)低い状態を

L(low)とする。この論理に相当する電圧の事をロジックレベルと言う。

以下に本実験で 74HC シリーズを使用するに当たっての注意を述べる。

① 電源ピンは対角線上に配置されている。14 ピンの場合 7 番ピンが GND、14 番ピンが電源で

ある。

② 入力ピンを開放した場合どのような電位になるか保証されていない。使用しないピンは必ず電

源もしくは GND に接続する。

③ 使用しない出力ピンは開放で良い。

④ 出力同士を繋ぐと大きな電流が流れる事がある。絶対に出力同士が接続されないように注意す

る。

[4] その他標準ロジック IC に関して

① ロジックレベルについて

標準ロジック ICには幾つかの種類があり、電源電圧やロジックレベルは異なる。本実験で使用

する 74HC シリーズと IC トレーナ内部で使用している 74LS シリーズのロジックレベルを示すと

図 7．のようになる。74HC シリーズの出力を 74LS シリーズに繋ぐ場合は問題ないが、逆の場

合 74LS シリーズの H レベルが十分高くないため問題となる。実際には 74LS シリーズの出力

が 2.5V 付近まで下がることは希で、CMOS は電源電圧の半分程度の閾値の所で急峻に出

力が変化する特性をもっているので、速度的に厳しくない部分を一対一で繋ぐ場合問題となる

ことは少ない。本実験では特に対策をせずそのまま接続する。

VOH

HC LS

VOL VOL

VOH

VIH

VIH

VIL

VIL 0.4V

0.8V

2.0V

2.4V

3.5V

0.3V

1.5V

3.5V

4.7V

5.0V 5.0VVOH: High evel output voltage

VOL: Low level output voltage

VIH: High level input voltage

VIL: Low level input voltage

VOH

HC LS

VOL VOL

VOH

VIH

VIH

VIL

VIL 0.4V

0.8V

2.0V

2.4V

3.5V

0.3V

1.5V

3.5V

4.7V

5.0V 5.0VVOH

HC LS

VOL VOL

VOH

VIH

VIH

VIL

VIL 0.4V

0.8V

2.0V

2.4V

3.5V

0.3V

1.5V

3.5V

4.7V

5.0V 5.0VVOH: High evel output voltage

VOL: Low level output voltage

VIH: High level input voltage

VIL: Low level input voltage

図 7．74HCシリーズと 74LS シリーズのロジックレベル

- 10 -

② パスコン(バイパスコンデンサ)

一般的に、高速に動作する IC にはパスコンと呼ばれる小容量だが高速なセラミックコンデンサ

のようなものを電源-GND ピンの近くに挿入する。これは消費電力の短時間の大きな変動に対

応するためのものである。IC 内部のトランジスタの動作状態の変動は非常に高速なものである

ため、遠い電源では十分に対応することができず動作が不安定になってしまう。特に多数の

pin を同時にドライブするような IC ではこの変動は大きく、多数の電源 pin と多数のパスコンが

必要となる。

本実験では配線数も少なく動作速度も遅いため～を除く殆どの課題でパスコンを使用しない。

③ 静電気に対する保護

まだ基盤に実装されていない裸の IC は静電気によって破壊されることがある。特に初期の

CMOS IC は静電気に弱く慎重な取り扱いが必要であった。現在の CMOS IC は端子に繋

がる部分に十分な保護回路が設けられているためさほど気にする必要はないが、乾燥する季

節の静電気による放電のような衝撃が加わると破壊されることがある。これを防ぐため未使用の

IC の端子はある程度の導電性のある物質で保持するのが一般的である。本実験では黒い導

電性スポンジに IC を刺した状態で配布する。この導電性スポンジは指導員が回収するので、

ちぎったりしないようにする。

- 11 -

5章 IC トレーナの理解

本章ではまず IC トレーナの構造について理解し、使用法を学ぶ。以下適宜図 5．を参照せよ。

[1] 電源の確認

最初に電源を確認する。

① 電源スイッチが OFF になっていることを確認し、AC アダプタを接続する。

② 電源スイッチを ON にし、Power ランプが点灯することを確認する。

ノートに日付と時刻、確認項目を記述する。

以下細かいことでもできるだけ記録を取る習慣をつける。

③ テスタで GND 端子と電源出力端子の間の電位差を測り、正しく 5V が出力されていることを確

認する。本実験で用いるテスタは安価なマニュアルレンジであるため、適切なレンジを選ぶよう

に注意する。また使用が終わったらテスタの電源を切ることを忘れないようにする。

④ 確認が済んだら電源スイッチを OFF にする。

以下どのような場合でも配線を変更する場合は電源を切る習慣をつける。電源は回路を動作さ

せる時のみ投入する。(※LED のチェックをする程度であれば、電源を入れたまま作業しても、ま

ず壊れることは無いが、煩雑になってきた時に忘れないようにするためにも習慣を付けた方が良

い。)

[2] データ出力端子とデータ入力端子の確認

どのデータ出力端子がどのスイッチに繋がっているのか、どのデータ入力端子がどのデータ

LED に繋がっているのかを確認する。

① データ出力端子の一つとデータ入力端子の一つをジャンパ線で繋ぐ。

IC トレーナ内部の構造を考えると、この場合 図 8．の様な回路を構成したことになる。

ジャンパ線

1kΩ74LS05

GND

VCC

IC トレーナ IC トレーナ

330Ω

VCC

3.3 kΩ

ジャンパ線

1kΩ74LS05

GND

VCC

IC トレーナ IC トレーナ

330Ω

VCC

3.3 kΩ

図 8．スイッチと LEDの動作確認

② 電源スイッチを ON にする。

③ データスイッチを操作して装置内の接続を確認する。

接続と共に、どのスイッチを操作した時にどのデータ LED が光ったかを記録する。

- 12 -

全てのデータスイッチとデータLEDの動作を確認せよ。この時にスイッチをどちらの側に倒した

らデータ出力端子が H になるか記録しておく。

[3] パルス発生スイッチ(プッシュスイッチ)の動作確認

同様にパルス発生スイッチの動作も確認する。パルス出力端子とデータ入力端子を繋ぎ、パルス

発生スイッチを押してデータ LED の反応を確認する。

[4] ブレッドボードへの配線

ブレッドボード内部の配線を確認する。ここでは短絡を避けるため、GND 端子からブレッドボー

ド上に配線しないようにする。

以下混乱を避けるため、複数のジャンパ線を使う場合は一本ずつ配線し、同時に二つ以上のリ

ード線が露出した状態で装置に繋がっていることが無いよう留意せよ。

① 図 3．を参考に、データ出力端子→ジャンパ線→ブレッドボード→ジャンパ線によるブレッドボ

ード上の配線→ブレッドボード→ジャンパ線→データ入力端子の回路を構成する。

ジャンパ線を3本使用する。ブレッドボード上に1本、ブレッドボードとデータ出力端子とデータ

入力端子を繋ぐために 2本である。回路図としては図 8．のジャンパ線の部分をブレッドボード

を用いて配線した形になる。

② データスイッチの操作とデータ LED の動作によって意図したとおりに繋がっているかどうか確

認する。

③ 部品に配線するエリアだけで無く、電源ラインの接続も確認してみよ。

データ出力端子→ジャンパ線→ブレッドボードの電源ライン→ジャンパ線→データ入力端子と

して、ブレッドボードの電源ラインが裏でどのように繋がっているか確認する。

[5] その他使用しない機能

本 IC トレーナには、上記[1]～[4]までで確認した機能の他に、1Hz or 1kHz の発振器と 2 桁の

7 セグメント LED が備えられているが、これらは本実験では使用しない。もし 0 の発展で使用した

い場合は指導員の指示を仰ぐ。

- 13 -

6章 標準ロジック IC の理解

本章では各々の標準ロジック IC の動作について確認する。

[1] NOT ゲートの動作確認

NOT ゲート(インバータとも言う)は最も単純な論理ゲートを用いて、標準ロジック IC の取り扱い

に慣れ、基本的な動作を理解する。NOT ゲートは真理値

表 1．の様な動作をする。図 9．の回路を構成し、NOT ゲートの動作を確認せよ。

表 1．NOT ゲートの真理値表

入力(A) 出力(Y)L HH L

74HC14

1kΩ

74LS05

GND

VCC

GND

IC トレーナ IC トレーナブレッドボード上

330 Ω

VCC

1kΩ

VDD

74HC14

1kΩ

74LS05

GND

VCC

GND

IC トレーナ IC トレーナブレッドボード上

330 Ω

VCC

1kΩ

VDD

74HC14

1kΩ

74LS05

GND

VCC

GND

IC トレーナ IC トレーナブレッドボード上

330 Ω

VCC

1kΩ

VDD

図 9．NOTゲートの動作確認

① IC トレーナの電源が入っていないことを確認

以下 IC を挿したり配線を変えたりする場合は必ず電源が入っていないことを確認せよ。

② IC をブレッドボードに挿入

本実験で用いる IC のパッケージは DIP(Dual Inline Package)となっている。DIP は機械で

掴むためや基板に挿入したときの抜けを防ぐために、図 10．の様に pin がやや開いている。こ

れを机の上等で直角になるよう整形しブレッドボードに挿入する。できるだけ全ての pin が同時

に挿入されるよう気をつける。腐食や接触不良を防ぐため、できるだけ pin には触らない方が

良い。

本実験ではできるだけ IC の抜き挿しを行わなくて済むよう配慮している。図 11．に示すあたり

に挿入すると良い。

- 14 -

正 面 図 平 ら な 机 の 上 な ど で 足 を 整 形 す る

図 10．DIP の pin の整形

③ 電源の配線

図 11．のように、IC トレーナ左下の電源コネクタからブレッドボードの電源ラインへ配線する。

さらに図 6．を参照しながらブレッドボードの電源ラインから IC の電源ピンへ配線する。伝統的

に GND(グランド)には暗い色を使い、電源(この場合+5V)には明るい色を使う。ブレッドボード

では青と赤が割り当てられているので、青を GND、赤を+5V とすると良い。

④ 使用しない pin の処理

CMOS では入力 pin を開放した場合どのような電位になるか保証されていない。今日の IC

はそれで壊れることはまず無いが、動作不良を防ぐため使用しない pin は必ず GND か電源の

どちらかに繋がなければならない。図 6．を参照しながら図 12．の様に近い方と繋ぐと良い。

このように短い配線は、その長さに応じた単芯のジャンパワイヤを用いると煩雑にならず見通し

が良くなる。間違えて出力 pin を電源や GND に繋がないよう十分注意する。

以下 IC を電源に接続する時は必ず未使用 pin の処理を行う。

図 11．ICの挿入と電源の配線 図 12．使用しない pin の処理

- 15 -

⑤ ゲート間、スイッチ、表示装置の接続

使用するゲートの入力にスイッチを接続し、入力・出力の値を見るために LED を接続する。ス

イッチと LED のコネクタについては図 5．を参照し、図 13．の様に配線する。図 13．では

SW スイッチに接続された D9 端子を 74HC14 の 1A 端子に、LED9 と LED8 に接続された

I9 端子と I8 端子をそれぞれ 74HC14 の 1A 端子と 1Y 端子に接続している。

⑥ 配線の確認

慣れないうちはミスをしやすい。今一度配線を確認する。

⑦ 電源の投入

電源スイッチが OFF になっている事を確認して AC アダプタを繋ぎ、電源スイッチを ON にす

る。

⑧ 74HC14 の動作の確認

74HC14 の入力に繋がれたスイッチを操作し、

表 1．の通りの動作をしているか確認する。確認であるから、記録の残るやりかたで行う。まず

自分でノートに出力を記入していない真理値表を書き、スイッチの操作を行って真理値表を完

成させる。数回スイッチを操作し動作していることを確かめる。

もし、動作が意図したとおりで無い場合は、できるだけ速やかに電源スイッチを OFF にし、配

線に間違いが無いか確認する。おかしいと思ったらすぐに必要な処置を行えるように身につ

けることはとても大切である。

⑨ 電源の切断

動作確認が終わったら、電源スイッチをOFFにする。間違いを防ぐため、電源は必要な時のみ

接続する癖を付けると良い。

図 13．NOTゲートの動作確認のための配線

- 16 -

[2] 発振回路の作成と動作確認

ここではロジック ICもその根本の所ではアナログ的な動作をしていることを理解してお

くため発振回路を構成し、オシロスコープを用いて動作を確認する。‎[1]で用いた 74HC14

はシュミットとトリガ入力を持つ。シュミットトリガとは 図 14.の様なヒステリシス(履歴

を持つの意)特性を持つ入力回路方式である。シュミットトリガ入力では出力が変化する閾

値が二つあり、入力が一度閾値を超えて出力が変化すると、次に出力が変化する閾値はも

う一つの方に切り替わる。図 14.の矢印の向きに従って辿ってみるとこの動作が理解しやす

い。最初の閾値を超えて値が戻っても出力は直ぐに変化しないため、細かい入力の変化に

対して鈍感になり、入力の揺らぎを取り除いて波形を整形するのに適している。発振器の

ように高速で細かい信号の揺らぎがある場合にシュミットトリガ入力を用いると安定して

動作させやすい。他には物理的なスイッチからの入力波形を整形する場合等に使われる。

図 14．概念的なヒステリシスカーブ

与えられた 74HC14 とコンデンサ、抵抗を用いて以下のように図 16.の様な発振回路を

構成する。本実験で使用するコンデンサ及び抵抗の性質及び値については付録[A][B]を参照

する。

① 電源とバイパスコンデンサの接続

前節‎[1]と同様に接続した後、図 15.(a)の様に 0.1μFのコンデンサのリード線を曲げ、図

15.(b)の様に 74HC14の上をまたいで最短で電源-GND pin を繋ぐように接続する。コン

デンサのリード線は露出しているので、意図せぬ短絡をしないよう十分注意する。本実

験ではこの発振回路のみバイパスコンデンサを使用する。

- 17 -

104

根元は折れやすいので注意

104104

根元は折れやすいので注意

(a) (b)

図 15．バイパスコンデンサの設置

② 未使用入力 pin の処理

未使用入力 pin を前節[1]と同様に処理する。できるだけ早い段階で使うゲートを考え、

未使用入力 pinを処理しておく方が配線間違いを少なくすることができる。

③ 発振用コンデンサ・抵抗の配置

発振用コンデンサと抵抗を配置する。リード線が長い場合は適宜リード線を切断し、短

い距離で配線できるように心がけると良い。

④ 回路を完成させる

ジャンパワイヤを用いて足りない配線を補い、図 16. に示す回路図どおりに配線する。

ジャンパワイヤもできるだけ短いものを使う方が動作が安定する。この回路図にはバイ

パスコンデンサは記述されていないので注意する。

⑤ 測定ポイントの準備

オシロスコープの標準のプローブは細かい配線に繋ぐのが難しい。今日では狭ピッチの

pinにも接続可能なプローブがあるが多くの場合オプションである。本実験では標準的な

プローブを使用するので測定する回路の方に把持し易い所を作っておくと良い。

用意した単芯のジャンパの中に 100mil(1/10 インチ)用の裸線のものがあるので、これを

1～2 mmほど浮かせた状態になるようにブレッドボードに挿入しておく。抵抗器等のリ

ード線を切り落とした時にでる端材を用いて測定用ピンを作るのも良い方法である。

GNDの様にリード線が掴みにくい箇所に挿入しておくと良い。

⑥ 配線の確認

配線の間違いが無いか、必ず確認する。

配線の間違いが無いことが確認できたら、電源を投入し回路を動作させる。まず LEDの

明るさによって発振動作が行われている事が推測できる。正常に発振していれば、この発

振器の出力で点滅している LEDはやや暗く光っているか、肉眼で点滅が確認できるはずで

ある。LEDの点灯状態を確認した後、オシロスコープで図 16.の a, b , c 点の波形を観測

する。オシロスコープの操作方法は付録[C][D]に記す。予想通り発振しているようであれば、

- 18 -

振幅や周波数を実験ノートに記録しておく。次に発信用コンデンサ C1 を容量の違うもの

に取替え、発振の様子がどのように変わるか観測し、振幅と周波数を記録する。コンデン

サを取り替えるときは電源を落とすことを忘れないようにする。

74HC14

1kΩ

74LS05

IC トレーナブレッドボード上

VCC

R1

C1

a

b

c

100kΩ

0.1μ F

もしくは1μ F

74HC14

1kΩ

74LS05

IC トレーナブレッドボード上

VCC

R1

C1

a

b

c

74HC14

1kΩ

74LS05

IC トレーナブレッドボード上

VCC

R1

C1

74HC14

1kΩ

74LS05

IC トレーナブレッドボード上

VCC

R1

C1

a

b

c

100kΩ

0.1μ F

もしくは1μ F

図 16．シュミットトリガインバータを用いた発振回路

[3] 発振回路の動作の立ち会い検査

発振回路の動作が観測できたら、指導員に観測した波形及び記録した振幅と周波数を示

し、目標達成を記録してもらう。

[4] NAND, AND ゲートの動作確認

[1]と同様に NAND ゲート(74HC00)、AND ゲート(74HC08)についても動作を確認する。本実

験ではできるだけ抜き差しを少なくするため図 17．に IC の配置の一例を示す。この配置が最適と

いうわけでは無いが、抜き差しすること無く 8 章までの実験を行うことができるはずである。ここで全

ての IC を挿入してしまうと良い。

図 17．IC の配置

- 19 -

以下 NOTゲートの場合と同様に NAND ゲート(74HC00)、AND ゲート(74HC08)について

も動作確認を行う。必要の無い IC には電源を接続しないようにすると、未使用入力 pin の処理を

行わないで済む。

[5] マルチプレクサ(セレクタ)の作成

簡単な組み合わせ回路の例として、与えられた ICを使用して 2入力マルチプレクサを作

成してみよう。マルチプレクサとは表 2．の様に選択 Sの値によって A, Bどちらかの入力

を有効とし出力に反映させるものである。

表 2．2入力マルチプレクサの真理値表

選択 出力A B S YL x L LH x L Hx L H Lx H H H

x: don't care

入力

カルノーマップ等で最適化して回路を作成しても良いが、片方の入力が H の時もう片方

の入力がそのまま出力に現れるゲートが ANDである事に気がつくと、ANDゲート 2個と

NOTゲート1個とOR ゲート1個で作れることがすぐにわかる。MIL記号で書けば図 18．

(a) の様になる。

A

B

SY

A

B

SY

A

B

SY

A

B

SY

A

B

SY

A

B

SY

(a) (b)

図 18．2入力マルチプレクサの回路例

この図 18. (a) のような回路は通常図 18. (b) のように置き換えられる。CMOS論理ゲー

トは NANDや NORのように最後が否定の形になるゲートが基本形で ANDや ORはそれ

にインバータをつけて実現されるからである。 は NANDゲートを負論理で表したもの

である(ド・モルガンの定理により、 BABA )。

この図 18. (b) の回路をブレッドボード上に構成し、表 2．の動作をしていることを確認

せよ。

(注) 配線が煩雑になり始めるので、十分確認し短絡等を防ぐよう注意する。未使用 pin の

処理を忘れないようにする。

(注) 本実験で使用する NOTゲートはシュミットトリガ入力のものである。シュミットトリ

ガ入力には遅延時間が長くなるという欠点があるが、本実験程度の速度であれば通常の

NOTゲートの代わりに用いても問題無い。

- 20 -

[6] D-FF の動作確認

NOT や NAND、AND といった単純な論理演算を行うゲートとは違い、D-FF は内部状態がある

記憶装置としての働きを持つ回路である。74HC74 の真理値表を示すと表 3．の様になる。

表 3．74HC74の真理値表

この表には非同期に出力を決定する機能と、CK(clock)に同期して値を記憶する機能の二つが

記述されている。これを分けて説明すると以下のようになる。

① CLR (Clear), PR (Preset)は L の時に意味のある入力で Q ,Q の値を CK に関係なく設定す

る。なお、CLR と PR の両方が L である場合は双方が相反する事になり、殆ど使われることの

ない状態である。このCLR とPR の両方が L である状態の動作は確認しなくて良い。

② CLR , PR が双方とも H の時には CK の立ち上がりエッジの時に入力 D の値が出力Q ,Q に反

映される。言い換えると CK が立ち上がりエッジで無い時には出力の値を保持(記憶)する。

同一の(位相の揃った) clock で複数の D-FF を制御した場合、これをひとまとまりの bit

を記憶する装置として用いることができる。今日のディジタルコンピュータの CPUは主に

D-FFをデータの一時保存場所や順序回路の状態保存場所として用いている。

ここでは以下の手順で 74HC74 の D-FF の動作を確かめる。

① 図 19．に示す回路を構成する。

D-FFのCLK pinはパルス出力端子に接続する。他の入力はデータ出力端子に接続する。

D-FFの入力及び出力Q をデータ入力端子へ繋ぎ LEDで論理値を観測できるようにす

る。

[7] で立ち会い検査を行う時の煩雑さを緩和するため、ここでは接続する端子(D1, D2,

D5, I0～I2, I5)の順番を図 19．に示すとおりにしてもらいたい。

② 表 3．の動作のうちCLR , PR のうち少なくとも一つが L である場合の動作確認。

CLR , PR入力のみ記入した真理値表を用意し、回路を動作させて出力の値を記録する。

- 21 -

1kΩ

74LS05

GND

VCC

IC トレーナ IC トレーナブレッドボード上

D Q

CLK

CLR

PR

Q

330 Ω

10kΩ

10kΩパルス出力端子

データ出力端子 74HC74

1kΩ

VCC

1kΩD1

D5

D2

I0

I5

I2

I1330 Ω

330 Ω1kΩ

74LS05

GND

VCC

IC トレーナ IC トレーナブレッドボード上

D Q

CLK

CLR

PR

Q

D Q

CLK

CLRCLR

PRPR

QQ

330 Ω

10kΩ

10kΩパルス出力端子

データ出力端子 74HC74

1kΩ

VCC

1kΩD1

D5

D2

I0

I5

I2

I1330 Ω

330 Ω

図 19．D-FFの動作確認

③ CLR , PR のどちらも H である場合の動作確認。

これが D-FF の記憶素子としての動作である。CLK の立ち上がりを基準とした動作であるため、

D に任意の値をセットし、パルス発生スイッチによってパルスを発生させて出力の変化を観測

する。

まず、パルスを発生させない状態で D へ入力する値を変化させ出力 Q が変化しないことを確

認する。

次に D へ任意の値を入力し、パルスを CLK へ与える事によって出力 Q が D の値を反映する

ことを確認せよ。

この動作が確認できたら作成した回路をそのままにして指導員に伝え、次の[7]D-FFの

動作の立ち会い確認を行う。

[7] D-FF の動作の立ち会い検査

指導員立ち会いの下で作成した回路を動作させ、D-FF の動作が確認できたことを示し、

目標達成を記録してもらう。

- 22 -

7章 単純な順序回路(片方向シフトレジスタ)の作成

D-FF の動作を理解したら、これを組み合わせて簡単な順序回路を作ってみよう。順序回路は

内部状態を持ち、その状態が遷移していく回路である。多くのディジタル回路で用いられる同期型

の順序回路は図 20．の様な構成をとる。D-FF で内部状態を記憶し、組み合わせ論理回路で次

の状態に相当する値を作り出し、同期したクロックを基準にして新しい状態へ遷移する。

D-FF

組み合わせ論理回路入力 出力

clock D-FFD-FF

組み合わせ論理回路入力 出力

clock

図 20．同期式順序回路の概念

本実験では最も単純な順序回路の一つとして 1 クロック毎に 1bit シフトする片方向シフトレジス

タを取り上げる。この片方向シフトレジスタの「次の状態」は「現在の状態」を 1bit シフトすることによ

って容易に求められる。これは値の並びが収まる位置の違いだけであるから、論理ゲートを使用す

る必要はなく図 21．のように元の値を一つずらした配線を行えばよい。図 21．中の太い線は複数

の配線を束ねて表現するバスと呼ばれる記述法である。バスから各々の線を取り出す時は信号名

をつけて示す。

D-FF D-FF D-FF D-FFD-FF

Dn Dn-1 D2 D1 D0

D2 D1D3Dn

clock

最上位bit を補充する入力

D-FF D-FF D-FF D-FFD-FF

Dn Dn-1 D2 D1 D0

D2 D1D3Dn

clock

最上位bit を補充する入力

図 21．片方向右シフトレジスタ

[1] 4bit 右方向シフトレジスタの作成と動作確認

以下のように 4bit の右方向シフトレジスタを構成し、動作を確認せよ。

① 4bit 右方向シフトレジスタの構成

ここで構成する 4bitシフトレジスタは図 22．の様に 74HC74 を 2 個使したものである。

- 23 -

同一の clock(CLK)を使用し 4 つの D-FF を同期して動作させる。図 21．のように 1 サイクル

毎に 1bit ずつずれていくようにするためには、左側の D-FF の出力を直接右側の D-FF に繋

いでいけば良い。CLR , PR はどちらも H になるようにする。Q は使用しない。

動作確認後立ち会い検査を行うので、その際の煩雑さを緩和するため、データ入力端子への

接続は図 22．で指定した通りにして欲しい。

データ出力端子より

74HC74 x 2

DA

D0

I3

I2

I1

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

I0

I4

データ入力端子へ

パルス出力端子より

U1 U1 U2 U2

2 5 12 9 2 5 12 9

3 11 3 11

データ出力端子より

74HC74 x 2

DA

D0

I3

I2

I1

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

I0

I4

データ入力端子へ

パルス出力端子より

U1 U1 U2 U2

2 5 12 9 2 5 12 9

3 11 3 11

図 22．4bit右シフトレジスタ

② ネットリストの作成

慣れてくればこの程度の回路は特に何も準備をしなくても配線できるようになるが、ここでは練

習としてネットリストを作ってみよう。ここで作成したネットリストと回路図は報告書に添付する。ネ

ットリストとはその名の通り配線を文字列の組で表しそれを並べて書いたものである。ネットリスト

にはいくつかの種類があるが、ここでは次のリスト 1．の様に 1 行 1 ネットとし、ネット名に続けて

部品番号と pin 番号を並べて書いた形式を推奨する。U0, U1 は図 22. の様に IC に一意な

名前を割り振ったものである。ICT は IC トレーナの略とし、ICT_D.0 は IC トレーナのデータ

出力端子 D0 を意味する。

リスト 1．ネットリストの例

これを作るには次の様にする。

(a) 図 6．を参照して一つの ICに幾つのゲートが入るのかを確認しながら、回路図上のゲート

にユニット名(IC 名)を記入していく。この時にゲート番号も付けておくとやりやすい。

(b) pin 配置図を確認しながら各ゲートの入出力がどの pin に対応するかを回路図に記入して

いく。図 22．に主要な部分は記入してあるがCLR , PR は省略してあるので、各自書き足

NET名; ユニット名．Pin番号 ユニット名．Pin番号 ……

N0001; U1.2 ICT_D.0 ICT_I.4

N0002; U1.5 U1.12 ICT_I.3

- 24 -

す。

(c) 各々のネットに名前を付け、そのネットが繋ぐpinを並べて書き出せばネットリストができる。

ネットとは配線で同電位に繋がれる部分のことである。例えば図 22.では U1 の pin2 と IC トレ

ーナの D0 それに IC トレーナの I4 が繋がっているので、それを一つのネットとする。リスト 1.

では N001 がこのネットに相当する。

ネットリストを参照しながら配線すれば間違えにくいし、ネットリストは配線の確認にも使える。ま

た、ネットリストはコンピュータで扱いやすい形でもあるため、CAD 内部の表現法の一つとして

使われている。

③ ジャンパ線による配線

作成したネットリストを参照しながらブレッドボード上でジャンパ線による配線を行う。ネット毎に

チェックを付けていけば間違えにくいはずである。このあたりから配線が煩雑になってくるので、

関連する信号は同一の色のケーブルを使う等工夫すると間違いが減りデバッグもしやすい。近

い所を繋ぐにはできるだけ単芯の短いワイヤを使った方が見通しが良くなる。

④ 4bit シフトレジスタの動作確認

配線とそのチェックが終わったら動作確認を行う。

まずパルス発生ボタンを数回押して D0 から入力された値が D-FF の I0 まで伝搬することを確

認する。次にデータスイッチ SW0 を反転し、H,L どちらの値もきちんと I0 まで伝搬することを

確認する。最後に任意のタイミングで SW0 を操作し D0 に設定した値がクロック毎に取り込ま

れ、その並びを保ったまま伝搬していく事を実験ノートに記録を取りながら確認する。

確認が済んだら配線をそのままにして次の[2]の立ち会い検査を受ける。

[2] 4bit 右方向シフタの立ち会い検査

指導員立ち会いの下で作成した回路を動作させ、4bit右方向シフタの動作が確認できたこ

とを示し、目標達成を記録してもらう。

[3] Clock にデータスイッチを使った場合の動作の観測

図 22．の回路でパルス出力端子ではなくデータ出力端子を CLK に繋ぎ、対応するデータスイ

ッチを操作した場合の動作を同様に観測する。この時の LED 表示の変化を実験ノートに記録し、

どうしてそのような現象が起こるのかを考察する(パルス出力端子を使った時と全く違う動作をするよ

うに見える時がある)。この考察を A4, 2 ページほどにまとめて報告書として提出する。

- 25 -

8章 順序回路の拡張

片方向シフタを作成したら、より複雑な順序回路へ発展させる。ここでは、片方向シフタに簡単な

演算回路であるセレクタを追加して双方向シフタにしてみよう。

[1] 双方向シフトレジスタ

片方向シフタの各 D-FF は常に同じ方向の値を取り込む。例えば、右シフトなら図 21．のように

左隣の値を取り込む。双方向シフタの場合はシフト方向を選ぶわけであるから、左右どちらかの値

を選べれば良い。図 23．のようにマルチプレクサ(MUX)を用いて左右の値を選ぶ事によってこれ

が実現できる。

D-FF

Dn Dn-1 D2 D1 D0

Dn-1

clock

最上位bit を

補充する入力

MUX MUX MUX MUX MUX

D-FF D-FF D-FF D-FF

Dn-2Dn D3 D1 D2 D0 D1

最下位bit を

補充する入力

シフト方向選択

D-FF

Dn Dn-1 D2 D1 D0

Dn-1

clock

最上位bit を

補充する入力

MUX MUX MUX MUX MUX

D-FF D-FF D-FF D-FF

Dn-2Dn D3 D1 D2 D0 D1

最下位bit を

補充する入力

シフト方向選択

図 23．双方向シフトレジスタ

[2] 双方向シフトレジスタの作成と動作確認

7 章の[1]で作った 4bit 右方向シフトレジスタを拡張して図 24．に示す 4bit 双方向シフトレジス

タを作ってみよう。同様に 74HC74 を 2 個使い、それを同一の clock で同期させる。CLR , PR は

どちらも H になるようにする。Q は使用しない。片方向シフトレジスタでは D-FF の出力を直接次の

D-FF の入力に繋いでいたが、双方向シフタではセレクタで左隣の D-FF の値か右隣の D-FF の

値かを選べるようにする。マルチプレクサ(MUX)については、6 章の[5]で作ったものと同じものを

使用する。

動作確認後立ち会い検査を行うので、その際の煩雑さを緩和するため、データ入力端子への接

続は図 24．で指定した通りにして欲しい。

- 26 -

DA

D0

I3

I2

I1

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

I0

I4

データ入力端子へ

パルス出力端子より

MUX MUX MUX MUX

D1

I5

最上位最下位bit 補充

シフト方向選択

DA

D0

I3

I2

I1

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

D Q

CLK

I0

I4

データ入力端子へ

パルス出力端子より

MUX MUX MUX MUX

D1

I5

最上位最下位bit 補充

シフト方向選択

図 24．4bit双方向レジスタ

以下の手順で行うと間違いが少ないと思われる。

① 4 つのマルチプレクサの作成

NAND ゲート 12 個とひとつのインバータを用いて 4bit 分のマルチプレクサを作成する。図

18．の様な 2 入力のマルチプレクサを 4 つ並べたものを考えると良い。切り替え方向は同じな

のでインバータは共有し一つで済ませることができる。1bit 分ずつ作っては動作確認を行って

いくと間違えにくい。また、できるだけ規則的な配線にするよう配慮すると良い。

途中未使用入力 pin の処理をきちんと行うように注意する。また、動作の確認を終わって配線

作業に戻る時は必ず電源を OFF にすることを徹底する。

② D-FF の入出力をマルチプレクサに繋ぐ

作成したマルチプレクサと D-FF を繋ぐ。最上位 bit と最下位 bit の補充入力のみが残るはず

である。

③ IC トレーナとの接続

図 24．に示すように IC トレーナと接続する。

④ 動作確認

電源を ON にし、スイッチを操作して動作確認する。7 章で行った確認作業を両方のシフト方

向に対して行えば良い。

配線が煩雑なので間違えやすい。動作が意図したとおりで無い場合は、配線をチェックし、動

作時の電位を測定して問題のある箇所を絞り込んでいく。電位の測定にはテスタを使うか IC ト

レーナの LED を使う。

- 27 -

[3] 同期リセット回路の付加と動作確認

ディジタル回路のリセットには非同期リセットと同期リセットがある。非同期リセットはクロックに関係

なくリセットを行うもので、同期リセットはクロックに同期してリセットを行うものである。パソコンのリセ

ットのように外部から強制的に機器をリセットする場合は非同期に行い、内部である条件になった

時に初期値へ戻すような場合は同期してリセットを行う。

本節では前節までにつくった 4bit 双方向シフトレジスタに、4bit 全てが H の場合次のサイクル

で全ての bit が L になる、同期リセット回路をつけることを考えてみよう。

この同期リセット回路は以下のようにして作ることができる。

① 条件の検出

条件の検出は簡単である。4bit 全てが H である事を検出すれば良いので、全ての bit の

AND をとることで検出できる。

② 同期リセット回路

クロックに同期するため、条件が成立した場合次のクロックの立ち上がりの前に D-FF への入

力を L にすることによってリセットを行う。

ある条件で強制的に出力を L にするために適したゲートは AND である。入力の片方が L で

あれば出力が L である事は保証される。つまり、図 25．の様に入力に AND ゲートを挟み、そ

こへ元の入力とリセット条件検出回路からの出力を繋げば良い。

D Q

CLK

リセット条件検出回路

D Q

CLK

D Q

CLK

リセット条件検出回路

図 25．同期リセット回路

以上を参考に、前節までに作った 4bit 双方向シフトレジスタに、全ての bit が H の時次のサイク

ルでリセットする回路をつけてみよう。

① 回路図の作成

本節では最終的な回路図を提示しない。図 24．の様な形式で同期リセット付き 4bit 双方向シ

フトレジスタの回路図を作成せよ。

立ち会い確認の時の煩雑さを避けるため、双方向シフトレジスタの部分については ICトレーナ

への接続は図 24．と同じにして欲しい。さらに、リセット条件検出回路の出力は I6 へ繋いで観

測する。

作成した回路図は報告書に添付する。

② 同期リセット回路の付加

前節で作成した回路に同期リセット回路を付加する。

- 28 -

③ 動作確認

回路を変更したため、以前組んだ部分がきちんと動作するという保証は無い。リセット回路の動

作確認だけでは無く、双方向シフトの動作確認も行う。

7 章で行った動作確認を参考に、どのように操作すれば全ての機能をチェックできるか考え、

LED による観測の結果を実験ノートに記録しておく。

確認が済んだら、できあがった回路をそのままにして[4]の立ち会い検査をうける。

[4] 同期リセット付き双方向シフトレジスタの立ち会い検査

指導員立ち会いの下で作成した回路を動作させ、同期リセット付き 4bit 双方向シフタの

動作が確認できたことを示し、目標達成を記録してもらう。

- 29 -

9章 少し複雑な順序回路

前章までの課題をこなすことによって、基本的な同期式順序回路の構成法を理解できたものと期

待する。

同期式の順序回路は組み合わせ論理回路と D-FF によって構成されおり、同期したクロックによ

って D-FF に記憶された値(状態)が移り変わっていくことによって動作する。組み合わせ論理回路

の部分を入れ替えれば様々な状態遷移を実現することができる。

組み合わせ論理回路も一様な構造の無いものでは無くマルチプレクサのような良く使用される基

本的なモジュールを組み合わせていく事によって複雑なものへと発展させていく事ができる。

本章では、発展課題として 4 ビットバイナリカウンタを挙げ、さらにこれに任意のタイミングで 4 を

減産する回路を付け加えることを考える。

[1] バイナリカウンタ

4 つの D-FF と 4bit のインクリメンタ(1 を加算する回路) を用いてバイナリカウンタを作成す

る。

インクリメンタは 1 加算する回路である。任意桁の加算機には普通は全加算機を用いるが、イン

クリメンタでは 1 を加算するだけなので、半加算機を並べることにより作ることができる。

D-FF の出力をインクリメンタを通して D-FF の入力に戻すことによりバイナリカウンタが作成でき

る。

・クロックには引き続きパルス出力端子を使用する。

・テストを容易にするため、D-FF のCLR を使用して全ビットを 0 にできるようにする。

・D-FF の出力を IC トレーナの 7 セグメント LED 左桁用端子(CN4)に接続して観測する。7 セグ

メント LED 用電源を接続するのを忘れないようにする。この IC トレーナの 7 セグメント LED は

図 26．のような 10 進表記である。10～15 は数として表示されないので注意する。

図 26. 74LS47による 7セグメント LED の表示

(※) 半加算器は 1 bit の値二つを足して二桁の2 進数にする装置である。インクリメンタというの

は最下位桁では 1 と元の数を足しその他の桁ではキャリーと元の数を足すものである。したがって

各桁の演算に必要な値は二つしかないので、半加算器のみでインクリメンタの構成が可能である。

- 30 -

[2] 任意のタイミングで減算する回路

1 章[1]の回路に、D-FF に記録された数が十進で 4 以上である、且つ、入力 M4 が H であると

いう条件が成り立つ時に 4 減算する回路を付け加える。それ以外の場合は 1 章[1]と同様に

D-FF に記録された値を 1 加算する。これらの条件の概略を示すと図 27．の様になる。

If ((M4==“H”) & (D>=4)){A = D - 4

} else {

A = D + 1

}

D-FF

A

D

M4

CLK

CLR

If ((M4==“H”) & (D>=4)){A = D - 4

} else {

A = D + 1

}

D-FF

A

D

M4

CLK

CLR

図 27．条件付き減算回路を持つバイナリカウンタ

[3] 条件付き演算を行う回路の構成法

このような条件付きの演算を行うハードウェアの基本的な構成法はマルチプレクサ(セレ

クタ)を用いる事である。図 28．の様に多段にマルチプレクサを通していけば任意の条件付

き演算が可能である。もし各々の条件に依存関係が無い場合は、マルチプレクサを多段に

せずに一段でも実現可能である。

MUX

MUX

条件1

条件2

条件1

成立時の出力

条件2

成立時の出力

条件不成立時の出力

MUX

MUX

条件1

条件2

条件1

成立時の出力

条件2

成立時の出力

条件不成立時の出力

図 28．条件つき演算のハードウェアによる実現法

これらのマルチプレクサを演算器の前に入れるか後ろに入れるかで回路の規模が変わる

ことがあるので注意する。例えば加減算を行う回路を考えると、図 29．の様になる。加算

器のような演算器は大型であるため、マルチプレクサを前に入れた方が良い事が多い。

- 31 -

M

MUX

MUX

MM

MUX

MUX

M

図 29．マルチプレクサ挿入位置による回路規模の違い

今回の例題では、条件によって+1 するか -4 するかが変わる。従って、完全な加算器を

用いるとすれば、1もしくは-4の二の補数が加算されるようにセレクタを挟めば題意の回路

を作成することができる。しかし、1もしくは-4と演算に用いる数が限られているので、工

夫すれば完全な加算器を用いずにインクリメンタに数個のゲートを追加すれば題意の回路

を作ることができる。

[4] 条件付き減算機能付き 4 bit バイナリカウンタの作成

上記[1]～[3]を参考に任意のタイミングで-4可能な 4 bitバイナリカウンタを作成する。

作成し、検証が終わったら、指導員に立ち会いの下で動作確認を行い、目標達成を記録し

てもらう。

- 32 -

10章 発展課題

前章の課題をこなし且つ加算器やシフタ等の基本的な演算器の構成を理解していれば、単一

のクロックを用いる限り、殆どの順序回路が設計可能である。時間に余裕の有る者は更に発展的な

回路を設計してみると良い。例として以下のようなものを挙げるので、これらを参考に時間の許す範

囲で自由に変更を加えてみて欲しい。

この章の成果については特にレポートを課すことは無いが、最終レポートに添付すれば評価する

ので、希望者は指導員に成果を確認してもらうと良い。

・ カウンタに任意のリセット回路をつける

例えば 10 進で 9 になった次のサイクルで 0 になるような同期リセットをつければ 10 進カウンタを

作ったことになる。

(注) 同期リセットであるから 74HC74 のリセット端子は使用せず、入力 D を L にするような回路

を付加する。

・ 特定の条件で 1 サイクルのみパルスを発生する

リセットするのではなく、特定の条件の時、その条件が何サイクル続いても 1 サイクルだけパルス

を発生する回路を作る。

これには D-FF を二つ(74HC74 一個)追加する必要がある。図 30．に示すように D-FF を多段

に繋げば信号の伝搬がずれるため、特定のタイミングで任意の幅のパルスを発生することができ

る。この場合は入力が何サイクルに渡って H であっても 1 サイクルのみ H となるパルスを発生す

る。タイミングチャートを書いて確かめて見ると良い。

出力されるパルスの幅が固定されるので、この回路は入力が完全にクロックと同期していない場

合にも使えるため synchronizer と呼ばれる。

D Q D Q

Q Q

CLK

入力 パルス出力D Q D Q

Q Q

CLK

入力 パルス出力

図 30．同期微分回路(Synchronizer)

・ リセット後一回のみ動作する回路

記憶装置を用いて内部状態を持つ事により、装置を初期化した後一回だけ動作する回路を作る

ことができる。D-FF の出力を入力へと戻し、一度動作すればその後値が変わらないようにすれ

ば良い。

・ ボタンを押した時一回のみ作動する回路

同様にボタンの動作を記憶し、その状態を維持する回路を作ることができる。これを利用

し、例えばボタンが押されるとカウントアップを始める装置等を作ることができる。更に

IC トレーナ上の発振器を利用すればストップウォッチやタイマーのようなものが想像で

きるだろう。

- 33 -

付録

[A] 抵抗器

回路図上では単純にある抵抗値を持つ素子であるが、実際に使用可能な部品には物理的

な制限があるため、用途によって材質・大きさ・実装方法等の異なった様々なものが生産・

使用されている。比較的低い電圧と小さな電流を扱う電子回路では主に金属皮膜抵抗と炭

素皮膜抵抗が用いられている。本実験では安価な炭素皮膜抵抗を用いる。近年は殆どの場

合表面実装可能なチップ抵抗が用いられるが、本実験では図 31.の様な人の手で扱いやすい

リード線をもったタイプを用いる。このように素子の両端から対称に伸びるようにリード

線が生えている物をアキシャルリードパッケージと言う。

図 31．アキシャルリードパッケージ抵抗器

小型の抵抗器は文字を書き入れることが難しいためアキシャルリードパッケージの抵抗

器では色の帯で抵抗値と誤差を表現するカラーコードが使われている。帯は 4 本から 6 本

で構成されており、抵抗器の端に近い位置にある帯から順に読む。最後の帯が精度を表し、

その一つ前の帯が 10の何乗かを表す。残りの帯は数字で抵抗値を表している。どちらが端

に近いか判らない場合はちょっと離れている帯が精度を現す帯である。表 4.にカラーコー

ドの定義を示す。例えば黄紫茶金と並んでいれば 47×101Ω精度±5%である。

表 4．カラーコード

色 数値乗数

(10のx乗)許容差（記号）

黒 0 0 -

茶 1 1 ±1% (F)

赤 2 2 ±2% (G)

橙 3 3 ±0.05% (W)

黄 4 4 -

緑 5 5 ±0.5% (D)

青 6 6 ±0.25% (C)

紫 7 7 ±0.1% (B)

灰 8 8 -

白 9 9 -

銀 - -2 ±10% (K)

金 - -1 ±5% (J)

アキシャルリードパッケージの抵抗器は適宜リード線を曲げて実装する。ブレッドボー

- 34 -

ドの場合も同様である。一般に抵抗器のリード線の曲げ方は図 32.の様に二通りあるので必

要に応じて適した方を選ぶ。

扱いやすい長さに切る扱いやすい長さに切る

図 32．リード線の曲げ方の例

[B] コンデンサ

コンデンサは材質と形状によって非常に多くの種類がある。アナログ回路では歪みやノ

イズが大きな問題となるため、使用箇所に応じて多種のコンデンサを使い分ける必要が有

るが、ディジタル回路では主にセラミックコンデンサと電解コンデンサが用いられる。セ

ラミックコンデンサは小容量でも良いが速い応答を求められる場合に用い、電解コンデン

サは大きな容量を求められる時に用いる。本実験では極性も無く堅牢で破裂の心配の少な

い積層セラミックコンデンサを用いる。積層セラミックコンデンサにも表面実装用のチッ

プ型と手作業に適したリード線を持ったものがある。本実験で用いるのは図 33.に示すよう

なリード線を持ったパッケージである。リード線付きセラミックコンデンサはその構造か

らパッケージの一方向に二つのリード線が出ているラジアル型がほとんどである。

475475

図 33．積層セラミックコンデンサ

頭部やリード線の形状は部品によってまちまちであるが、容量と耐圧が大きいほど頭部

も大きくなる傾向がある。小さな頭部に記すため、容量は 3 桁の数字のみで示されている

場合が殆どである。この数字は pF(ピコファラド)を単位とし、最初の二桁×10の三桁目乗

という形で記されている。例えば 475と記されていた場合 47×105で 4700000 pFつまり

4.7μFである。

リード線は適宜曲げたり切ったりして使用するが、積層セラミックコンデンサの場合、

根元の部分を曲げる時に破損しやすいので注意する。細かく曲げたり伸ばしたりする時は

ラジオペンチを使うと良い。

- 35 -

[C] オシロスコープの原理

今日ではオシロスコープは波形観測機一般を指す言葉である。一般的にオシロスコープ

と呼ばれる計測器にはアナログ式のものとディジタル式のものがある。ディジタル式のオ

シロスコープは AD コンバータを用いて信号を取り込み、それを液晶画面等に表示するも

のである。ディジタル式は量子化した値を一旦メモリに格納するため、容易に単発の現象

を観測したり、波形に様々な処理を行ったりすることができる便利な物である。これに対

しアナログ式は単発の現象の測定や複雑な演算には不向きであるが、単純な原理に基づい

ているため簡便で信頼性の高いものであり、今日でも精密な測定や工場のライン等で一定

の需要が残っている。

本実験では単純なアナログ式オシロスコープを用いる。図 34. にアナログオシロスコー

プの原理を示す。

図 34．アナログオシロスコープの原理

アナログオシロスコープは陰極菅の一種である。電子銃から出た陰極線は水平方向と垂

直方向の偏向電極によって軌道を曲げられた後、蛍光体を塗布されたスクリーン上に輝点

を描く。垂直偏向電極に測定電圧に比例する電界をかければ、測定電圧の変動がスクリー

ン上の輝点の上下動になって現れる。ここで輝点が横方向に一定の速度で移動するように

制御すると、測定電圧の変化を二次元的なグラフを見るように観測することができる。こ

のように一定の速度で輝点を移動させる事を掃引(SWEEP)という。掃引のためには図 35.

の様な鋸歯状波を水平偏向板に印加するとよい。

図 35．鋸歯状波

以上がオシロスコープの原理の概略である。実際の測定器にはこれに加えて様々な工夫

が必要になる。一定の閾値で掃引を始め繰り返し波形が制止した状態で観測できるように

するトリガ機構やトリガがかかる前の現象を観測する為の遅延回路はその例である。

- 36 -

[D] アナログオシロスコープの操作方法

ここでは一般的なアナログオシロスコープの操作方法について記す。アナログオシロス

コープは単純で長い間広く使われてきた歴史があるため、殆どの機種で類似した操作方法

となっている。ディジタルオシロスコープには残念ながらそのような基準が無く、説明書

を注意深く読む必要が有る。以下にまず注意点を述べ、次に基本的な操作方法について述

べる。

[1] 注意すべき事

電源と GND

あらゆる電気的な測定器では電源の取り扱いが重要である。オシロスコープでは測定

器そのものを動作させるための電源と、測定対象の電源がある。

測定器は通常の商用電源を用いるが、可能な場合はアースをとった方が良い。アース

をとることができない状況で複数の機器を用いる時は互いのケースやプローブを絶対

に接触させないように気をつける。機器間の電位差が問題となり、思わぬ誤差や事故の

元になる事がある。

測定対象の GND は測定器の GND でもある。オシロスコープはプローブの GND 端

子を通して測定対象の GND と接続される。また、測定器のケースに通常は少なくとも

一箇所 GND端子が設けられている。GNDが安定していないと測定できないので、測定

対象の適切な位置に GNDを接続する。

プローブと測定

オシロスコープのプローブは細かい pinに接続できるようになっているため機械的に

は繊細である。こじったりしないように気をつける。

プローブの先端は導体が剥き出しになるので、測定時に隣接する pinと接触してしまう

ことがある。場合によっては素子の破壊等が起きるので、十分注意する。

耐圧

どのような電気的な測定器にも、プローブに印加可能な最大電圧がある。オシロスコ

ープは比較的頑丈な方であるが、測定対象によっては耐圧を越えないように注意する必

要が有る。また、場合によっては静電気にも注意する必要が有る。

帯域

オシロスコープの掃引やトリガには速度的な制限があり、測定可能な周波数帯域が決

まっている。安価なものでは数十～百 MHz 程度である。帯域の上限に近い対称を測定

する時には観測した波形が歪んでスクリーンに現れるので注意する必要が有る。

本実験で扱う回路はオシロスコープの帯域に比べて十分に低いので問題が生じるこ

とは無い。

その他

筆記具等を持ったままつまみを弄ると操作面を汚してしまう事があるのでやらない

ようにする。

- 37 -

[2] 基本的な操作法

ここでは較正用信号を観測することによってオシロスコープの基本的な操作法を示す。

本実験で用いるアナログオシロスコープの操作盤を図 36. に、プローブの例を図 37. に示

す。殆どのアナログオシロスコープは類似した機能を類似したボタンやつまみに割り振っ

ているため、同じ様な方法で操作できる。

図 36．アナログオシロスコープの操作盤

図 37．オシロスコープ用プローブ

- 38 -

1: > 20mV

> 200μ sec CH1 30m V

~GND 表示

AC カップリング表示

微調整モード

管面 1cm あたり掃引時間

管面 1cm あたり電位差

トリガをかけるチャンネル

トリガレベル

図 38. 管面表示の例

以下に示すような手順で較正用信号を観測し、操作方法に習熟する。

電源、プローブの接続

まず装置の電源スイッチがOFFの状態である事を確認して電源ケーブルを接続する。

本実験で使用するオシロスコープでは電源スイッチは前面左下である。

次にプローブを接続する。プローブは図 36.において③で示された部分に接続する。

殆どのプローブには高周波特性の良い同軸ケーブルと BNC コネクタが用いられてい

る。BNCコネクタはやや押し込むようにして外筒部分を回すと本体側の突起に固定さ

れるようになっている。ここでは二つともプローブを接続しておく。

輝度、フォーカスの設定

電源を投入して、まず輝度とフォーカスを設定する。スクリーンに投影される輝線

を確認しやすくするために、測定チャネルを GND に固定しておくと良い。図 36. の

③で囲ったところに GNDと書かれたボタンが有るはずなので、1CH, 2CHともこれを

押して GND に固定する。GND に設定できたら図 38. の様にスクリーンの左下に

GNDマークが現れる。次に図 36. の⑤の部分にある TIME/DIVつまみを回して左上

に表示される一升あたりの掃引時間が 200μsec になるよう調節する。このオシロスコ

ープの TIME/DIV つまみは押し込むとクリック感があり、通常モードと微調整モード

が切り替わる。掃引時間の表示に”>”が出ている時は微調整モードなので、つまみを押

し込んで通常モードに戻して目的の掃引時間に設定する。

以上を設定したら、輝線がスクリーン上に現れるはずである。現れない場合はそれ

ぞれのチャンネルが表示されない設定になっているかもしれないので、CH1, CH2 と

書かれたボタンを押して表示されるか確認する。それでも表示されない場合は輝線の

上下位置がスクリーンの外かも知れない。図 36. の③の所にある上下三角矢印のつい

た POSITION つまみで輝線の位置を上下できるので、確認する。

- 39 -

輝線が現れたら輝度とフォーカスを設定する。図 36. の②の所に

INTEN(INTENsity: 強度)と FORCUS と書かれたつまみがあるので、これを使って

輝線ができるだけ細くかつはっきり見えるように調整する。あまり明るくしすぎると

スクリーンの蛍光体が焼き付いてしまう恐れがあるし、輝度が高いほどフォーカスは

ぼやけてしまう。目ではっきり見える程度の輝度にとどめておく方が良い。

上下位置の調整

輝線の上下位置は図 36. の③の所にある上下三角矢印のついた POSITION つま

みで調整できる。各々のチャンネルを GNDレベルにして輝線の位置をスクリーン上の

升目に合わせておけば電位を読み取るのに便利である。ここでは、二つのチャンネル

の輝線を同時に観測しやすい位置に合わせておく。

プローブの較正用信号への接続

殆どのオシロスコープには較正のために一定の矩形波を出力する端子が備わってい

る。本実験で用いるオシロスコープでは下段中央付近に CAL(CALibration: 較正)と書

かれた端子がある。接地マークが付いているものが GND、1 kH 0.6V と書かれたもの

が矩形波を出力する端子である。ここへ CH1のプローブを接続する。まず、プローブ

の蓑虫クリップを GND端子に接続する。標準のプローブは先端部分の外筒をケーブル

側に引くと鈎状の探針が出てくるので、次にこの鈎を較正用信号端子に引っかけ外筒

を戻す。

オシロスコープのプローブには分圧記が内蔵されているものがあり、x10の様に 1/10

の電位にして測定できるようになっている。測定器の入力インピーダンスは高い方が

良い場合が多いため、多くの測定では x10の状態で使用する。本実験でも x10の方に

設定しておくと良い。この場合スクリーン上の表示は実際の 1/10 になる(機種によっ

ては自動的に表示を調節し 1倍の値で表示してくれるものもある)。

電圧軸、時間軸の設定

図 36. 中⑧で SWEEP MODE が NORMAL になっていることを確認した後、測定

するチャンネルの GND ボタンを解除する。さらに画面左下の電圧感度の単位表示 V

上にV~のように”~”が表示されている場合はプローブが AC 結合になっているので、

DC/AC ボタンを押して DC結合にする。(DC結合の場合は GNDとの電位差がそのま

ま表示され、AC結合の場合はプローブはコンデンサを介して接合 AC分だけを測定す

ることができる。AC結合は電源のリップル等バイアスがかかった信号を観測するのに

便利であるが、コンデンサを挟むことによる誤差もあるので、基本的に DC 結合で観

測することができるものは DC結合で観測した方が良い。)

さらに VOLTS/DIVと TIME/DIV を調節し、矩形波がスクリーン上に現れるように

する。VOLTS/DIV はチャンネル毎に設定できる。本オシロスコープの較正用信号は

0.6V の矩形波であり、プローブを x10 に設定しているので、VOLTS/DIV で 20mV

あたりに設定するのが観測し易いはずである。

- 40 -

本オシロスコープの VOLTS/DIV つまみは押し込むとクリック感があり、通常モー

ドと微調整モードが切り替わる。左下の電圧感度表示の左側に”>”が表示されている時

は微調整モードなので、VOLTS/DIVつまみを押して通常モードにする。微調整モード

の時は管面の目盛りと電位が一致していないので、値を読み取る時は通常モードで読

み取る。

オシロスコープによってはこれらのつまみが二重構造になっていて微調整が可能な

ものがある。その場合微調整用のつまみは切れ目無く動かせるようになっており、端

の所で一箇所だけカチッと止まるようになっている。その固定されている状態で*/DIV

つまみが示す値である。このような二重構造のつまみの場合は、スクリーンで値を読

み取る時は必ず微調整つまみを端まで回して固定する。

トリガの設定・調整

波形がスクリーン上で静止して見えない時はトリガを調整する。トリガは図 36. ⑥

TRIG LEVEL のつまみと SLOPEボタンで調節する。TRIG LEVEL はトリガが作動

する閾値を調節し、SLOPEボタンは信号が立ち上がる時に作動するか逆に下がる時に

作動するかを選択する。このオシロスコープの場合はスクリーン上部中央よりやや右

側にトリガレベルが表示される。

矩形波の場合はトリガが振幅の中にあればあまり調整すること無く波形がスクリー

ン上で静止して見えるはずである。

観測

波形を観測し、振幅や周波数を算出して、較正用信号の表記と同じかどうか確認す

る。本実験に使用するオシロスコープにはカーソルが付いているので、説明書を読ん

でそれを使用しても良い。CH1で確認したら CH2についても同様に確認する。

この時にあまりに矩形波が歪んでいるようであればプローブの調整が必要であるの

で、指導員に連絡し較正してもらう。

以上がオシロスコープの基本的な操作方法である。単純な繰り返し波形であれば、同様

の操作を行う事によって観測可能である。

- 41 -

ver 1.0 初版

ver 1.0a 誤植修正

ver 1.1 端子のミス修正

ver 1.1a ネットリストの作成法一部加筆

ver 1.2 入力を直接観測せず、インバータでバッファするよう変更

ver 1.3 ICトレーナの抵抗換装に伴い、入力のバッファを削除

ver 1.4 図番号修正。追加課題の組み込み

ver 1.4a リンクエラー修正、細かいミスの修正

ver 2.0 発振回路課題の追加、付録の追加

ver 2.1 オシロスコープのプローブの記述の追加

ver 2.1a 発振回路立ち会い検査の要目追加

var 2.1b 誤字等修正

var 2.1c オシロスコープの操作を実機に合わせて修正

var 2.1d 発振回路の抵抗値変更、及び細部のミスの修正