TEKNIK DIGITAL

COUNTER ASYNCHRONOUS

Dosen Pengampu : Bekti Wulandari, M.Pd.

DISUSUN OLEH :

DITA HALIMATUZZAKIYA S

14520241032

PROGRAM STUDI PENDIDIKAN TEKNIK INFORMATIKA

JURUSAN PENDIDIKAN TEKNIK ELEKTRONIKA

FAKULTAS TEKNIK

UNIVERSITAS NEGERI YOGYAKARTA

2014

A. TUJUAN

Mahasiswa diharapkan dapat mengkaji prinsip kerja dari :

Counter Asynchronous modulo-4

Counter Asynchronous modulo-8

Counter Asynchronous modulo-16

Yang tersusun dari D Flip-Flop dan JK Flip-Flop

B. TEORI SINGKAT

Asyncronous counter tersusun atas flip-flop yang dihubungkan seri dan

pemicuannya tergantung dari flip-flop sebelumnya, kemudian menjalar sampai

flip-flop MSB-nya. Karena itulah Asyncronous countero sering disebut juga

sebagai ripple-through counter.

Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang

dikonfigurasikan dengan menyambung outputnya dari yang satu ke yang lain.

Yang berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama

akan mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar

yang diperlukan terdeteksi.

Output ini kemudian mentrigger inputclock berikutnya ketika terjadi tebing

yang seharusnya sampai. Dengan cara ini sebuah sinyal pada inputnya akan

meriplle (mentrigger input berikutnya) dari satu FF ke yang berikutnya

sehingga sinyal itu mencapau ujung akhir deretan itu. Ingatlah bahwa FF T

dapat membagi sinyal input dengan faktor 2 (dua). Jadi Counter dapat

menghitung dari 0 sampai 2n = 1 (dengan n sama dengan banyaknya Flip-flop

dalam deretan itu).

C. ALAT DAN BAHAN

1. Software EWB 5.12 dengan spesifikasi kebutuhan:

a. D FF

b. JK FF

c. Red Indikator

d. Seven Segment

e. Clock

f. VCC

g. Ground

h. Logic gates (AND)

2. Alat Tulis

D. LANGKAH KERJA

1. Membuat rangkaian up counter dan down counter asynchronous modulo 4

dari D Flip Flop dan JK Flip Flop

2. Mengamati dan mencatat setiap variasi masukan terhadap keluaran

(output)

3. Mengulangi langkah 1 s.d. 2 untuk menguji rangkaian modulo 8 dan 16 dari

D Flip Flop dan JK Flip Flop dan rangkaian modulo 3 dan modulo 9 dari JK FF

dengan gerbang AND

4. Membuat Present State, Next State, dan State Diagram untuk masing-

masing rangkaian

E. GAMBAR RANGKAIAN

Gambar 1 ( Counter Asynchronous modulo 4 dari D FF )

Gambar 2 ( Counter Asynchronous modulo 8 dari D FF )

Gambar 3 ( Counter Asynchronous modulo 16 dari D FF )

Gambar 4 ( Counter Asynchronous modulo 4 dari JK FF )

Gambar 5 ( Counter Asynchronous modulo 8 dari JK FF )

Gambar 6 ( Counter Asynchronous modulo 16 dari JK FF )

Gambar 7 ( Counter Asynchronos modulo 3 dari JK FF dengan gerbang AND )

Gambar 8 ( Counter Asinchronous modulo 9 dari JK FF dengan gerbang AND )

E. HASIL PERCOBAAN

Present States and Next

1. Counter Asynchronous modulo 4 dari D FF dan JKFF

Present

State

Next State

Q1 Q0 Clock = 0 Clock = 1

0 0 00 01

0 1 01 10

1 0 10 11

1 1 11 00

2. Counter Asynchronous modulo 8 dari D FF dan JKFF

Present State Next State

Q2 Q1 Q0 Clock = 0 Clock = 1

0 0 0 000 001

0 0 1 001 010

0 1 0 010 011

0 1 1 011 100

1 0 0 100 101

1 0 1 101 110

1 1 0 110 111

1 1 1 111 000

3. Counter Asyncronous modulo -16 dengan DFF dan JKFF

Present State Next State

Q3 Q2 Q1 Q0 Clock = 0 Clock = 1

0 0 0 0 0000 0001

0 0 0 1 0001 0010

0 0 1 0 0010 0011

0 0 1 1 0011 0100

0 1 0 0 0100 0101

0 1 0 1 0101 0110

0 1 1 0 0110 0111

0 1 1 1 0111 1000

1 0 0 0 1000 1001

1 0 0 1 1001 1010

1 0 1 0 1010 1011

1 0 1 1 1011 1100

1 1 0 0 1100 1101

1 1 0 1 1101 1110

1 1 1 0 1110 1111

1 1 1 1 1111 0000

1. Diagram state clock counter asyncronous modulo 4

1

1 1

1

00 01

10 11

0

0 0

0

2. Diagram state clock counter asyncronous modulo 8

1 1

1 1

1 1

1 1

00

0

00

1

01

1

11

1

0

0

0

0

01

0

10

0

10

1

11

0 0 0

0

0

3. Diagram state clock counter asyncronous modulo 16

1 1 1

1 1

1 1

1 1

1 1

1 1

1 1 1

00

0

00

1

01

1

11

1

0

0

0

0

01

0

10

0

10

1

11

0

0

0

0

0

01

0

10

0

10

0

10

0

10

1

10

1

11

0

11

0 0 0

0 0

0

0 0

0

F. ANALISIS

Pada Counter Asinkron modulo 4 penunjukkan maksimalnya adalah 3, pada

modulo 8 maksimalnya adalah 7 sedangkan pada modulo 16 maksimalnya adalah

F.

pertama Rangkaian Counter Asinkron dengan D FF maupun dengan JK FF

menunjukkan hasil yang sama. Apabila ingin mendapatkan rangkaian down

C u dengan

cara memberi gerbang NOT pada masing-masing keluaran asinkron. Untuk

membuat modulo 9 adalah dengan cara memberi gerbang AND masukan dari output Q1

dan Q3 dari modulo 16, kemudian keluarannya disambungkan dengan reset dari semua

rangkaian FF

G. TUGAS DAN JAWAB

1. Buat State diagram counter Asynchronous modulo 16

Jawab :

Present State Next State

Q3 Q2 Q1 Q0 Clock = 0 Clock = 1

0 0 0 0 0000 0001

0 0 0 1 0001 0010

0 0 1 0 0010 0011

0 0 1 1 0011 0100

0 1 0 0 0100 0101

0 1 0 1 0101 0110

0 1 1 0 0110 0111

0 1 1 1 0111 1000

1 0 0 0 1000 1001

1 0 0 1 1001 1010

1 0 1 0 1010 1011

1 0 1 1 1011 1100

1 1 0 0 1100 1101

1 1 0 1 1101 1110

1 1 1 0 1110 1111

1 1 1 1 1111 0000

Diagram state Counter asyncronous modulo 16

1. 1 1 1

1 1

2.

1 1

3.

1 1

1 1

4.

1 1

1 1 1

00

0

00

1

01

1

11

1

0

0

0

0

01

0

10

0

10

1

11

0

0

0

0

0

01

0

10

0

10

0

10

0

10

1

10

1

11

0

11

0 0 0

0 0

0

0 0

0

2. Rancanglah counter Asynchronous untuk modulo 8 dan modulo 16 yang tersusun

dari JK Flip Flop, uji rangkaian saudara dengan program EWB

Jawab :

Gambar counter Asynchronous modulo 8

Gambar counter Asynchronous modulo 16

3. Rancanglah counter Asynchronous modulo 8 down counter

Jawab :

Gambar counter Asynchronous modulo 8 dari JKFF down counter

H. KESIMPULAN

Prinsip pembuatan rangkaian counter asynchronous jika menggunakan D

Flip-

Flop yang pertama clock dihubungkan dengan frekuensi masukan untuk clock,

dan D Flip-Flop kedua di -Flop pertama, Jadi

-Flop yang pertama adalah merupakan menjadi clock untuk

D Flip-Flop yang kedua dan begitu seterusnya. Begitu pula dengan JK Flip-Flop.