Upload
lamtuyen
View
222
Download
0
Embed Size (px)
Citation preview
1
Dispositivos de
Chaveamento
Raul Queiroz Feitosa
2
Objetivo
Ilustrar os conceitos, a estrutura e o
comportamento dos circuitos lógicos que
realizam as funções de chaveamento.
2
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
3
Introdução
Realização de sistemas digitais em 2 níveis:
1. Nível lógico: baseado em componentes primitivos, chamados portas.
2. Nível de circuito: corresponde à realização física.
� independe do nível de circuito� agiliza o projeto (permite abstração dos detalhes do nível de circuito)
� certas características neste nível que determinam se a rede de portas é fisicamente realizável
4
3
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
5
Representação variáveis binárias
Estados 0 e 1 representados por sinais elétricos
(tensões, correntes, carga elétrica, etc):
VHmin
VLmax
VLmin
Região VL
Região VH
Região Proibida
3,3 V
2,0V
0,8 V
0,6 V
Exemplo:
CMOS 3.3V Tensões
6
lógica
positiva
1
0
lógica
negativa
0
1
4
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
7
Chaves tipo n e tipo p
B
A
C
VCA
B
A
C
VBC
resistência entre A e B muito baixa: chave FECHADA (ligada)
resistência entre A e B muito alta: chave ABERTA (desligada)
VCA
VTh
resistência entre A e B muito baixa: chave FECHADA (ligada)
resistência entre A e B muito alta: chave ABERTA (desligada)
VBC
VTp
porta
dreno
fonte
A
B
C
porta
dreno
fonte
A
B
C
porta
dreno
fonte
A
B
C
porta
dreno
fonte
A
B
C
transistor nMOS símbolo lógico transistor pMOS símbolo lógico
chave tipo n chave tipo p
nS pS
8
5
Exemplo
Porta NOT
Vin
vout
VDD
VTn VDD-VTp VTDD
pS fechada
nS aberta
pS aberta
nS fechadaVDD
x
vin
z
Terra (0V)
vout
vin vout
VH
VL
VL
VH
x z
1
0
0
1
x z
9
Exemplos
NAND NOR AND OR
x
y
x
y
x
y
x
y
z
x y z z z z
0 0 1 1 0 0
0 1 1 0 0 1
1 0 1 0 0 1
1 1 0 0 1 1
z z z
10
6
Exemplos
XOR NOTXOR
x y z z
0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1
x
y
x
y
z z
11
Exemplos
Portas complexas
AND-OR-INVERT OR-AND-INVERT
xy
uv
z
xy
uv
z
z = ( uv + xy ) z = ( u+v ) ( x+y )
12
7
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
13
Retardo de propagação
É o tempo entre pontos pré-definidos (normalmente 50%) nos sinais de entrada e seu efeito na saída.
50%
50% 50%
50%
Retardo de propagação de alto para baixo
Retardo de propagação de baixo para alto
ENTRADA
SAÍDA
alto
baixo
alto
baixo
tpHL tpLH
x z
14
8
Tempo de Transição
É o tempo para que um sinal se modifique entre pontos pré-definidos (normalmente 10% e 90%) durante uma transição).
90%
Retardo de subida
alto
baixo
trtf
Retardo de descida
90%
10%10%
15
Efeito da carga
O número de entradas ligadas a uma saída numa rede lógica afetam os níveis (carga estática - Rin) e os tempos do sinal na saída (carga dinâmica - Cin).
vin Cin Rin
Iin porta
Circuito equivalente para a entrada de uma porta
16
9
Efeito da cargaA carga total aplicada a uma saída é a combinação das cargas de todas as
cargas de entrada a ele conectadas.
Para saída alta, quanto maior o número de entradas, menor vout (carga estática) e maior o tempo de propagação tp (carga dinâmica).
Análogo para saída baixa.
Cin Rin
Iin
VDD
x
vin
z
Terra (0V)
vout Cin Rin
Iin
...
17
Efeito da carga sobre propagação
ENTRADA
SAÍDA
alto
baixo
alto
baixo
tpHL para carga A
tpHL para carga B
carga A
carga B
18
10
Cálculo do tempo de propagação
Procedimento:
1. Uma unidade de carga-padrão é definida para a família (normalmente NOT)
2. A carga das entradas de porta é dada em termos desta unidade, é o chamado fator de carga da entrada (I)
3. A carga total de uma saída (L) é a soma dos fatores de carga de todas as entradas conectadas àquela saída.
19
Cálculo do tempo de propagação
Procedimento:
4. As características de tempo da saída de porta são dadas em termos desta carga total. Normalmente os retardos de propagação dependem linearmente desta carga, p.ex.:
tpLH = 0,10 + 0,04 L ns
1
3
1
porta
2
2
porta
3porta
1 porta
4
porta
5
Carga total (L) = 7
20
11
Fanout, fanin
Fator de fanout:
É a carga máxima tolerável a ser aplicada a uma saída lógica demodo que os tempos de propagação sejam aceitáveis. É normalmente definido em termos de números de carga padrão (p.ex., 12).
Fanin:
É o número de entradas de uma porta. Quanto maior, menor a diferença entre as tensões alta e baixa e maiores os tempos de propagação.
Porta AND com fanin = 3
21
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
22
12
Margem de Ruído
Para tolerar ruído é fundamental que as faixas de tensão para entrada e saída difiram.
VHmin
(SAÍDA)
Níveis de saída
Região Proibida
VLmax
(SAÍDA)
VHmin
(ENTRADA)
VLmax
(ENTRADA)
Níveis de entrada
23
Retardo-Potência
Normalmente, o aumento da velocidade (redução dos retardos) vem acompanhado de uma aumento de potência dissipada.
O produto retardo-potência tem sido uma métrica de qualidade de famílias de CIs
Por exemplo, CMOS tem alta resistência nas entradas das portas, e quase toda a potência é dissipada na transição dos sinais; esta vantagem diminui com aumento da freqüência.
24
13
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
25
Barramento
É um sistema de condutores inteiramente passivos que levam sinais para diversos dispositivos de entrada.
O nível de tensão em um condutor do barramento pode ser determinado por “no máximo uma” de um conjunto de saídas.
CPU MEMÓRIA E/S
Barramento
26
14
Buffer de três estados
Se mais de uma saída coloca tensão no barramento, pode ocorrer um curto circuito. Por exemplo,
VDD
x1=1
VDD
x2=0
um condutor dobarramento
off
on off
on
27
Buffer de três estados
No buffer de três estados a saída pode assumir os valores 0, 1 e alta impedância.
x z
e
z=x, se e=1
Z, se e=0
símbolo
função
VDD
off
off
no terceiro estado ambos os transistores de saída
ficam desligados
x0
e0
módulo
0
x1
e1
módulo
1
xn
en
módulo
n
No máximo um tem ei=1
28
15
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
29
Evolução
# transistores períodoNível de
integraçãoFunções típicas
~10
1965-1971
SSI Portas, flip-flops
0-100 MSISomadores, contadores,
registradores
100-10.000 1972-1977 LSIROMs, PLAs,
memórias pequenas
10.000-1.000.000
1978-1991 VLSIMemórias grandes, microprocessadores
>1.000.000 1991-… ULSI
30
16
31
A lei de Moore
“O número de transistores num chip dobrará a cada ano.”
Na realidade, a partir de 1970, o número tem dobrado mais ou menos a cada 18 meses. Gordon Moore- Co-fundador da Intel
32
Crescimento da Densidade
Tran
sist
ores
por
chi
p
1 bilhão
17
Conteúdo
Introdução
Representação de variáveis binárias
Portas CMOS
Efeito da Carga
Margem de Ruído
Barramentos – Drivers de três estados
Evolução
Acondicionamento
33
Acondicionamento
34
pino
Pastilha de silício
Chip encapsuladoFio chip até
o pino
18
35
Placa de Circuito Impresso conector Backplane com
conectores e fiação
Fonte
Gabinete com racks de placas de ciruito impresso e equipamento
auxiliar
Acondicionamento
ventuinhas
Acondicionamento
Pastilha de Silício
36
21
Acondicionamento
Rack
41
Exercicios
Exercício 1:Determine os retardos de propagação referentes a uma porta NOR que tem os formatos de onda de entra e saída descritos abaixo.
x
y
z
tempo42
22
Exercicios
Exercício 2:Em relação a determinada porta, os retardos de propagação são dados pela expressão
tpHL=0,43 + 0,15 L (ns)
tpLH=0,35 + 0,25 L (ns)
Mostre um par de formas de onda possível para L =1 e para L = 2.
43
Exercicios
Exercício 3:Determine os tempos de subida e descida do diagrama de tempo descrito abaixo.
tempocada marca: 0,25 ns
44