Embed Size (px)
Citation preview
DESIGN SYSTEMS TECHNOLOGY
Nineplus Information Technology
Nineplus Information Technology
SEOUL Office. 08590 서울특별시 금천구 가산디지털1로 84 1502호 (가산동, 에이스하이엔드타워 8차) TEL. 02-6123-3355 FAX. 02-6123-3350BUSAN Office. 48059 부산광역시 해운대구 센텀중앙로 48 1410호 TEL. 051-758-4841 FAX. 051-758-4866
http://www.npit.co.kr http://www.orcad.com
2
CADENCE OrCAD® PACKAGE SUITES
Capture
PSpice Designer Plus
PCB Designer Professional
PSpice Designer
PCB Designer Standard
OrCAD PCB Designer
Professional with PSpice
Circuit Design
Circuit Simulation
withPSpice A/D
Circuit Simulation
withPSpice AA
PCB Design with Allegro Technology
Auto-routing
Signal Explorer
3
OrCAD Capture
■Schematic Editor
OrCAD Capture는 Schematic 설계 시 쉽고 빠른 Interface를 제공한다. - 하나의 Session 창에서 여러 개의 Project를 열어서 작업 가능
- Project 또는 Schematic간에 Copy와 Paste 기능을 통해 디자인
데이터의 재사용(Reuse)이 가능
- Electrical / Physical Rule Check를 통한 회로 설계 검사 지원
- Custom Title Block, Boarder, Objects 및 북마크 기능 지원
- 영역/Page/도면별 Lock 및 Unlock 기능(Move 및 Delete 제한)과
회로도 보안을 위한 Password 기능 지원
- Learning Resources를 이용한 Tutorial과 Application 제공
- OrCAD APP을 이용하여 기능 추가 가능
- 각 요소에 대한 색상 및 프린트 여부 설정 가능
- 특정 Wiire의 두께 및 색상 변경 가능
- Bitmap Image 및 OLE 기능을 이용하여 문서 등 자료 첨부 가능
- Capture에서 설정한 PCB 설계 규칙을 PCB Editor와 Signal
Explorer 그리고 Sigrity에 연동하여 적용가능
- Fisheye view, Cascade, Tile 및 New Window 지원
- Archive Project 기능
- Visual BASIC 호환 언어인 Macro Language를 사용하여 고객만
의 디자인 인터페이스를 구성
■ Project Manager를 이용한 Design Data의 출력
OrCAD Capture의 Project Manager는 Tree diagram 형태로 디자인 설계에 대한 관리 및 Design Data의 출력 등을 제공한다.또한, OrCAD PSpice, Allegro, Signal Explorer 등과 Plug-in되어 사용되며 여러 가지 types의 Output data를 생성한다.
- Project Wizard를 통하여 해당 Design Flow 제공
- Data 관리의 단일화로 OrCAD Plug-in 프로그램들에서 사용하는
디자인 리소스의 상호교류 가능
<OrCAD Capture>
- Browser의 계층적인 디자인구조 검색기능으로 특정 Section의
즉각적인 검색이 가능
- Data 보관 기능으로 모든 디자인 Project에서의 재사용이 가능
■Hierarchical Design and Reuse
OrCAD Capture는 Subcircuit들을 효율적으로 재사용하기 위한 계층 구조의 설계를 지원하며, 상위도면과 하위 도면의 연결은 Hierarchical Block을 이용하여 설계한다. - Hierarchical Design은 여러 곳에 사용이 가능하여 모든 디자인에
재사용이 가능
- Hierarchical Design Ports의 자동생성을 통해 잠재된 Connection
Error를 방지
- 재사용에 대한 전체 계층도를 Spreadsheet 형태로 확인함으로써,
모든 특성을 관리하고 편집할 수가 있다.
■Part
- Place Part에서 Wildcard 문자를 이용한 Part의 빠른 검색
- Logic을 Normal view와 Convert view의 두 가지 Graphic 형태로
선택 가능
- Project Manager에서 Design Cache의 Library 복사 및 저장 기능
- Most Recently Used (MRU) 기능을 이용하여 회로도에 사용한
Part에 대한 Replacement를 지원
■Libraries and Part Editor
OrCAD Capture에서 Part Editor를 이용하여 Part와 Symbol을 수정 및 생성이 가능하다. - Convert View / Multiple-Part / Part Aliases 등을 활용한 다양한
형태의 Part 생성
- Spreadsheet Property Editor를 이용하여 Part 생성
■Design Rule Check를 통한 회로의 검증
Design Rule Check (DRC)를 통하여 설계 오류를 검증하여 도면의 수정 작업 횟수를 줄여 설계 작업시간 및 Cost를 줄일 수 있다.
- Electrical과 Physical에 대한 DRC 검사
- Tcl/Tk를 이용한 Custom DRC 검사
■Reports
회로도에서 설계된 모든 Part와 Symbol 에 대한 속성을 리포트로 출력한다.
- Bill of Materials (BOM)을 이용하여 부품의 속성을 출력
- Cross/Intersheet Reference를 이용하여 설계 정보를 리포트로 출력
OrCAD CaptureOrCAD Capture는 오늘날 전자회로 설계분야에서 가장 보편적으로 사용되는 빠르고 강력한 업계 표준의 범용 회로설계 편집 도구이다. 통합 환경에 의해 일반적인 회로도 입력은 물론 Block Diagram, 복잡한 PCB Block, FPGA, CPLD등 설계 대상에 관계 없이 사용할 수 있으며 빠르고 편리한 User Interface를 제공한다. 시스템 설계자가 새로운 아날로그ㆍ디지털 회로를 설계하거나, 기존의 PCB 회로도면을 재구성하고자 할 때 입력, 수정 및 검증 작업을 위한 완벽한 작업 환경을 제공한다.
4
■Graphical Design Difference
두 개의 회로도를 비교하는 기능으로 논리적 비교와 그래픽적 비교를 지원한다. 웹브라우저를 이용하여 두 회로도를 동시에 비교 할 수 있다.
- 빠른 비교 검색 기능을 제공
- 비교 리포트를 EXCEL과 HTML 데이터형태로 출력
■Interchange Architecture
아키텍쳐 상호교류(Interchange Architecture)를 통해 OrCAD Capture는 PCB Editor와 PSpice를 연동하여 하나의 환경에서 모든 디자인을 구성하고 해석할 수 있다.
- Analog Simulation을 위한 PSpice A/D와 Plug-in
- Cadence Allegro® PCB Editor와의 Interface (Full Forward &
Backward Connectivity)
- Signal Explorer를 위한 Topology 추출 및 해석
■Design Import / Export
- 30개 이상의 Netlist format Export(VHDL, Verilog, PSpice, SPICE,
Allegro and PADS, PCAD, Protel 등)
- Microsoft Visual BASIC을 이용한 Custom Netlist의 사용
- EDIF, PDIF, XML import / Export
- AutoCAD DXF file로 Export
- MicroSim Schematic의 Import
- Altium Schematic의 Import
- Eagle Schematic의 Import
- ISCF (Intel Schematic 호환 포맷)의 Export
- Design HTML / PDF Export (웹에서 확인 가능한 회로도 데이터
및 Intelligent PDF 생성)
■TCL Programming Language
OrCAD Capture에 내장된 TCL 프로그래밍 언어를 이용하여 사용자 정의 스크립트를 지원하며 사용자 인터페이스, 명령 구조 및 설계 데이터베이스를 사용자 정의 기능에 추가할 수 있다. 사용자가 새로운
기능을 만들거나 OrCAD Capture Marketplace에서 애플리케이션을 다운로드하여 더욱 강력한 OrCAD 환경으로 확장 할 수 있다.
■Reference Designs 제공
SILICON EXPERT 사의 Arrow 데이터 베이스를 통해 12,000개 이상의 Reference Design을 제공하며, 설계자는 회로도 및 제조에 필요한 BOM 정보를 제공 받을 수 있다
OrCAD Capture CIS부품정보(Component Information) System을 통합 지원하는 Capture Option
Capture CIS는 데이터베이스를 이용하여 Schematic 작성과 PCB 설계를 위한 통합 관리 옵션이다. Part Manager를 이용하여 데이터베이스와의 검사와 정보 업데이트 가능하다.
■ Variants Design 기능과 Variants Report를 제공■ Test bench Design 지원
■Database Integration
Capture CIS는 Microsoft ODBC 표준을 따르는 모든 데이터베이스를 지원하며 MRP, ERP, PDM 시스템이나 Engineering Component Data 전용 Database에 직접 접속을 할 수 있다.
- 기존 MRP, ERP 또는 PDM 시스템과 손쉽게 통합 가능.
- MS Access, Excel , Visual FoxPro, SQL Server를 이용하여 DB
구축 가능
- 마법사를 이용한 CIS DB 구축 지원.
■관련 제품
˙OrCAD Capture ˙OrCAD Capture CIS
˙OrCAD PSpice Designer ˙OrCAD PSpice Designer Plus
˙OrCAD PCB Designer Standard / Professional
˙OrCAD PCB Designer Professional with PSpice
˙Allegro Design Entry Authoring
<Graphical Design Difference>
<Capture CIS의 부품정보관리 시스템>
<Reference Designs>
5
OrCAD PSpice A/D
PSpice A/D는 총 4가지의 해석 알고리즘을 제공하며, 동작 상황에 맞춰 회로설계자에게 필요한 유형의 해석 결과와 분석을 돕는다.
- 33,000개 이상의 Analog 및 mixed-signal 모델 라이브러리 제공
- Analog Behavioral Modeling 기능
- BJT, FET등 모델에 대한 4,500개 이상의 파라미터 지원
- 회로에 인가되는 전압/전류/전력의 파형 출력(영상/문서)기능
- Design Template와 Learning PSpice 메뉴을 이용한 PSpice 예제
파일 지원
- 시뮬레이션 해석 시 회로도면의 UNDO/REDO 지원
- 계층구조로 된 회로도의 시뮬레이션 지원
■Bias Point Analysis
회로 내 위치한 각 소자 및 회로의 초기 동작특성을 확인할 때 쓰이
는 기능이며, 해석 결과는 PSpice Probe window에 Text 형태로 표
시되거나, 회로 도면상의 각 Node 및 소자에 표시된다.
■Transient Analysis
PSpice를 이용한 회로 해석 시 대부분의 해석에 수행하며, 거의 모
든 직류 및 교류 입력에 대한 회로 입출력 특성 확인이 가능하다.
■DC Sweep
특정 레벨 이상의 직류 입력에 대한 소자 또는 회로의 특성을 확인
할 때 사용하며, 직류 전압·전류원의 변화에 따른 결과 확인 외에
수동소자 값 또는 능동소자 파라미터 변경시의 특성 확인에도 활용
가능하다.
- 스위칭 소자에 대한 능동, 포화, 차단 영역의 특성을 확인
■AC Sweep
주파수 대역의 전압·전류 이득 및 위상 등을 확인할 때, 활용 가능
한 해석 알고리즘 이며, 주파수 필터와 같은 회로의 특성 분석에 사
용할 수 있다.
이상의 기능들은 회로의 기본적인 동작특성 확인을 위함이며, 여러
조건 및 환경에 따른 회로 특성 확인이 필요할 수 있다.
이는 PSpice에서 제공하는 추가적인 옵션을 사용하여 회로 설계 시
의도한 동작 상황 별 Best Case와 Worst Case를 확인할 수 있다.
■Parametric Sweep
수동소자 값, 전압/전류원, 능동소자 Model의 파라미터 등의 속성들
을 Sweep 변수로 지정하여 회로 특성 변화를 한꺼번에 관찰할 수
있으며, Performance Analysis를 이용하여 결과 파형내 특정 지점
에서 결과의 변화에 따른 분석 또한 가능하다.
■Monte Carlo / Worst Case Analysis
회로 내 모든 소자는 오차를 가지고 있어서, 이 오차에 의해 선행 개
발시 정상적으로 동작하는 회로가 양산 후 일반 환경에서 오작동하
게 되는 원인 중의 한 가지가 된다. Monte Carlo 또는 Worst Case
Analysis를 이용, 오차로 인한 회로 오작동 여부를 예측할 수 있다.
■Temperature Sweep
특정 온도에서의 회로동작 특성을 확인 하고자 할 때 Temperature
Sweep을 사용할 수 있다.
■Performance Analysis
해석 시 지정한 조건에 따른 변화 정도 및 결과 파형의 Goal을 분석
하기 위해 Performance Analysis를 사용할 수 있다.
OrCAD PSpice A/D오늘날 전기, 전자, 물리, 기계 등 다양한 분야에서 검증을 위해 컴퓨터 시뮬레이션 기술을 도입하여 활용하고 있으며, 전기전자회로설계 분야 역시 여러 종류의 시뮬레이션 기술이 도입되어 사용되고 있다.PSpice A/D는 전기전자회로의 동작 특성을 시뮬레이션 하는 프로그램이며, 회로 해석을 위한 회로 제작 환경 및 4가지의 해석 알고리즘과 다양한 확장 분석도구를 내장하여 일반적인 회로 해석 및 목표 지향의 회로 분석 환경을 제공하는 아날로그-디지털 혼재회로 시뮬레이션의 표준 솔루션이다.
<OrCAD PSpice A/D 해석 알고리즘>
<OrCAD PSpice A/D 해석 옵션 알고리즘>
6
PSpice Utilities
제작된 회로의 동작환경, 특히 입력조건의 설정은 사용자에게 까다로운 설정일 수 있다. PSpice A/D는 시뮬레이션 회로 구성시 입력 및 동작조건 편의를 돕기 위해 별도의 Utility를 제공한다. 이들 Utility는 Plot 방식의 입력 환경을 제공하므로, 사용자는 이들을 이용하여 Text 입력환경에 비해 보다 편한 부품 제작 및 입력원 생성작업을 진행할 수 있다.
■PSpice Model Editor
PSpice Model Library 생성 시 각 소자별 특성곡선의 입력 또는 소
자의 전기적 특성값을 입력하여 제작할수 있게 지원하는 도구이다.
■Magnetic Parts Editor
DC/DC Converter 및 Transformer 설계의 편의를 위해 제공되
며, 컨버터 또는 인덕터 코어/권선의 특성 지정을 통해 최적화된
Transformer 소자를 제작할 수 있다.
PSpice Systems Option
PSpice Systems Option은 시스템 레벨 시뮬레이션을 제공한다. PSpice는 정밀한 A/D 혼성회로를 시뮬레이션도구이고, MATLAB Simulink는 동적시스템에 대한 다중도메인 시뮬레이션 플랫폼으로, PSpice Systems Option은 두 시뮬레이션 도구를 결합하여 센서, 모터 등의 기계 및 유체시스템 등과의 연동 시뮬레이션, 시뮬레이션 최적화, 기생 RLC 분석 등을 제공한다.
- electrical, mechanical, 그리고 system-level에서 시스템을 시뮬
레이션 가능
- Simulink에서 PSpice component model들을 이용하여 실제와 같
은 전기적 모델의 시뮬레이션 가능
- 비선형, delay 그리고 Real-Time 시뮬레이션이 강화됨
- PSpice에서는 많은 electrical parts 라이브러리를 제공하며
Simulink에서는 mechanical model과 다양한 Block을 제공
- Circuit level 시뮬레이션 시 PSpice Solver 을 이용
- System level 시뮬레이션 시 MATLAB을 이용
■System And Circuit Level Co-Simulation
PSpice와 Simulink는 업계를 선도하는 시뮬레이션 툴이다. Simulink
에서는 모터 등 과 같은 전력 시스템 모델과 다양한 유압/물리적
시스템 모델을 가지고 있으며, 이상적인 모델을 이용하여 설계 및
시뮬레이션을 할 수 있다. PSpice A/D에서는 spice 모델을 제공
함으로써 현실적인 모델로 시뮬레이션을 제공하고 있다. SLPS는
PSpice A/D와 Simulink가 통합 시뮬레이션 환경이 가능하게 하는
PSpice A/D Option으로 별도의 프로토 타입으로 테스트 없이 전체
시스템 level에서 시뮬레이션이 가능하며, 시간적인 측면과 비용적
인 측면에서의 손실을 줄일 수 있다.
■Improved Simulation
설계된 회로를 SLPS를 통하여 linear / nonlinear 시스템으로 구성
할 수 있으며, Simulink에서 제공하는 다양한 블록과 프로그램 언어
를 이용하여 제어기를 구성 할 수 있다. 또한 다양한 모터와 유공압
모델을 이용하여 더 넓은 분야의 시뮬레이션을 할 수 있다.
PSpice SLPS를 실행하기 위해서는 MATLAB/Simulink 및 회로를 그
릴 수 있는 Schematic 툴과 PSpice가 필요하다.
PSpice Advanced Analysis OptionPSpice A/D를 이용하여 시뮬레이션 할 경우 일반적으로 회로내 소자 내압·온도·전력 임계값 등을 확인할 수 없으며, 결과 파형을 통해 사용자 스스로 소자 내 Stress 여부를 판별해야 하지만, PSpice AA 라는 Tool로 이러한 부품 내압 특성 등의 사양을 자료화하여 그때그때 관리하는 것이 아닌 일괄 자료화에 의해 한 번에 관리·해석하는 것이 가능하다.
■Sensitivity Analysis
소자의 오차값에 의한 회로 특성 변화 정도를 측정하여, 어떤 소
자가 회로에 더 많은 영향을 주는지 일괄적으로 표현하기 위해
Sensitivity Analysis를 사용할 수 있다.
<OrCAD PSpice Utility>
<Sensitivity Analysis>
< MatLAB / Simulink 및 PSpice Systems Option을 이용한 DC Motor 해석>
7
■Advanced Optimizer
회로 제작 시 목표로 하는 Goal을 설정하여 Goal로 설정한 특성
을 만족하게끔 회로내 수동 소자 값을 자동으로 조정하기 위해
Optimizer를 사용할 수 있다.
Optimizer는 회로내 수동소자 최적값을 찾기 위한 목적으로 사용되
지만, 반대로 회로내 문제가 발생 가능한 조건 확인의 용도로 사용
할 수도 있다.
■Monte Carlo Analysis
PSpice A/D의 Monte Carlo를 이용하여 회로내 소자의 오차로 인
한 특성 변화를 확인 가능하나, 회로 특성 분포가 사용자가 설정
한 Margin을 만족하는지의 판별은 쉽지 않다. PSpice AA의 Monte
Carlo 기능을 이용하여 설정 Margin의 만족 여부와(Yield) 및 누적분
포 그래프를 이용한 회로 특성 분석이 가능하다.
■Smoke Analysis
PSpice A/D에서 시뮬레이션 된 결과를 기반으로 회로 동작시 구성
소자의 내압 / 온도 / 전력 임계점을 만족하는지를 판별하는 소자
Stress 분석은 Smoke Analysis로 가능하다.
Smoke Analysis에서 소자들이 소비하는 전압 / 온도 / 전력 등에
대해, 각각의 순간 / 평균 / Peak 값의 형태로 표시한다.
■Parametric Plotter
PSpice 시뮬레이션시 소자값 변화에 대한 모든 경우의 수의 결과를
해석하기를 원한다면 Parametric Plotter 해석을 사용하여 이를 해결
할 수 있다.
■Device Model Interface
다중레벨 abstraction 모델을 위한 C/C++, SystemC, VerilogA-
ADMS 시뮬레이션을 지원한다. 기본 템플릿 소스코드를 자동으로
생성해주어, Visual Studio를 이용하여 사용자가 원하는 코드를 추가
하고 컴파일 하여 DLL 파일을 생성하고 Model Editor에서 연결해주
면 PSpice AA에서 시뮬레이션이 가능하다.
■관련 제품
˙PSpice Designer
˙PSpice Designer Plus
˙PSpice Systems Option
˙OrCAD PCB Designer Professional with PSpice
˙Allegro PSpice Simulator
<Optimizer>
<Monte Carlo Analysis>
<Monte Carlo Analysis>
<Parametric Plotter Result View - Text Table>
<OrCAD PSpice Device Model Interface>
<Parametric Plotter Result View - Measurement Picture View>
8
설계 제약 통합 환경
■Constraint Manager
PCB Editor는 Schematic과 SI/PI 해석 툴에서 각각 설정해야 했던 설계 조건들을 Constraint Manager 툴에서 통합하여 작업환경을 설정하고 관리할 수 있다. Spreadsheet 구조로 Electrical, Physical, Spacing, Same Net Spacing, Properties 워크 시트를 이용하여 PCB 설계 및 관리 환경을 제공한다. Constraint Manager에서 Line, Pins, Vias, Shape 및 Layer, Class, Area 단위로 배선 간격, 배선 폭 등을 지정할 수 있으며, Constraint Set을 이용하여 Net에 동일한 규칙을 한번에 설정할 수 있다.
- Electrical Constraint 기능 확대
˙Total Etch Length, Differential Pair, Wiring, Impedance
˙Min/Max or Relative Propagation Delay
- Electrical Constraint에서 설계한 PCB에 대한 해석을 지원
- Net Class-Class, Net Group, inter Layer 지원
- 각 Layer에 대한 설정과 Constraint Region설정을 지원
- Constraint Mode에서 DRC 항목에 대한 On/Off 가능
- Acute Angle Detection 지원
- Drill Hole DRC 지원
Place Symbol and Routing
■배치 기능
부품 배치 시 부품을 수동 개별 배치와 빠른 배치를 지원한다. 빠른 배치에서는 특정 레퍼런스나 Schematic의 특정 페이지에 있는 부품만을 배치할 수 있으며, Room(배치영역 지정) 기능을 통해 부품을 정해진 위치에 배치하여 초기 배치작업 및 고집적 PCB 설계에 강력한 대응이 가능하다. 또한 부품을 개별 또는 Group으로 배치를 지원하여 설계자의 편의성을 증가시킨다.Component Swap 기능을 통해 부품, Pin들에 대한 Swap으로 회
OrCAD PCB DesignerOrCAD PCB Designer는 세계 최대 EDA 기업인 Cadence Design Systems사의 Allegro PCB technology를 기반으로 한 PCB설계 Tool이다. 제조 업계에서 검증된 강력한 Allegro platform 기능으로 placement and routing으로부터 생산에 이르기까지 Design을 빠르게 해준다. OrCAD Capture와 연동하여 회로 도면설계, 기본 PCB설계, 고속/ 고집적 PCB설계, multi-layer PCB설계를 위한 최적의 Design Rule과 사용자 환경을 제공한다.
<Constraint Manager>
<Constraint Mode>
로 배선 연결의 수정이 가능하며, 수정된 내용은 Back Annotate를 이용하여 회로도면으로 수정내용을 반영할 수 있다.
■Placement Edit Mode
Popup 메뉴에 부품 배치와 관련된 기능을 이용할 수 있는 모드이다. 배치된 부품에 대한 Symbol의 갱신과 Unplace를 할 수 있으며, Align Component와 Replacement를 지원함으로써 설계자의 작업 속도 및 효율을 증가시킨다.
- Replacement는 배치된 부품 및 라우팅된 부분을 모듈화하여 반
복 배치를 가능
■라우팅 기능(Interactive Etch Editing)
라우팅 작업 시 Trace의 꺾임을 Miter와 Arc 형태로 설정할 수 있으며, 자유각도, 45도 그리고 90도 라우팅을 제공하며 단일 Trace과 Multi-line에 대한 라우팅이 가능하다. 배선된 Trace를 유지(Hug)하고 새로운 라우팅을 진행하거나, 배선된 Trace를 수정하여 라우팅(Shove)을 지원 한다.On-line DRC를 이용한 실시간 검사를 진행함으로써 작업 중 발생 가능한 DRC 오류를 원천적으로 차단이 가능 하다.
- Slid, Edit Vertex 기능을 이용하여 Trace 편집 가능
- Delay Tune을 이용하여 Trace의 길이 및 Phase 조절 기능
- Constraint Manager에서 간단하게 differential pair 설정 가능
- Multi-line 또는 differential pair 라우팅에서 상황에 맞는 Via 패턴
을 제공
- Contour, Scribble mode, Snake mode 라우팅을 제공
<Constraint Manager>
<Differential Pair>
<Multi-Line & Contour>
9
■Dynamic Shape(Copper) 기능
사각형, 원형, 다각형의 Shape를 생성할 수 있으며, 둘 이상의 Shape를 Shape Merge기능과 논리연산(AND, OR, XOR, ANDNOT)을 이용하여 다양한 모양의 Shape를 생성할 수 있다.Void Shape를 이용하여 Shape의 일부를 제거 편집할 수 있고, 생성된 Shape는 다른 Layer로 이동 또는 복사가 가능하다.Shape Edit Mode에서 마우스 클릭으로 간편하게 생성 및 수정, 변경 가능하게 할 수 있는 환경을 제공한다.
- 사각형 Shape은 모깍기(Fillet)와 모따기(Chamfer)를 지원
- Copper는 Solid 형태와 Cross-Hatch 형태로 생성 가능
- Thermal relief는 Orthogonal, Diagonal, Full contact, 8 way
connect, None 모양 지원
- Split Plane을 이용하여 새로운 Shape 또는 형성되어 있는 Shape
를 분할 생성 지원
- Isolated shape에 대한 제거 명령을 지원
- Via Array (Matrix, Boundary)를 지원
Padstack Designer
■Padstack Designer
설계자가 선택한 PAD 형태에 맞게 입력항목이 변경되며, PAD의 설계 순서에 맞게 탭의 왼쪽부터 오른쪽으로 구성되어 있다. 직관적인 화면과 대화형 인터페이스를 제공함으로써 손쉽게 PAD를 생성할 수 있다.기존의 Thru Pin, SMD Pin, BBVia 뿐만 아니라, Fiducial Marker, Bond Finger, DiePad 등 다양한 형태의 PAD를 생성 할 수 있다.
- 다양한 PAD 모양을 지원
˙Circle, Square, Oblong, Rectangle
˙Rounded Rectangle, Chamfered Rectangle
˙Donut, n-Sided Polygon
New 3D CanvasSTEP Model에 기반한 우수한 해상도와 속도를 제공하며, 패닝 및 확대, 축소, 3D 캔버스에서 사용할 수 부품간 충돌 검출 (이격거리 체크), 모든 레이어의 가시성 제어를 지원한다. PCB Editor와 Cross probe 체크, 양방향으로 부품의 이동 시 실시간 업데이트를 지원한다.
■Cross Probe
양방향 Cross Probe를 지원하며 실시간 업데이트 된다.
■Full 3D visibility
STEP Model을 적용한 부품 및 Stack-up, 핀, 비아 등의 구성객체
뿐만 아니라 Soldermask, Pastemask, Dielectric, Cover 등의 모든
구성 정보를 표시한다.
■3D Canvas에서 부품 이동 지원
3D Canvas에서 부품의 이동을 위한 Option을 제공하며 PCB Editor
로 실시간 업데이트 되어진다.
■부품간 충돌 검사 (Collision Detection)
모든 부품간 이격거리를 계산하여 보여줌으로써 조립 시 부품간 충
돌이 되는 지점을 검출하여 수정할 수 있다.
■ECAD-MCAD Co-work 지원
3D Canvas에서는 hmf, hsf, obj, pdf, ply, stl 등의 데이터로 export
를 제공하여 mcad와의 협업을 향상한다.
<Dynamic Shape>
<Padstack Designer>
<Shape Edit Mode>
<2D - 3D Cross probe>
<Collision Detection>
<3D Visibility Panel>
10
Rigid-flex design
Rigid-flex PCB 설계를 위한 multi-substrate stack-up 정의, Flex layer를 위한 Inter-layer DRC 및 향상된 Routing 기능. 제조 및 해석을 위한 Rigid zone, Flex zone, Bend zone의 설정을 지원한다.
■Rigid-flex design을 위한 향상된 Routing 기능
Enhanced contour, slide and Add Connect, Interactive arc editing
기능을 통하여 보다 쉽고 빠른 Routing을 지원한다.
■Stack-up by zone
Flex 및 Rigid-flex Design 설계 시 Zone 설정을 위한 다양한 Stack-
up 설정을 지원한다.
■Flex layer를 위한 Inter-layer DRC
Flex 및 Rigid-flex Design 설계에 사용되는 개별 객체간 간격에 대
한 설정을 지원하며 실시간 DRC를 지원한다.
설계 환경
■OrCAD Capture 연동 기능
OrCAD Capture와 PCB Editor간의 Cross Probing을 지원한다.
Capture에서 설정한 환경을 PCB Editor에서도 동일하게 설정 부품
의 배치 및 라우팅할 요소를 Capture에서 선택하여 작업
■PCB Router 연동 환경
PCB Router(SPECCTRA Autorouter)는 PCB Editor에서 설계된 정보
와 Constraint Manager에서 설정된 PCB 설계조건을 반영하여 자동
배선이 가능하다.
■PCB Manufacturing
Artwork 필름을 제작 시 Gerber 데이터(6x00(RS-274D), RS-274x)
와 Barco DPF, MDA 등의 형식을 지원하며, PCB 설계정보가 들어
있는 Artwork 데이터인 ODB++와 IPC-2581 형식도 지원한다.
Artwork 필름을 생성 시 Database DRC를 이용하여 설계상 오류에
대해 검증을 진행한다.
50여가지의 기본 Report를 제공하며 사용자의 요구에 맞게 리포트
를 출력하여, 설계된 정보를 확인이 가능하다.
■작업 환경
사용자 환경을 고려한 단축키, 마우스 Pop-Up 메뉴, 마우스 스트로
크 기능 등을 지원하며, Skill Language를 이용하여 새로운 명령이
나 기능 생성 가능
Tech File 및 Constraint File을 활용하여 쉽고 빠른 설정이 가능
■관련 제품
˙OrCAD PCB Designer Standard / Professional
˙OrCAD PCB Designer Professional with PSpice
˙Allegro PCB Designer
<Enhanced Routing>
<Enhanced Routing>
<Intertool communication>
<PCB Router>
<Report>
11
Tool 구성요소 및 특징
SigXplorer는 PCB Signal Integrity 해석을 위해 SPICE-based 시뮬레이션 환경을 지원하며, 각각은 TIsim 시뮬레이션 엔진, SigWave (Waveform Display), DML(Device Modeling Language), Model Translator, Model Editor 등으로 구성되어져 빠른 해석을 실행한다.
■Analysis
Pin to Pin 사이 배선의 신호 전달 특성을 해석한다.
- 배선되기 전에는 Transmission Part를 이용하여, Pre-Route
Analysis 검증.
- 배선 후 실제 배선 Layer의 매질 특성과 Via 등의 구성요소를 반
영하여 Post-Route Analysis 검증.
<Capture Schematic>
<Capture Schematic>
■OrCAD Sigrity ERC
PCB Layout 디자이너를 위한 해석프로그램으로써 쉬운 사용법과 빠른 시뮬레이션을 제공한다. 단순한 Geometry 기반의 DRC 보다 뛰어난 PCB 전체에 대한 Electric rule check와 Simulation rule check를 제공한다.
- 주요 특징
Trace의 임피던스 mismatch와 지나친 Coupling 위치를 검사하고
OrCAD PCB Editor와 통합되어 있으며, OrCAD Sigrity ERC에서
PCB 편집 가능
OrCAD Signal Explorer / OrCAD Sigrity ERC오늘날 PCB 설계는 고속/고집적을 회로 설계를 지향하고 있고, 이에 따른 오류 분석의 필요성이 커지고 있다. PCB 패턴 분석은 전통적으로 Nail of Bed, Jig와 같은 Probe 장비를 이용해 왔으나, 이미 완성된 PCB 검증 시점에서 문제가 있었던 것이 사실이다. 이로 인해 설계 중 시뮬레이션을 통한 PCB의 사전 오류 교정에 대한 검증이 점차적으로 늘고 있다. OrCAD Signal Explorer(SigXplorer)는 PCB에 구현된 각 패턴의 전기적 특성을 시뮬레이션 하여 보다 신뢰성 및 정확성, 안전성이 검증된 PCB 설계를 하기 위해 사용되는 통합된 디자인 환경을 제공한다.
12
■OrCAD Library Builder
표준부품 및 대형부품의 OrCAD Symbol, PCB Footprint 그리고 3D STEP Model을 쉽고 빠르게 생성 할 수 있다.
- PDF 데이터 시트의 정보를 추출하여 빠르고 정확한 OrCAD
Symbol 생성 (Table, BGA map, SOIC diagram 등 지원)
- 단계별 간단한 수치 입력 방식의 인터페이스를 사용하여 정확한
Footprint 생성 ( IPC-7351 규격 완벽 지원)
- 3D STEP Model 생성
- 생성된 Library에 대한 DRC 및 검증 지원.
■OrCAD Documentation Editor
친숙한 스타일과 자동화된 기능으로 PCB 설계 이력 및 설계 내역 작성을 보다 빠르고 쉽게 생성할 수 있는 사용자 편의의 문서 작성을 지원 - PCB Editor와 연계되어 설계데이터 Import 및 직관적인 툴 파레
트를 이용하여 간단한 클릭만으로 설계 내역 문서를 작성
- 제조, 조립, 검사에 대한 기능을 제공하여 쉽고 빠르게 문서를 생성
- PCB설계 데이터의 변경 시 자동으로 설계 변경된 부분이 바로
업데이트되어 수정
■OrCAD Panel Editor
PCB 설계 데이터를 바탕으로 Assembly Panel을 빠르고 효율적으로 생성할 수 있다.
- PCB 생산하기 위해 설계한 PCB 데이터를 바탕으로 Assembly
Panel에 대한 작업 지시를 작성
- 툴파렛트와 대화 형태의 인터페이스로 쉽게 PCB를 배열할 수 있
게 형식 및 구성을 지원
- 대량의 PCB 생산 시 조립 및 관리에 대한 효율성 향상에 최적화
■OrCAD Engineering Data Management
PCB 설계 데이터를 바탕으로 Assembly Panel을 빠르고 효율적으로 생성할 수 있다.
- Project level Management
(Database를 이용하여 다수의 프로젝트를 관리)
(프로젝트에 사용자의 접근 권한을 부여)
- Page level Management
(각각의 도면에 대한 사용자 접근 권한을 부여)
- Library Management
(IP 재사용 및 빠른 업데이트를 통한 Error 방지)
- Administrative Control
(접근 권한 및 제어를 제공)
(실시간으로 프로젝트 팀 구성원을 관리)
- Change Tracking / Reporting
(Manager와 Engineer Data 공유)
<OrCAD Library Builder>
<OrCAD Documentation Editor>
<OrCAD Panel Editor>
<Engineering Data Management>
OrCAD New Product
13
■OrCAD DFM Checker
OrCAD® DFM Checker는 PCB의 부품 실장 시 악영향을 미칠 수 있는 부분에 대하여 설계 규칙을 바탕으로 포괄적이고 사용하기 쉬운 PCB 제조 분석 기술을 제공한다. PCB 설계 시 표준 설계 규칙 검증을 통과한 제품이어도 낮은 제조/조립 수율, 또는 비용이 많이 드는 스크랩을 초래할 수 있는 중요한 문제를 포함 할 수 있는데, DFM Checker는 제조 시 잠재적으로 문제될 부분을 미리 인지하여 제품 생산/출시 시간 지연을 방지할 수 있다.
- 낮은 수율, 고비용 초래의 잠재적 문제 파악
- PCB Editor와 크로스 프로브, DRC 마커 공유
- DFM 규칙 저장/재사용으로 동일한 검사규칙 적용 가능
- 해석결과를 차트 형식/카테고리별 분석 제공
■OrCAD PCB Productivity Toolbox
OrCAD® PCB Productivity Toolbox는 OrCAD PCB Editor와 통합된 유틸리티 제품으로, PCB 설계 전 과정에 대한 생산성과 효율성을 향상시켜준다. 향상된 기능과 설계 유틸리티를 이용하여 PCB 설계 과정을 최적화하고 설계과정과 시간을 줄여주며, 최적화되고 향상된 PCB 설계 기능을 제공한다.
- 부품배치 및 라우팅된 상태로 이동, 회전, 레이어변경 가능
- 선택된 요소 그대로의 형태로 Class간의 이동/복사가 쉬움
- 원형 형태의 보드 구성을 위한 원형 그리드 기능
- Shape의 확대/축소, Boolean(OR, AND, NOT, XOR) 기능
- 참조번호 자동정리 기능
- 바코드 생성기능
- 사용된 Footprint 문서화 기능
- 보드 설계 중 즉석에서 Symbol 편집 수정 기능
■OrCAD Component Information Portal
OrCAD® Component Information Portal™ (CIP)는 OrCAD CIS 데이터베이스 관리와 온라인 부품검색 환경을 포괄적으로 제공한다. OrCAD CaptureCIS와 함께 효율적인 부품관리 프로세스와 공유된 부품 데이터베이스의 극대화된 효과로 디자인팀은 빠르고 경제적인 비용의 포털(Portal) 사용이 가능하다.
- CIS 데이터베이스에서 부품/파라메터 정보를 직접 추가하거나 유
지할 수 있는 직관적인 인터페이스를 제공
- 미리 구성된 분류(Schema)와 5,000개 이상의 스타터 라이브러리
가 포함된 스타터 데이터베이스를 이용하여 쉽고 빠르게 시작 가능
- 데이터 무결성을 위한 사용자별 접속권한 지정
- OrCAD Capture CIS의 수천개 공급사의 부품 파라메터 데이터
(Part Number, Value, Price, Qty on Hand, RoHS status 등)에 즉
시 접속하여 사용 가능
- OrCAD Library Builder에 데이터를 직접 넘겨주어 빠르게 라이브
러리 생성 가능
<OrCAD DFM Checker>
<OrCAD PCB Productivity Toolbox>
OrCAD New Product
<OrCAD Component Information Portal>
14
CADENCE OrCAD PCB DESIGNER - 17.2 RELEASE
Cadence® OrCAD® PCB Designer suites combine industry-leading, production-proven, and highly scalable PCB design applications. They include OrCAD Capture for schematic design, various librarian tools, OrCAD PCB Editor for place and route, PSpice® A/D for circuit simulation, OrCAD PCB SI for signal integrity analysis, and SPECCYTRA® for OrCAD for automatic routing. Easy to use and intuitive, these tools represent exceptional value and future-proof scalability to the Cadence Allegro® system interconnect design platform for complex PCB and IC Packaging designs to grow with future design demands.
SCALABILITYUnlike other PCB design solutions, OrCAD PCB design suites can grow with future design needs and technology challenges. They provide a feature-rich, fully scalable solution that can be expanded and upgraded as PCB challenges and the level of design sophistication grows.OrCAD PCB design suites reflect the Cadence commitment to and investment in powerful, easy-to-use PCB design technology. Technology is shared across the OrCAD and Allegro product lines, so the design suites can easily be upgraded from the OrCAD line to the Allegro platform. This migration is done without the need to translate databases or libraries, learn new applications, or change use models.
OrCAD PCB Designer Standard
OrCAD PCB Designer Professional
OrCAD PCB DesignerProfessional with PSpice
PCB Editor Place and RoutePlace application mode ◯ ◯ ◯
Crossplace and crossprobe with OrCAD Capture ◯ ◯ ◯
3D visualization / flipboard ◯ ◯ ◯
Quickplace utility ◯ ◯ ◯
Component alignment ◯ ◯ ◯
Place by room / by schematic page ◯ ◯ ◯
Placement replication ◯ ◯
Native 3D viewer (STEP & Simple extrusions) ◯ ◯ ◯
Floorplanning, Autoplace ◯ ◯ ◯
Component height checks ◯ ◯ ◯
Etch edit app mode ◯ ◯ ◯
Interactive routing ◯ ◯ ◯
Scribble route ◯ ◯ ◯
Group routing (Multi-line routing) ◯ ◯ ◯
Diff pair routing ◯ ◯ ◯
Snake routing (Hex pitch BGA) ◯ ◯ ◯
Jumper support (single-sided design) ◯ ◯ ◯
Slide / Split stacked vias ◯ ◯ ◯
Fan-out generators ◯ ◯ ◯
Copy fanout to same packages ◯ ◯ ◯
Single click multiple hdi-via instantiation ◯ ◯ ◯
Dynamic ratnest suppression during Routing ◯ ◯ ◯
Spread lines between anti-pads ◯ ◯
Segment over void detection ◯ ◯
Contour routing - flex ◯ ◯
Interactive delay tuning ◯ ◯
Dynamic heads-up display ◯ ◯
Shape based curve fillet support, tapered traces ◯ ◯
Rigid Flex TechnologiesCross Section support for mask/coating layers ◯ ◯ ◯
Native database flex and surface finish layers ◯ ◯ ◯
Auto-rounding shape corners ◯ ◯ ◯
Dynamic cross hatch and solid planes ◯ ◯ ◯
Cross section by zone ◯ ◯
Inter layer DRC (mask to mask; mask to surface conductor) ◯ ◯
Zone table chart for manufacturing ◯ ◯
Dynamic zone placement (auto drop down) ◯ ◯
Techfile support of zones ◯ ◯
Curved fillets ◯ ◯
Autorouting6-signal-layer autorouting ◯ ◯
SMD fanout ◯ ◯
Trace width by net and net class ◯ ◯
45-degree and memory pattern routing ◯ ◯
Interactive routing with shoving and plowing ◯ ◯
Interactive floorplanning ◯ ◯
Online design rule checking ◯ ◯
Flip, rotate, align, push, and move components ◯ ◯
Placement density analysis ◯ ◯
Constraint ManagerPhysical rules ◯ ◯ ◯
Spacing rules ◯ ◯ ◯
SameNet rules ◯ ◯ ◯
Properties and DRCs ◯ ◯ ◯
Differential pairs and static phase control ◯ ◯ ◯
Region rules ◯ ◯
Single line impedance rules ◯ ◯
Min. / Max. propagation rules ◯ ◯
Relative propagation rules ◯ ◯
Layer set rules ◯ ◯
Electrical constraint rule set (ECSets) / topology apply ◯ ◯
Matched group rules ◯ ◯
Total Etch Length ◯ ◯
15
OrCAD PCB Designer Standard
OrCAD PCB Designer Professional
OrCAD PCB DesignerProfessional with PSpice
Schematic Entry and Circuit DesignGraphical, flat, and hierarchical design ◯ ◯ ◯
Heterogeneous bus and NetGroup support ◯ ◯ ◯
Unlimited undo/redo ◯ ◯ ◯
Dynamically update hierarchical blocks ◯ ◯ ◯
Design reuse ◯ ◯ ◯
Reference external designs and circuits ◯ ◯ ◯
Tcl customization ◯ ◯ ◯
Online design rule check ◯ ◯ ◯
Unlimited user-defined properties ◯ ◯ ◯
Heterogeneous and homogeneous parts support ◯ ◯ ◯
PCB forward- and back-annotation ◯ ◯ ◯
Schematic part and library editor ◯ ◯ ◯
PCB cross probing and cross-placement ◯ ◯ ◯
FPGA design-in support ◯ ◯ ◯
FPGA bi-directional support ◯ ◯ ◯
Intelligent PDF creation ◯ ◯ ◯
Flow support for most PCB layout tools ◯ ◯ ◯
Property editor for pins, components, nets ◯ ◯ ◯
Digi-Key (PartLink App) Component Parametric data directly from web ◯ ◯ ◯
Export to PDF, DXF, EDIF, XML, ISCF ◯ ◯ ◯
Design differences viewer ◯ ◯ ◯
Import PSpice schematic, EDIF, PDIF, XML ◯ ◯ ◯
Import PADS schematic design ◯ ◯ ◯
Import Altium shcematic design ◯ ◯ ◯
Component Information SystemCentralized part information system CIS option CIS option CIS optionODBC-compliant database support CIS option CIS option CIS optionRelational data support CIS option CIS option CIS optionMRP, ERP, and PLM integration CIS option CIS option CIS optionGraphical preview of database parts CIS option CIS option CIS optionIntelligent database query CIS option CIS option CIS optionComponent property validation CIS option CIS option CIS optionTemporary new part introduction CIS option CIS option CIS optionExtensive reports and report templates CIS option CIS option CIS optionCrystal Reports for advanced documentation CIS option CIS option CIS optionAssembly VariantsUnlimited assembly variant support CIS option CIS option CIS optionPart substitution and part "not present" support CIS option CIS option CIS optionVariant comparison reports CIS option CIS option CIS optionPrint capabilities for variants CIS option CIS option CIS optionSignal Integrity SimulationPre-route signal integrity analysis ◯ ◯ ◯
Graphical topology definition and exploration ◯ ◯ ◯
Interactive waveform viewer ◯ ◯ ◯
OrCAD Capture SI integration and flow ◯ ◯ ◯
Macro modeling support (DML) ◯ ◯ ◯
IBIS 5.0 and ICM model support ◯ ◯ ◯
Spectre®-to-DML and HSpice-to-IBIS conversion ◯ ◯ ◯
Lossy transmission lines ◯ ◯ ◯
Coupled (3 net) simulation ◯ ◯ ◯
Differential-pair exploration and simulation ◯ ◯ ◯
Single net extraction from PCB Editor ◯ ◯
Post-route signal integrity analysis ◯ ◯
PSpice Circuit Simulation Feature SummaryDC sweep, AC sweep, & transient analysis PSpice A/D PSpice A/D ◯
Analog behavioral modeling PSpice A/D PSpice A/D ◯
Stimulus editor PSpice A/D PSpice A/D ◯
Model Editor for device characterization PSpice A/D PSpice A/D ◯
Interactive waveform viewer & analyzer PSpice A/D PSpice A/D ◯
Advanced Sensitivity: Identifies critical circuit components Advanced Analysis Advanced Analysis Advanced AnalysisOptimizer : Optimizes key circuit components Advanced Analysis Advanced Analysis Advanced AnalysisOptimizer : Curve fitting Advanced Analysis Advanced Analysis Advanced AnalysisAdnvanced Monte Carlo: Analyzes statistical circuit behavior and yield Advanced Analysis Advanced Analysis Advanced AnalysisSmoke : Detects component stress Advanced Analysis Advanced Analysis Advanced AnalysisParametric Plotter : Solution exploration through nested sweeps Advanced Analysis Advanced Analysis Advanced AnalysisMathlab-Simulink Co-Simulation w/PSpice PSpice A/D + SLPS PSpice A/D + SLPS PSpice A/D + SLPS
© 2011 Cadence Design Systems, Inc. All rights reserved. Cadence, the Cadence logo, Allegro, OrCAD, PSpice, and SPECCTRA are registered trademarks Cadence Design Systems, Inc. All others are properties of their respective holders.
Cadence Design Systems, Inc.
Corporate Headquarters 2655 Seely Ave. San Jose, CA 95134
The OrCAD product line is owned by Cadence Design Systems, Inc., and supported by a worldwide network of Cadence Channel Partners (VARs). For sales, technical support, or training, contact your local VAR. For a complete list of authorized VARs, visit www.cadence. com/Alliances/channel_partner.
DESIGN SYSTEMS TECHNOLOGY
Nineplus Information Technology
Nineplus Information Technology
SEOUL Office. 08590 서울특별시 금천구 가산디지털1로 84 1502호 (가산동, 에이스하이엔드타워 8차) TEL. 02-6123-3355 FAX. 02-6123-3350BUSAN Office. 48059 부산광역시 해운대구 센텀중앙로 48 1410호 TEL. 051-758-4841 FAX. 051-758-4866
http://www.npit.co.kr http://www.orcad.com
