dena_pll

PHASE LOCKED LOOP PADA FREKUENSI

88.0-108.0 MHZ

Disusun dan Diajukan Untuk Memenuhi Syarat MengikutiSidang Tugas Akhir Strata Satu (S1)

Guna Memperoleh Gelar Sarjana Teknik

Disusun Oleh:

Dena Aditya Yuana

020301006

PROGRAM STUDI TEKNIK ELEKTRO TELEKOMUNIKSI

FAKULTAS TEKNIK

UNIVERSITAS MUHAMMADIYAH PROF.DR.HAMKA

JAKARTA

2008

iLEMBAR PERSETUJUAN

Nama : DENA ADITYA YUANA

NIM : 020301006

Jurusan : Teknik Elektro Telekomunikasi

Judul : PHASE LOCKED LOOP PADA FREKUENSI

88,0MHz 108,0MHz.

Telah disetujui untuk diajukan ke sidang Ujian Skripsi Fakultas Teknik Program Studi

Teknik Elektro Universitas Muhammadiyah Prof. DR. HAMKA.

Jakarta, 2 Agustus 2008

Pembimbing I Pembimbing II

(Ir.Gunarwan Prayitno, M.Eng) (Ir. Harry Ramza, MT)

Mengetahui,Ketua Program Studi Teknik Elektro

(Emilia Roza, ST.)

ii

LEMBAR PENGESAHAN


NIM : 020301006


Judul : PHASE LOCKED LOOP PADA FREKUENSI

88,0MHz 108,0MHz.

Telah di ujikan pada sidang skripsi pada tanggal 27 Agustus 2008

Fakultas Teknik Program Studi Teknik Elektro Universitas Muhammadiyah Prof. DR.

HAMKA

Jakarta 27 Agustus 2008

Ketua Tim Penguji

( .. )

Penguji I Penguji II

( .. ) ( .. )

iii

LEMBAR PERNYATAAN KEASLIAN SKRIPSI

Dengan ini saya yang bertanda tangan di bawah ini :


NIM : 020301006

Fakultas : Teknik


Yang dibuat untuk memenuhi persyaratan memperoleh gelar Sarjana Teknik pada

Fakultas Teknik Program Studi Teknik Elektro Universitas Muhammadiyah Prof. DR.

HAMKA, bukan merupakan tiruan atau duplikat dari skripsi yang dipublikasikan

dilingkungan Universitas Muhammadiyah Prof. DR. HAMKA maupun Perguruan

Tinggi lainnya, kecuali bagian yang informasinya dicantumkan sebagaimana mestinya.


(DENA ADITYA YUANA)

iv

ABSTRAK

Rangkaian Phase Locked Loop (PLL) merupakan rangkaian pengunci fasa yang

dihasilkan dari perubahan fasa antara frekuensi referensi dengan keluaran Voltage

Control Oscillator (VCO). Rangkaian PLL dapat menghasilkan banyak frekuensi yang

dapat diubah-ubah berdasarkan pengaturan pembagian frekuensi atau yang disebut

sebagai pensintesa frekuensi. Kestabilan akan diperoleh apabila frekuensi yang

dikeluarkan sama dengan perkalian antara frekuensi aliran dan jumlah pembagi

frekuensi.

Kata kunci : Phase Lock Loop, Voltage Control Oscillator, Kestabilan, FrequencySynthesizer.

vKATA PENGANTAR

Assalamualaikum Wr Wb.

Puji syukur Alhamdulilah, Penulis panjatkan kehadiran Allah SWT yang telah

melimpahkan rahmat dan karunia-Nya, Sehingga penulis akhirnya dapat menyelasikan

skripsi ini. Adapun judul penulissan skripsi ini adalah sebagai berikut :

PHASE LOCKED LOOP PADA FREKUENSI 88,0 MHz 108,0 MHz

Tujuan penulisan skiripsi ini adalah untuk memenuhi salah satu syarat kelulusan

Sarjana Teknik Elektro Telekomunikasi UHAMKA. Sebagai bahan penulisan diambil

berdasarkan studi pustaka dan percobaan. Studi pustaka diperoleh dari literatur dengan

cara melakukan pengumpulan data melalui informasi yang didapat dari diskusi dengan

sahabat, teman atau dosen yang lebih memahami, buku-buku, modul kuliah, berbagai

media lain, termasuk media internet. Sedangkan untuk studi eksperimen dilakukan

dengan membuat simulasi alat dan melakukan pengujian langsung.

Penulisan meyadari bahwa tanpa dorongan dan bimbingan dari berbagai pahak,

maka penulis ingin menyampaikan ucapan terima kasih kepada :

1. Allah SWT atas berkah dan rahmat-Nya lah skiripsi ini dapat diselsaikan.

vi

2. Kedua orang tua, Kakak dan abang ipar yang telah sabar dan mendoakan seta

memberikan dorongan dalam penilisan.

3. Bapak Endy Syaiful Alim ST, MT selaku Dekan Fakultas Teknik.

4. Bapak M. Mujirudin ST, MT selaku Program Akademik.

5. Ibu Emilia Roza ST selaku kerua Jurusan Teknik Elektro.

6. Bapak Ir. Gunarwan Prayitno M. Eng selaku pembimbing yang memberikan

masukan masukan kreatif dalam penulisan.

7. Bapak Ir. Harry Ramza MT selaku pembimbing yang tak pernah bosen

memberikan motivasi dan kreatif untuk menyelesaikan skripsi ini.

8. Guru-guruku dan Dosen Fakultas Teknik Uhamka yang telah mendidik

sehingga penulis bisa menyelesaikan skripsi, semoga jasa yang telah engkau

berikan kepada penulis dibalas oleh Allah S.W.T amin.

9. Kawan-kawan Teknik Elektro seperjuangan angkatan VI / 2002, dan kawan

kawan Fakultas Teknik Uhamka yang tidak dapat penulis sebutkan satu-persatu

terima kasih kawanku semoga kalian sukses amin.

10. Temen-temen yang telah banyak membantu maupun yang tidak sama sekali

tetapi terus menghibur penulis ketika penulis lagi sedang mengalami kebuntuan

tentang penulisan.

Serta semua pihak yang telah banyak membantu serta tidak dapat disebutkan

satu- persatu sehingga terwujudnya penulisan ini. Penulisan menyadari penulisan ini

masih jauh dari sempurna, untuk itu kritik serta saran yang membangun sangat

dibutuhkan demi kesempurnaan penulisan dimasa yang akan datang.

vii

Akhir kata semoga penulisan ini dapat berguna bagi kita semua serta berguna

bagi masyarakat, Amin.

Wassalamualaikum Wr.Wb


DENA ADITYA YUANA

viii

DAFTAR ISI

LEMBAR PERSETUJUAN.......... i

LEMBAR PENGESAHAN .......................... ii

LEMBAR KEASLIAN SKRIPSI ......................................................................... iii

ABSTRAK ............................................................................................................. iv

KATA PENGANTAR ........................................................................................... v

DAFTAR ISI.......................................................................................................... viii

DAFTAR GAMBAR .... x

DAFTAR TABEL ................................................................................................. xii

BAB 1. PENDAHULUAN.1.1. Latar Belakang .............................................................................. 11.2. Tujuan ........................................................................................... 11.3. Pokok Permasalahan ..................................................................... 21.4. Batasan Masalah ........................................................................... 21.5. Sistematika Penulisan ................................................................... 2

BAB 2 . TEORI DASAR PHASE LOCKED LOOP.2.1. Teori Sistem Pengaturan 42.2. Prinsip Kerja PLL ......... 72.3 Bagian-bagian PLL . 10

2.2.1. Oscilator Referensi ............................................................. 102.2.2. Phase Detector (PD) ........................................................... 102.2.3. Low Pass Filter (LPF)......................................................... 142.2.4. Voltage Control Oscilator (VCO) ...................................... 192.2.5. Divider ................................................................................ 20

BAB 3 PERANCANGAN PADA PHASE LOCKED LOOP3.1. Oscilator Referensi .. 223.2. Phase Detector (PD) ... 233.3. Low Pass Filter (LPF) ................................................................ 243.4. Voltage Control Oscilator (VCO) ................................................ 27

ix

3.5. Prescaller . 283.6. Divider 30

BAB 4 PENGUJIAN PHASE LOCKED LOOP4.1. Pengujian Oscillator Referensi ................................................. 334.1.2. Phase Detector IC MC 145106 ............................................... 344.1.3. Voltage Control Oscillator. ...................................................... 354.2. Analisa ..................................................................................... 39

BAB 5 KESIMPULAN ................................................................................. 45DAFTAR PUSTAKA .......................................................................................... 46LAMPIRAN ......................................................................................................... 47

L-1. Prosedur Pengerjaan Alat .. 47L-2. Foto-Foto Rangkaian Phase Locked Loop . 48L-3. Alat-Alat Yang Dipakai Untuk Membuat Rangkaian

Phase Locked Loop 52L-4. Komponen-komponen yang digunakan untuk pembuatan rangkaian

Phase Locked Loop .... 53L-5. Lampiran Rangkaian PLL .. 54

xDAFTAR GAMBAR

Gambar 2.1 Elemen diagram blok ................................................................... 4Gambar 2.2 Diagram blok suatu detektor kesalahan ...................................... 5Gambar 2.3 sistem loop tertutup .................................................................... 6Gambar 2.4 Blok PLL Dengan Oscilator ...................................................... 9Gambar 2.5 Bentuk Sinyal A & B Yang Berbeda Phase ............................... 12Gambar 2.6 Rangkaian R-S Flip Flop dan NOR .......................................... 12Gambar 2.7 Timing Diagram Gerbang NOR ................................................. 13Gambar 2.8 Bentuk Dasar Phase Locked Loop ............................................. 15Gambar 2.9 Rangkaian Filter Aktif ............................................................. 16Gambar 2.10 Respons Masukan Step Orde 2 ............................................... 18Gambar 2.11 Diagram Blok VCO ................................................................ 19Gambar 2.12 Grafik Frekuensi terhadap tegangan kendali ............................ 20Gambar 2.13 Blok Divider ............................................................................ 21Gambar 2.14 Sinyal Input F(1) dan Output Divider F(2) .............................. 21Gambar 3.1 Blok diagram Oscillator Referensi ............................................. 22Gambar 3. 2. Rangkaian Block Phase Detector ............................................... 23Gambar 3. 2. Rangkaian Nilai Komponen Low Pass Filter (LPF) .................. 27Gambar 3.3. Rangkaian VCO ......................................................................... 28Gambar 3.4. Rangkaian Prescaler .................................................................. 29Gambar 3.5. Rangkaian Divider ...................................................................... 31Gambar 3.6. Pengeset-an Pin Divider ............................................................. 31Gambar 4.1. Blok Rangkaian Oscillator Referensi .......................................... 33Gambar 4.2. Sinyal Keluaran Osicallator Frekuensi, (a) Sinyal keluaran

pada pin 4 sebesar 10,24 MHz., (b) Sinyal keluaran setelahdibagi 2 sebesar 5,12 MHz .......................................................... 34

Gambar 4.3. Blok pengujian Phase Detektor .................................................. 34Gambar 4.4. Sinyal keluaran Phase Detektor MC 145106 .............................. 35Gambar 4.5. Diagram Blok Pengukuran Linieritas VCO ............................... 35Gambar 4.6. Grafik Pengukuran VCO ............................................................. 37Gambar 4.7. Spektrum hasil keluaran yang dihasilkan oleh VCO.,

(a.)frekuensi 99,6 MHz, (b)frekuensi 100,2 MHz.,(c)frekuensi 100,3 MHz, (d)frekuensi 108,1 MHz ...................... 39

Gambar 4.8. Sistim Standar PLL .................................................................... 39Gambar L-2. 1. Rangkaian Voltage Control Oscilator & Prescaller ............... 48Gambar L-2. 2. Rangkaian Low Pass Filter .................................................... 48

xi

Gambar L-2. 3. Rangkaian Oscillator Referensi, Phase Detector & Divider ..... 49Gambar L-2. 4. Jalur Rangkaian Oscillotor Referensi,

Phase Detector & Divider .......................................................... 49Gambar L-2. 5. Rangkaian Keseluruhan PHASE LOCKED LOOP ............... 50Gambar L-2. 6. Rangkaian Phase Locked Loop dan Power Supply + 5 Volt ... 50Gambar L-2. 7. Tampak luar Power Supply + 5 Volt ..................................... 51Gambar L-2. 8. Tampak Dalam Power Supply + 5 Volt ................................ 51

xii

DAFTAR TABEL

Tabel 1. Hasil Pengukuran VCO ................................................................. 36

Tabel 2. Pengunaan Saklar (dip switch) Pemilihan Frekuensi ..................... 38

1BAB I

PENDAHULUAN

1.1 Latar belakang

PLL (Phase Locked Loop) adalah suatu sistem umpan balik dimana sinyal

tersebut digunakan untuk mengunci frekuensi dan fasa keluaran pada suatu

frekuensi dan fasa sinyal input. Bentuk sinyal input bisa berupa sinyal sinus atau

digital. PLL digunakan untuk filter, sintesa frekuensi, kontrol kecepatan motor,

modulasi-demodulasi dan beragam aplikasi lainnya.

Pada prinsipnya PLL adalah suatu feedback control system yang

rangkaiannya terdiri atas bagian-bagian pokok sebagai berikut :

1. Phase Detector

2. Loop Filter

3. Voltage Controlled Oscillator (VCO)

Peran utama dalam PLL dipegang oleh phase detector yang bertugas

membandingkan fasa sinyal input dari VCO dengan suatu sinyal referensi dan

sebagai outputnya adalah beda fasa.

Adanya beda fasa akan memberikan perbedaan tegangan yang selanjutnya,

perbedaan tegangan tersebut difilter oleh loop filter dan digunakan pada

rangkaian. Kemudian pengatur tegangan pada VCO mengubah frekuensi kearah

memperkecil perbedaan antara sinyal referensi dengan sinyal umpan balik dari

VCO. Bila lingkaran sistem frekuensi, maka pengatur tegangan berada pada posisi

dimana frekuensi rata-rata sinyal umpan balik tepat sama dengan frekuensi

referensi.

1.2 Tujuan

Penulisan ini bertujuan untuk mengetahui sistem kerja dan merancang

sebuah rangkaian PLL yang bekerja pada Frekuensi 88.0 hingga 108.0 Mhz.

21.3 Pokok Permasalahan.

1. Bagaimana menjaga agar frekuensi keluaran tetap akurat dan stabil.

2. Bagaimana menghasilkan DC rata-rata tegangan keluerannya sebanding

terhadap fasa antena sinyal masukan.

3. Bagaimana merancang ocsilator untuk melawatkan suatu pita frekuensi

tertentu supaya memperlemah isyarat diluar pita.

4. Bagaimana agar rangkaian menghasilkan frekuensi keluaran yang dapat

berubah sesuai dengan tegangan pengatur yang diberikan.

5. Bagaimana menentukan besaran frekuensi yang diumpan sebanding dengan

besarnya frekuensi referensi.

1.4 Batasan Masalah.

Pada tugas akhir ini yang dikaji adalah bagaimana membuat rangkaian

Pembangkit Gelombang Menggunakan Phase Locked Loop pada frekuensi 88.0-

108.0 Mhz.

1. 5. Sistematika Penulisan.

Penulisan tugas akhir ini terdiri dari lima bab, dengan beberapa lampiran.

Bab I Pendahuluan

yang berisi latar belakang, tujuan, batasan masalah dan sistematika

pembahasan.

Bab II Landasan Teori

Membahas tentang teori sistem kerja Phase Locked Loop

3Bab III Perancangan Sitem PLL.

Menjelaskan perancangan masing-masing rangkaian

Bab IV Pengukuran dan Analisa Alat.

Pengukuran dan menganalisa PLL yang meliputi komponen-komponen

yang digunakan, pada bagian-bagian dari PLL

Bab V Penutup.

Berisi kesimpulan yang diperoleh dari pembuatan alat dalam tugas akhir

ini.

4BAB 2

TEORI DASAR PHASE LOCKED LOOP

2.1. Teori Sistem Pengaturan

Suatu sistem kontrol dapat terdiri dari beberapa komponen. Untuk menujukan

fungsi dilakukan oleh tiap komponen, dalam teknik kontrol, biasanya kita

menggunakan suatu diagram yang disebut diagram blok. Diagram blok mempunyai

keunggulan dalam menujukkan aliran sinyal yang lebih nyata pada sistem yang

sebenarnya. Sinyal dapat mengalir pada arah yang ditunjukan oleh anak panah. Jadi,

Diagram blok suatu sistem kontrol secara efektif menujukan suatu sifat searah. Pada

gambar 2.1 menujukan suatu elemen diagram blok. X(s) merupakan masukan dan

Y(s) merupakan keluaran fungsi ahli G(s) pada gambar berfungsi sebagai berikut :

Gambar 2.1 Elemen diagram blok

Perhatikan bahwa dimensi sinyal keluaran dari blok sama dengan dimensi sinyal

masukan dikalikan dengan dimensi fungsi alih dalam blok.

5Keluaran sinyal Detektor sE merupakan selisih antara sinyal masukan sR

acuan dengan sinyal umpan-balik sC dari sistem kontrol. Pemilihan detektor

kesalahan adalah cukup penting dan harus diputuskan dengan hati-hati. Hal ini

disebabkan oleh setiap adanya ketidak sempurnaan detektor kesalahan yang tanpa

dapat dihindari akan mempengaruhi performasi sistem keseluruhan. Penyajian

diagram blok dari detektor kesalahan, ditunjukan pada gambar 2.2

Gambar 2.2 Diagram blok suatu detektor kesalahan

Perhatikan bahwa lingkaran dengan tanda silang adalah simbol yang

menujukan suatu operasi penjumlahan. Tanda positif atau negatif pada setiap anak

panah menujukkan operasi yang harus dikenakan pada sinyal tersebut, ditambahkan

atau dikurangkan. Bahwa Besaran-besaran yang ditambah atau dikurang mempunyai

dimensi dan satuan yang sama. Menujukan suatu contoh, keluaran C(s) diumpan-

balikan ketitik penjumlahan untuk dibandingkan dengan masukan acuan R(s).

Keluaran blok, C(s) dalam hal ini, diperoleh dengan mengalikan fungsi alih G(s)

6dengan masukan blok E(s). Jika keluaran diumpan-balikkan ke titik penjumlahan

untuk dibandingkan dengan masukan, maka perlu mengubah bentuk sinyal keluaran

agar sama dengan bentuk sinyal masukan. Pengubahan ini dilakukan oleh elemen

umpan-balik yang mempunyai alih H(s), seperti ditunjukan pada gambar 2.3. peranan

penting lainnya dari elemen umpan-balik adalah memodifikasi keluaran sebelum

dibandingkan dengan masukan, pada contoh ini sinyal umpan-balik yang diumpan-

balikan ke titik penjumlahan untuk dibandingkan dengan sinyal masukan adalah

B(s) = H(s)C(s).

Gambar 2.3 sistem loop tertutup

Perbandingan antara sinyal umpan-balik B(s) dengan sinyal kesalahan

penggerak E(s) disebut fungsi ahli loop terbuka

SHSG

sEsB . (2.1)

perbandingan antara keluaran C(s) dengan sinyal kesalahan penggerak E(s) disebut

fungsi ahli umpan maju

SG

SESC

......... (2.2)

7jika fungsi ahli elemen umpan-balik adalah satu, maka fungsi ahli loop terbuka dan

fungsi ahli umpan maju. Untuk sistem yang ditunjukan pada gambar 2.3, keluaran

C(s) dan masukan R(s) direlasikan sebagai berikut:

... (2.3)

Keluaran E(s) dari persamaan-persamaan ini memberikan

sCsHrRsGsC (2.4)

atau

sHsGsG

sRsC

1. (2.5)

funsi ahli yang merealisasikan C(s) dengan R(s) disebut fungsi ahli loop tertutup.

Fungsi ahli ini merealisasikan dinamika sistem loop tertutup dengan dinamika elemen

umpan maju dan elemen umpan balik.

sR

sHsGsGsC

1. (2.6)

jadi jelas bahwa keluaran sistem loop tetutup bergantung pada funsi alih loop tertutup

dan sifat dari masukan.

2.1 Prinsip Kerja Phase Locked Loop

Sistem Phase Locked Loop merupakan suatu sistem umpan balik yang sinyal

keluarannya dikunci dengan sinyal masukan. Sinyal masukan disebut sinyal refernsi.

sCsHsRsBsRsE

sEsGsC

8Pada dasar dari sistem Phase Lock Loop (PLL) merupakan suatu feedback loop

sistem, yang terdiri dari :

Oscilator Referensi

Phase Detector (PD)

Low Pass Filter (LPF)

Voltage Control Oscilator (VCO)

Divider (Pembagi)

Dalam feedback control sistem (sistem control umpan balik), komponen-

komponen Phase Detector; Low Pass Filter dan Voltage Control Oscilator diatas

dirangkaikan dalam suatu forward path (umpan maju), sedangkan komponen Voltage

Control Oscilator ; Divider dan Phase Detecktor dirangkaikan dalam suatu hubungan

feed back path (umpan balik). Jadi Phase Locked Loop merupakan suatu loop umpan

balik dengan Phase Detector (pencampur yang digunakan dengan cara yang khusus)

yang dirangkaikan dengan sebuah Low Pass Filter, sebuah Voltage Control Oscilator

serta sebuah Divider. Dalam memberikan kembali sinyal keluaran (feedback loop)

dan membandingkannya dengan sinyal Input, rangkaian Phase Locked Loop akan

memberikan kembali frekuensi yang datang. Hal ini memungkinkan Voltage Control

Oscilator Mengunci Frekuensiyang baru masuk.

Frekuensi yang datang atau masuk berasal dari oscilator (sebagai frekuensi

acuan) yang merupakan satu input bagi Phasa Detector, sedangkan frekuensi yang

keluar dari Voltage Control Oscilator diumpan kembali, setelah melalui Divider juga

9menjadi frekuensi input lain bagi Phase Detector.Seperti ditunjukkan pada blok

gambar berikut ini

OSC.REF

PHASEDETECTOR

LOW PASSFILTER

DIVIDER(:N)

VCO)(if

)(af

)(of

Gambar 2.4 Blok PLL Dengan Oscilator

Mula-mula frekuensi )(af dekat dengan frekuensi input )(if (dari oscillator) oleh

karena output Phase Detector adalah sebuah nada denyut (sinyal frekuensi rendah),

hal ini menyebabkan frekuensi Voltage Control Oscilator berubah menjadi sama

dengan frekuensi Naf )( . Output Phase Detector merupakan tegangan DC yang

sebanding dengan beda fase antara frekuensi )(if dengan frekuensi )(af . Tegangan

DC megendalikan frekuensi Voltage Control Oscilator fungsi menjaga agar tetap

terkunci terhadap frekuensi masukan

Dari gambar 2.4 tersebut diperoleh persamaan sebagai berikut :

(2.7)

Jika Voltage Control Oscilator mengalami pergeseran frekuensi maka Phase Detektor

menghasilkan perubahan tegangan DC selanjutnya menghasilkan frekuensi Voltage

Control Oscilator dan mengunci pada frekuensi acuan kembali.

Nofifafif

Nofaf

/)()()()(

/)()(

10

2.2 Bagian-bagian Phase Locked Loop

Rangkaian Phase Locked Loop memiliki bagian-bagian yaitu Oscillator

Referensi, Phase Detector, Low Pass Filter, Voltage Control Oscillator dan Divider,

masing-masing memiliki fungsi tersendiri, Antara lain sebagai berikut:

2.2.1 Oscilator Referensi

Oscilator referensi ini menghasilkan frekuensi input bagian PLL. Untuk

menjaga agar sistem Phase Loop tetap akurat, maka oscilator referensi harus tetap

dalam keadaan stabil. Untuk itu dapat digunakan rangkaian yang dikontrol sebuah

kristal. Frekuensi oscilator referensi ini besarnya harus dibuat sama dengan besar

frekuensi umpan balik )(af bila dalam keadaan lock, sehingga bila kedua sinyal

tersebut menjadi input Phase Detektor maka Phase Detektor dapat membandingkan

Phase kedua dari sinyal tersebut. dari rangkaian Oscilator yang mengguankan sebuah

kristal, yang mempunyai frekuensi outputnya sebesar 5 kHz. Maka Capasitor

Variabel fungsinya untuk menjaga keseimbangan agar output rangkaian sama dengan

frekuensi kristal.

2.3.2 Phase Detector

Semua Phase Locked Loop menggunakan rangkain Phase Detector atau

rangkaian Phase Comparator. Phase Detector tersebut mengahsilkan tegangan DC

rata-rata. Tegangan outputnya sebanding terhadap perbedaan Phasa anatara sinyal

input Phase Locked Loop (sinyal referensi) dengan sinyal output Voltage Control

Oscilator (sinyal feedback).

11

Pada bagian Phase Detector terdapat dua input. Phase Detector akan

memberikan reaksi pada saat adanya masukan dari kedua sinyal output. Apabila

kedua sinyal input mempunyai frekuensi yang sama tetapi dengan fasa yang berbeda,

maka Phase Detector mempunyai tiga kondisi yaitu :

a. Bila sinyal pertama mendahului sinyal kedua maka output Phase Detector ini

akan memberikan penunjukkan suatu tegangan yang tinggi pada saat waktu

yang sama, dengan fasa yang berbeda.

b. Bila sinyal pertama terdahului oleh sinyal kedua maka output Phase Detector

akan memberikan penunjukkan tegangan yang rendah pada saat waktu yang

sama dengan fasa yang berbeda.

c. Bila sinyal yang pertama dan yang kedua sefasa maka Phase Detector

menunjukkan dalam kondisi penguncian frekuensi.

Faktor perubahan beda phasa menjadi tegangan dinamakan Phase Detector

Convertion Gain, sebagaimana persamaan berikut :

KVo .. (2.8)

dimana :

oV adalah tegangan output rata-rata Phase Detector

K adalah Phase Detector Gain (V/rad)

adalah beda phasa input Phase Detector (rad)

Gambar 2.5 dibawah ini memperlihatkan sinyal A dan sinyal B yang memiliki beda

phasa.

12

Gambar 2.5 Bentuk Sinyal A & B Yang Berbeda Phase

Dari gambar 2.5 beda phase ( ) dapat dicari denngan menggunakan rumus :

036012 T

TT (2.9)

Ada beberapa jenis tipe phase detector yang sering digunakan pada system Phase

Locked Loop, seperti exclusive OR (EX-OR) dari edge trigger. Disisi akan dijelaskan

hanya tentang phase detector tipe edge trigger.

Yang paling sederhana dari Phase Detector Edge Trigger adalah set-reset atau

disebut juga R-S flip-flop yang merupakan rangkaian dasarnya. Terlihat seperti

gambar 2.6 dibawah ini, R-S flip-flop dapat dibuat dari sepasang gerbang NOR.

Q

QQ

Q

Gambar 2.6 Rangkaian R-S Flip Flop dan NOR

13

Terdapat dua aturan dasar yang menentukan operasi dari R-S flip-flop sebagai

phase detector tipe edge trigger yaitu :

1. Jika set atau input S diberi masukan logic 1, maka output Q akan berlogic

1,dimana output Q akan berlogic 0 (ground).

2. Jika reset atau input R diberi masukan logic 1, maka output Q akan berlogic

0,dimana output Q Sebagaimana diperlihatkan timing diagram gambar 2.8

gerbang NOR merupakan trigger pada positif leading edge dari dua inputnya

Q OUTPUT

OUTPUT

2

INPUT

INPUTS

R

0

Q

Gambar 2.7 Timing Diagram Gerbang NOR

Pada Gambar 2.7 diperlihatkan diagram waktu gerbang NOR merupakan

trigger pada leading dari dua input. Untuk R-S flip-flop sebagai edge trigger detector,

puse input biasanya memiliki durasi agak pendek, yang simetris 50% duty cycle

terhadap pulsa exclusive OR detector.

14

2.3.3 Low Pass Filter.

Low Pass Filter adalah sebuah rangkaian yang dirancang agar melewatkan

suatu pita frekuensi tertentu sagar memperlemah semua isyarat diluar pita ini.Jaringan

filter bias bersifat aktif ataupun pasif. Filter aktif biasanya menggunakan transistor

atau Op-Amp.Filter dalam system PLL menghasilkan tegangan rata-rata yang

mengendalikan rangkaian VCO (Integrator) dan mempengaruhi untuk kerja rangkaian

loop filter. Low Pass Filter ini mempunyai tugas pokok antara lain:

1. Meredam frekuensi tinggi yang dihasilkan oleh output phasa detektor.

2. Sebagai penentu kinerja PLL.

Daerah kunci yaitu daerah frekuensi VCO dimana frekuensi

keluarannya masih bias dijaga konstan.

Band With loop sistem.

Tanggapan transient yaitu mencegah overshoot yang dapat

menggakibatkan osilasi yang meyebabkan frekuensi keluaran tidak

bisa dikunci.

Karakteristik loop dasar seperti capture rage, bandwith, capture time dan respon

transient secara prinsip dikontrol oleh Low Pass Filter ini. Bentuk dasar phase locked

loop pada gambar 2.8 dibawah ini.

15

N

KvcofKK

Gambar 2.8 Bentuk Dasar Phase Locked Loop

Dimana :

K = Faktor penguatan detektor phasa (V/rad).

fK = Faktor penguatan filter.

N = Pembagi.

Kvco = Faktor penguatan VCO (rad/det volt.)

Perbandingan keluaran dan masukan phase locked loop orde 2 dalam respon

frekuensi pada penguatan tetap, sebagai berikut:

NKvcoKfKS

KvcoKfKSRSC

.................................(2.10)

dengan

STSTK f 2

11 ............................................ (2.11)

dimana T2 = R1C dan T1 = R2C

16

-

+

R1

R2

C

Cc

Rc

Gambar 2.9 Rangkaian Filter Aktif

Maka :

1

11

12

2

STKKTNS

STNSRSC

vco

..(2.12)

Lebar pita loop atau frekuensi natural dan factor dumping merupakan factor yang

penting didalam step masukan phasa dan frekuensi pada respons transient

didefinisikan sebagai berikut.

2

2

TNKK vco

n

.. (2.13)

....................................................(2.14)21

2

2 TTNKK vco

17

Persamaan(2.6)menjadi:

121

2

21

nn

SSSTN

SRSC

.......................................(2.15)

Untuk nilai tertentu pada respons orde 2 dapat dilihat pada gambar 2.10. Konstanta

VCOKK , dan N bernilai tetap didalam membuat filter, Nilai 1T dan 2T akan

berubah untuk mengatur jumlah nilai n dan . Pada persamaan (2.7) dan (2.8).

terlihat bahwa

22n

VCO

NKK

T

................................................(2.16)

dan

n

T

21 ...................................................... (2.17)

18

Gambar 2.10 Respons Masukan Step Orde 2

Dengan menggunakan hubungan persamaan (2.10) dan (2.11) maka besar tahanan

dan kapasitor dapat dihitung.

CNKK

Rn

VCO21

............................................... (2.18)

CR

n

22 .................................................... (2.19)

12 RN

KKC

n

VCO

............................................. (2.20)

19

2.3.4 Voltage Control Oscillator (VCO)

Voltage Conrol Oscillator (VCO) merupakan osilator yang frekuensi

keluarannya sebanding dengan kendali pada masukannya. Diagram blok VCO

diperlihatkan gambar 2.11 dibawah ini :

Gambar 2.11 Diagram Blok VCO

Hubungan antara tegangan pengendali pada masukan dengan keluaran frekuensi dari

VCO dapat dinyatakan oleh.

det/radVK dvo ....................................... (2.21)

dimana :

dV = Tegangan pengendali pada input Vco (Volt).

vK = Faktor penguatan VCO (rad/det/volt)

o = Frekuensi keluaran (rad/det).

VK juga merupakan konstanta yang merubah dari tegangan kendali masukan menjadi

frekuensi.Gambar berikut menujukan dimana frekuensi digambarkan terhadap

tegangan kendali dari VCO.

20

Gambar 2.12 Grafik Frekuensi terhadap tegangan kendali

Apabila loop terkunci, dV merupakan tegangan searah (DC), apabila loop tidak

terkunci, dV merupakan frekuensi selisih outref ff yang mencoba mendorong

VCO keadaan sinkron terhadap sinyal masukan.

2.3.5 DIVIDER (PEMBAGI)

Peranan rangakaian divider ini sangat penting, jika ingin mengeser frekuensi

output phase locked loop adalah dengan cara mengubah-ubah harga divider ini.

Frekuensi yang diumpan kembali (feedback loop) dibagi dahulu oleh divider agar

besarnya frekuensi yang diumpan sebanding dengan besarnya frekuensi referensi.

Untuk lebih mudahnya rangkaian divider ini dibuat programe-able, yang mana untuk

pemprogramannya cukup dimasukkan bit-bit berupa bit BCD.

o

reffoutf

dV

21

Gambar 2.13 Blok Divider

Berikut ini adalah bentuk sinyal 1F setelah melalui sebuah divider.

Gambar 2.14 Sinyal Input 1F & Output Divider 2F

22

BAB 3

PERANCANGAN PADA PHASE LOCKED LOOP

3.1 Oscilator Referensi

Pada rangkaian oscillator referensi ini menggunakan Kristal aktif 10,24 MHz

dengan kapasitor tangki osilasi sebesar 30 pF. Rangkaian oscillator referensi ini

berada pada pin 4 yang menggunakan IC MC 145106. Frekuensi output kemudian

dihubungkan dengan pin 5 melalui pembagi 2, sehingga hasil yang dikeluarkan

sebesar 5,12 MHz. Titik pengujian dapat dilihat pada gambar 3.1 dibawah ini:

DEVIDER: 2

10,24 MHz 3

30 pf30 pf

4 5 6

100 ohm

Output internal kephase detektor

Gambar 3.1 Blok diagram Oscillator Referensi

Hasil yang telah didapat dari pin 5 sebesar 5,12 MHz lalu dihubungkan

kembali pada masukan pembagi 29 atau 210. Pada rangkaian diatas menggunakan

pembagi 210 yang terhubung pada pin 6 yang menuju ground melalui sebuah resistor 100

23

ohm. Maka hasil yang dikeluarkan oleh oscillator referensi sebesar 5 KHz akan

dihubungkan ke phase detector untuk membandingkan sinyal umpan balik dari divider.

3.2 Phase Detector (PD)

Phase detektor dapat menghasilkan level sinyal tinggi apabila frekuensi input lebih

rendah pada pin 2, dari pada frekuensi referensi pada pin 6 (fin < fref), dan apabila

menghasilkan sinyal rendah maka frekuensi input lebih besar dari pada frekuensi

referensi (fin < fref). Pada phase detektor menggunakan IC MC 145106 satu blok

dengan oscillator referensi, memiliki lock detector (LD) sebagai penghasil level

sinyal tinggi saat indicator lock detect (LD) / led dalam kondisi menyala, seperti

yang ditunjukan pada pin 8 pada gambar 3.2 dibawah ini:

MC 145106

P0P1P2P3P4P5P6P7P8

PDDEVIDER

DEVIDER: 210,24 MHz 3

30 pf

2

30 pf

4 5 6 100 ohm

8

1

fref

fin

Gambar 3. 2. Rangkaian Block Phase Detector.

Pada gambar 3.2 diatas, yang menujukan bahwa pin 1 dalah output phase detektor

yang selanjutnya dimasukan ketahap low pass filter.

24

3.3. Low Pass Filter.

Rangkaian low pass filter akan menghasilkan tegangan rata-rata / searah yang

disebut juga (integrator) sebagai pengendali rangkaian vco. Dengan asumsi sebagai

berikut:

a.Waktu Penguncian antar Saluran ( 5% ) = 1 mS.

b.% Over shoot < 20% = 0,2.

c.Minimum Penekan Hormonisa (Sidband suppression) = - 30 dB

Untuk mencari nilai komponen low pass filter diperlukan pengujian vco terlebih

dahulu.

1. Frekuensi keluaran minimun 88 MHz pada tegangan 1,25 Volt.

2. Frekuensi keluaran maksimum 108 MHz pada tegangan 1,84 Volt.

Menghitung divider N.

ifofN

Nofaf

afif

maka,

176005

0,88min KHz

MHzN

dan

25

216005

0,108

KHzMHzN mak

Konstanta penguatan detektor phasa,

radVoltVoltVK DD /4,04

54

Konstanta penguatan VCO,

Voltrad

VoltVoltMHzMHzKVCO

.det/10.44,10659,010.62859,0

10.20225,184,1

0,880,1082

6

5

6

Faktor dumping[2],

1

Redaman natural,

226

3

/10.25,20/10.5,4

15,4

1

2 sradsrad

m

m

n

s

s

ntn

maka.

26

KK

R

R

nFcjikaRnc

4444,4410.5,42

1010.5,42

10.10.5,42

102

5

832

82

3

2

untuk mencari 1R perlu di lihat dari persamaan berikut ini,

1

66

1

61

2

)10(2160010.44,106.4,010.25,20

)10(2160010.44,106.4,0

RnF

RnF

NCRKK VCO

n

maka,

KKRnF

R

1073388,910.25,20)10(21600

10.44,106.4,0

1

6

6

1

Penekanan level harmonisa,

nF

K

Rc

nc

510.00,5199980000

110.5,444,44

1

9

3

1

27

10 nF

-

+

44 K

10 K44 K

5 nF

R1

R2

C

Rc

Cc

Gambar 3.2. Rangkaian Nilai Komponen Low Pass Filter (LPF)

Rangkaian 3.2 diatas dibentuk dari hasil nilai komponen, rangkaian ini

umumnya dikenal sebagai rangkaian integrator (searah). Untuk komponen RC dan CC

merupakan rangkaian LPF yang menekan frekuensi harmonisa yang dibangkitkan

oleh VCO. Rangkaian LPF dibentuk untuk menekan harmonisa ke-1. Harmonisa ke-

2,3 dan seterusnya tidak dapat ditekan secara signifikan. Pada alat ukur hanya bisa

dideteksi, pada output rangkaian LPF akan tersambung ke rangkaian VCO.

3.4 Voltage Control Oscillator (VCO)

Pada rangkaian Voltage Control Oscillator yang menggunakan IC MC 1648

dapat memberikan frekuensi output maksimum sebesar 225 MHz(1). Pada pin 10 dan

pin 12 yang diparalel dengan lilitan induktok dan 2 buah dioda varaktor adalah input

28

dari rangkaian vco, agardapat memberikan tegangan rata-rata / searah (integrator)

dari rangkaian low pass filter. Sedangkan output pada rangkaian vco terletak pada

pin 3 yang menghasilkan gelombang sinus, lalu dicatu dengan supply + 5 volt pada

pin 1 dan pin 14, maka akan terlihat pada gambar 3.4 dibawah ini:

-+

MC 1648

50,1 F

114

12

10

3L

+5V

0,1 F 0,1F

0,1F

OUTPUT

VCO

MV 1404

MV 1404

Gambar 3.3. Rangkaian VCO

Gambar 3.4 diatas yang menujukan pada pin 3 output dari rangkaian vco

yang dihubungkan sebagai umpan balik kebagian prescaller pada pin 15. Dalam

perancangan rangkaian vco harus dilakukan dalam keadaan tertutup karena frekuensi

yang dihasilkan adalah frekuensi tinggi dalam keadaan stabil.

3.5 Prescaller

Prescaller adalah pembagian dengan dua bilangan yang berbeda secara

bergantian yang menggunakan IC MC 12013. Pada rangkaian prescaller pada pin 15

29

adalah input dari rangkaian tersebut, pada pin 15 yang dihubungkan dengan

keluaran vco pada pin 3 dari rangkaian vco melalui capasitor yaitu sebagai umpan

balik, dapat terlihat pada gambar 3.5 dibawah ini:

VCC

Fout

Fin

VBB

Q

Q

-

+

GND

E1

E2

E3

E4

E5

MC12013

16

7

2

3

4

5

8

15

14

13

12

11

10

9

+5V

+5V

0,1F1 K

1000PFPRESCALER

Gambar 3.4. Rangkaian Prescaler

Pada gambar 3.5 diatas, bahwa untuk menentukan prescaller bekerja dengan

pembagi 10 atau pembagi 11, maka ditentukan oleh E1 sampai E5 (pin 9 sampai pin

13). Untuk pembagi 11 E1 sampai E5 harus diberi low (ground), sedangkan untuk

pembagi 10, E1 sampai E5 salah satu atau semuanya diberi kondisi high (+ 5 volt

atau 5 volt). Pada E1, E2, E3 tidak selalu bekerja pada tegangan + 5 volt hanya

sebagai input logika 1, maka agar mudah mendapatkan pembagi 10 atau pembagi 11,

E1 sampai E4 diberi kondisi low. Sedangkan E5 merupakan clock untuk menentukan

30

fungsi prescaller maka akan bekerja sebagai pembagi 10/11. Sedangkan E5 diberi

kondisi high maka akan bekerja sebagai pembagi 11, sebaliknya bila E5 diberikan

kondisi low maka prescaller akan bekerja sebagai pembagi 10. Pada pin 7 adalah

output dari rangkaian prescaller akan tersambung ke divider pada pin 2.

3.6 Divider

Pada rangkaian divider menggunakan IC TC 9122 adalah pembagi

terprogram yang membagi hingga 3999(51) dan mampu bekerja pada frekuensi 15

MHz{51}. Pembagian TC 9122 yang diperlukan adalah 1760 sampai dengan 2160.

Pin-pin pengontrol pembagi terprogram yaitu Pin 00 sampai dengan Pin 13. Pin-pin

ini akan bekerja apabila diberikan logika 1 dengan cara menggunakan dip switch

seperti pada gambar 3.5. Logika 0 dilakukan apabila swith tidak terhubung, dengan

cara pemberikan resistor pull down maka dapat menghasilkan level tengangan 0 volt.

Output yang dibuffer dari VCO yang berupa sinyal sinusoidal setelah melalui

prescaler, diumpankan pada pin 2 IC TC 9122. Pengubahan sinyal sinusoidal

dijadikan seperti clock tanpa perubahan frekuensi yang disebabkan keseluruhan

input pin-pin TC 9122 berupa clock / binary signal.

31

Gambar 3.5. Rangkaian Divider

Berikut ini adalah gambar pengesetan dip switch terhadap pin-pin TC 9122 yang

dihubungkan pada tegngan vcc. Seperti pada gambar 3.6 skala pembagian dibagi

dalam empat kelompok. Pembagian kelompok berupa kelompok ratusan KHz sampai

Ratusan MHZ.

PIN : 3 4 5 6 7 8 9 10 11 12 13 14 15 16

R A TU S A NK H z

SA TU S A NM H z

P U LU H A NM H z

R ATU SA NM H z

Gambar 3.6. Pengeset-an Pin Divider

32

Setiap kelompok masing-masing menggunakan type bilangan code desimal (BCD).

Masing-masing kelompok menghasilkan 15 desimal untuk ratusan MHz. Pada pin 17

adalah keluaran dari divider yang berupa tegangan frekuensi yang akan tersambung

pada IC MC 145106 pada pin 2 akan sebandingkah dengan frekuensi oscillator

referensi.

33

BAB 4

PENGUJIAN DAN ANALISA

4.1 Pengujian Oscillator Referensi

Frekuensi oscillator digunakan sebagai frekuensi acuan (referensi) pada

Phase Locked Loop. Frekuensi referensi ini sama dengan frekuensi step akan dikenal

sebagai frekuensi penambahan pada setiap frekuensi yang dihasilkan oleh PLL.

Pada gambar 4.1 dibawah ini merupakan blok pengukuran frekuensi

oscillator yang menghasilkan frekuensi sebesar 5 KHz untuk pengujian dilakukan

dengan menghubungkan alat ukur pada pin 4 dan pin 5 pada IC MC 145106.

DEVIDER: 2

10,24 MHz 3

30 pf30 pf

4 5 6

100 ohm

Output internal kephase detektor

Gambar 4.1. Blok Rangkaian Oscillator Referensi

Sesuai dengan bab sebelumnya , gambar 3.1 rangkain oscillator

disambungkan secara bersamaan pada IC MC 145106. Kesetabilan frekuensi

34

referensi sangat dibutuhkan untuk membandingkan fasa sinyal yang dihasilkan oleh

prescaller.

(a) (b)

Gambar 4.2. Sinyal Keluaran Osicallator Frekuensi(a) Sinyal keluaran pada pin 4 sebesar 10,24 MHz.(b) Sinyal keluaran setelah dibagi 2 sebesar 5,12 MHz.

4.1.2. Phase Detector IC MC 145106.

Phase detector berfungsi sebagai pembanding 2 buah sinyal yang masuk

dengan cara membandingkan 2 fasa yang berlaianan. Apabila fasa input begeser satu

sama lainnya atau mempunyai logika yang belainan maka keluaran fasa detector akan

menghasilkan logika 1. Nila fasa yang dihasilkan sebanding dengan beban pulsa yang

dihasilkan.

MC 145106

P0P1P2P3P4P5P6P7P8

PDDEVIDER

DEVIDER: 210,24 MHz 3

30 pf

2

30 pf

4 5 6 100 ohm

8

1

fref

fin

Osiloscop

SeprektrumAnalizer

Gambar 4.3. Blok pengujian Phase Detektor.

35

Pengujian diatas dilakukan dengan menghubungkan alat ukur spectrum analyzer dan

osiloskop. Pada gambar dibawah ini, merupakn sinyal keluaran yang didapat pada pin

1 MC 145106.

Gambar 4.4. Sinyal keluaran Phase Detektor MC 145106

4.1.3. Voltage Control Oscillator.

Pada pengukuran lineiritas VCO (Voltage Control Oscilator). dilakukan

dengan memberikan tegangan tegangan searah /(dicopel dahulu dengan resistor).

Dengan masukan VCO dan frekuensi keluaran diukur dengan penghitungan frekuensi

(frekuensi counter / sprektum analizer). Rangkaian pengukuran linearitas VCO.

Tegangansearah

VCO Penghitunganfrekuensi

Volt meterFrekuensi output

Gambar 4.5. Diagram Blok Pengukuran Linieritas VCO

Pada blok rangkaian VCO ini adalah rangkaian inti jantung dari Phase Locked

Loop hasil pengukuran tersebut dapat dilakukan terhadap tegangan input VCO.

36

Tegangan tersebut harus dapat menjangkau daerah frekuensi output PLL yaitu 88,0

MHz sampai 108,0 MHz. Adapun hasil pengukurannya adalah sebagai berikut:

Tabel 1. Hasil Pengukuran VCO

Frekuensi Output(MHz) Tegangan Input(Volt)

88,0 1,25

89,0 1,26

90,0 1,27

91,0 1,28

92,0 1,29

93,0 1,40

94,0 1,40

95,0 1,41

96,0 1,42

97,0 1,42

98,0 1,43

99,0 1,44

100,0 1,60

101,0 1,61

102,0 1,62

103,0 1,63

104,0 1,64

105,0 1,65

106,0 1,80

37

107,0 1,81

108,0 1,84

Dari hasil pengukuran diatas bila dibuat grafik perubahan tegangan input

VCO terhadap frekuensi keluaran adalah liniear, seperti terlihat pada gambar berikut:

85

100

110

95

90

105

1,25

1,26

1,27

1,28

1,29

1,40

1,40

1,41

1,42

1,43

1,44

1,60

1,61

1,62

1,63

1,64

1,65

1,80

1,81

1,84

TEGANGAN (VOLT)

FRE

KU

EN

SI(

MH

z)

Gambar 4.6. Grafik Pengukuran VCO

38

Tabel 2. Pengunaan Saklar (dip switch) Pemilihan Frekuensi.

No

Pembagi

N

TC9122outf

(MHz)

A3 B3 A2 B2 C2 D2 A1 B1 C1 D1 A0 B0 C0 D0

1 17600 1 0 1 1 1 0 0 1 1 0 0 0 0 0 88

2 17800 1 0 1 1 1 0 0 0 0 1 0 0 0 0 89

3 18000 1 0 0 0 0 1 0 0 0 0 0 0 0 0 90

4 18200 1 0 0 0 0 1 0 1 0 0 0 0 0 0 91

5 18400 1 0 0 0 0 1 0 0 1 0 0 0 0 0 92

6 18600 1 0 0 0 0 1 0 1 1 1 0 0 0 0 93

7 18800 1 0 0 0 0 1 0 0 0 1 0 0 0 0 94

8 19000 1 0 1 0 0 1 0 0 0 0 0 0 0 0 95

9 19200 1 0 1 0 0 1 0 1 0 0 0 0 0 0 96

10 19400 1 0 1 0 0 1 0 0 1 0 0 0 0 0 97

11 19600 1 0 1 0 0 1 0 1 1 0 0 0 0 0 98

12 19800 1 0 1 0 0 1 0 0 0 1 0 0 0 0 99

13 20000 0 1 0 0 0 0 0 0 0 0 0 0 0 0 100

14 20200 0 1 0 0 0 0 0 1 0 0 0 0 0 0 101

15 20400 0 1 0 0 0 0 0 0 1 0 0 0 0 0 102

16 20600 0 1 0 0 0 0 0 1 1 0 0 0 0 0 103

17 20800 0 1 0 0 0 0 0 0 0 1 0 0 0 0 104

18 21000 0 1 1 0 0 0 0 0 0 0 0 0 0 0 105

19 21200 0 1 1 0 0 0 0 1 0 0 0 0 0 0 106

20 21400 0 1 1 0 0 0 0 0 1 0 0 0 0 0 107

21 21600 0 1 1 0 0 0 0 1 1 0 0 0 0 0 108

39

(a) (b)

(c) (d)

Gambar 4.7. Spektrum hasil keluaran yang dihasilkan oleh VCO(a.)frekuensi 99,6 MHz, (b)frekuensi 100,2 MHz,(c)frekuensi 100,3 MHz, (d)frekuensi 108,1 MHz

Dari hasil gambar 4.3 diatas pada spektrum analizer yang yang dihasilkan oleh VCO

terdapat pada frekuensi merupakan bentuk konfigurasi frekuensi yang terdapat

melalui pengukuran dengan menggunakan sprektum analizer dengan peredam 10 dB.

4.2 Analisa

Dalam analisa kesetabilan dalam sistim PLL (PHASE LOCKED LOOP)

dapat digambarkan sebagai umpan balik tertutup seperti dibawah ini:

K fK V C OK

N1

SR SC

Gambar 4.8. Sistim Standar PLL

40

Fungsi transfer filter :

NK

SK

K

VK

f

VV

DD

1

4

Sistem diatas mempunyai fungsi transfer loop terbuka,

21

2211

21

21

2

1

1

1

21

1

21

1

216

6

1

2

66

1

2

1

44,304

1det44,304

1det44,304

1det44,304

1det44,304

121600

det10.576,6

216001

.det10.44,10614,0

216001

25,184,1510.8810.10821

45

S

SCRSHSG

CC

CRRRSHSG

CRCR

CRSHSG

CRCR

CRCR

SSHSG

RCR

SSHSG

volrad

SCRCR

radvSHSG

vvHzHz

CRCRvSHSG

KKKKSHSG

S

S

S

S

S

S

S

S

S

S

S

S

S

S

S

NVCOf

Dengan memasukan nilai perancangan,

kRkRnFC 10,44,10 12

41

21

2

51

21

72,2272det536,1339

10.441

44det44,304

10441

1044det44,304

SSSHSG

S

SSHSG

S

Sn

kkSHSG

Kesetabilan TKA (Tempat Kedudukan Akar)/ Root Locus dengan langkah-langkah,

1. Sudut pada titik Asymtot (garis kemiringan)

.......3,2,1,0

1218012

12180**

12180

bulatbilkk

kZP

kSHSG

2. Titik potong pada Asymtot atau titik K kritis.

72,227212

72,2272,0**

ZPZP

3. Titik temu pada nilai K.

0SHSG

42

62

2

26

22

2

2

2

112

2

2

2

10.165,544,454544,4545

44,454510.165,5244,4545

72,2272172,22722

72,2272

72,2272

172,2272

072,22721

SSSS

SSSSS

SSSS

vuvvu

SS

dsdk

SSK

SSK

SSK

diambil nilai Zero

044,454544,45452

SSSS

didapat :

44,45450

SS

pada saat S = -4545,44,maka diperoleh K sebesar:

86,909072,2272

10.661,2044,454572,2272

44,454572,2272

6

2

2

2

K

SSK

pada saat S = 0

072,2272

072,2272

2

SK

43

4. Titik potong pada K pada sumbu Khayal

pada sumbu khayal (imajiner) untuk mencari titik potong sumbu khayal

menggunakan metode Routh-Hourwitzh.

Dari persamaan :

072,2272072,2272

072,22721

01

2

2

2

KSKSSKKS

SSK

SHSG

2S 1K

K72,2272

1S0S

K72,2272

pada baris ke 2 1S dipeoleh 0K

0072,2272072,2272

KKKK

JwS

K=0

K-2272,72-4545,44

-4545,44

2272,72

K

Gambar 4.5 TKA (Tempat Kedudukan Akar)

44

Pada persamaan :

NRRKK

K V1

2

Berarti nilai konstanta total diatas dipengaruhi oleh

.,,,, 12 NdanRRKKV Untuk nilai N (pembagi) adalah 17600 sampai dengan 21600.

Nilai perancangan yang ditetapkan .10,10,44 12 nFCKRKR maka,didapat

konstanta total minimum.

880010.21610.908.1

2160010444,010.108

1

6

126

1

KK

KK

dan nilai konstanta total maksimum.

1080010.16

10.908.11760010

444,010.108

2

6

126

2

KK

KK

maka batas kesetabilan didapat.

10800880021

KKKK

Dari analisa TKA orde 2 selalu stabil karena K selalu disebelah kiri sumbu khayal

(imajiner).

45

BAB 5

KESIMPULAN

Dari pembahasan bab-bab dan hasil data pengujian yang diperoleh serta

experiment dapat disimpulkan bahwa :

1. Frekuensi output dari rangkain VCO dengan baik apabila dalam kondisi

tertutup.

2. Frekuensi harmonis terjadi akibat osilasi yang dihasilkan (oleh frekuensi

referensi) tidak dapat menjaga level tegangan dan kestabilan osilasi atau yang

dikenal dengan Single Tone Oscillation.

3. Rentang nilai kestabilan Phase Locked Loop dari frekuensi 88,0 MHz sampai

dengan 108,0 MHz sebesar 10800 8800 K .

4. Hasil nilai komponen kapasitor pada Low Pass Filter (LPF) sebesar 10 nF

sebagai komponen feedback.

5. Nilai komponen LPF untuk penekanan level harmonisa adalah 44Kohm untuk

resistor dan 5 nF untuk kapasitor.

6. Dengan menstabilkan frekuensi maka akan mendukung alat-alat elektronik

membutuhkan kondisi frekuensi stabil, contoh : pemancar dan penerima radio,

antena, satelit, dll.

46

DAFTAR PUSTAKA

1. Katsuhiko Ogata, Teknik Kontrol Automatik., Penerbit Erlangga Jakarta.

2. Motorola Semi Conductor Product; Communication Data Book., Motorola,

USA, 1973.

3. Berlin, Horward.M, Design of PLL Circuit With Experiment, 1st Edition,

1980.

4. Motorola Semi Conductor Product, PLL Data Book, 2and Edition,1973.

5. Vadem Manassewitch; Frekuensi Synthesizer Theory and Design, 3th

Edition.

6. Ramza Harry; Multiloop Frekuensi Synthesizer Frekuensi 176 MHz - 256

MHz, Tugas Akhir., Institut Teknologi Indonesia, Jakarta, 1996.

7. Floyd M Garnev Phd, Phase Lock Techniques, 2nd Edition 1974.

47

LAMPIRAN

L-1. Prosedur Pengerjaan Alat.

Adapun langkah-langkah yang dikerjakan dalam pembuatan alat:

1. Mencari dan menggumpulkan data-data, baik dari teori maupun pembuatan

skematik rangkaian.

2. Membuat skematik Phase Locked Loop dengan menggunakan Visio.

3. Untuk pembuatan jalur Phase Detektor dengan Divider dan VCO dengan

Prescaller yang menggunakan pcb polos, pada pcb polos harus dibor dahulu

pada lapisan atas pcb untuk soket ic dengan menggunakan bor pcb, maka kaki-

kaki soket ic untuk lapisan bawah pcb disolder. Dari kaki-kaki soket bagian

bawah pcb barulah dibuat jalur dengan menggunakan spidol, barulah jalur yang

menggunakan spidol dicutter. Hasil jalur yang dicutter lalu diolesi dengan lotfet

supaya timah yang disolder nempel pada bagian-bagian jalur yang sudah

dicutter. Sedangkan untuk jalur Low Pass Filter menggunakan pcb berlubang.

4. Dari hasil pembuatan jalur harus diperiksa dahulu dengan menggunakan

multitester agar terhubung atau tidak pada jalur yang sudah dibuat. Untuk lebih

jelasnya dapat dilihat pada lampiran 2.

48

L-2. Foto-Foto Rangkaian Phase Locked Loop.

Gambar L-2. 1. Rangkaian Voltage ControlOscilator & Prescaller

Gambar L-2. 2. Rangkaian Low Pass Filter.

49

Gambar L-2. 3. Rangkaian Oscillator Referensi,Phase Detector & Divider

Gambar L-2. 4. Jalur Rangkaian OscillotorReferensi, Phase Detector & Divider

50

Gambar L-2. 5. Rangkaian Keseluruhan PHASE LOCKED LOOP.

Gambar L-2. 6. Rangkaian Phase Locked Loopdan Power Supply + 5 Volt

51

Gambar L-2. 7. Tampak luar Power Supply + 5 Volt

Gambar L-2. 8. Tampak Dalam Power Supply + 5 Volt

52

L-3. Alat-Alat Yang Dipakai Untuk Membuat Rangkaian Phase Locked Loop.

1. Solder.

2. Timah.

3. Bor pcb.

4. Cutter.

5. Lotfet.

6. Pcb.

7. Gergaji pcb.

8. Pengupas kabel.

9. Sedotan timah.

10. Tang potong.

11. Obeng trim, obeng + & obeng

12. Bor besar.

53

L-4. Komponen-komponen yang digunakan untuk pembuatan rangkaian

Phase Locked Loop.

NO JENIS BARANG SATUAN

1 Kristal 10,24 MHz

2 Kapasitor 30 Pf, 5 nF, 0,1 uF, 1000 pF

3 Resistor 100 Ohm, 10 K, 44 K, 1 K

4 Dioda Varaktor MV 1404

5 LED

6 Dip Switch

7 MC 145106

8 TL 084

9 MC 1648

10 MC 12013

11 TC 9122

12 Kabel RG 58

13 Kabel Serabut

14 Konektor BNC /

END Konektor

54

L-5. Lampiran Rangkaian PLL.

Documents

dena_pll