CENTR3 NACIONAL DE Y DESARROLLO TECNOLOGICO Antonio... · DISEÑO DE UN EgUIPO PARA EL DIAGNOSTICO DE TARJETAS ... El uso de las computadoras personales’ y la automatización han

. . ..

S.E.P. S.E.I.T. D.G.I.T. CENTR3 NACIONAL DE INVESTIGACION

Y DESARROLLO TECNOLOGICO

“DISEÑO DE UN EQUIPO PARA EL DIAG- NOSTICO DE TARJETAS INTELIGENTES CON BASE EN UNA COMPUTADORA

PERSONAL”

cg* 1 LINT T E s I s u QUE PARA OBTENER EL GRADO DE

MAESTRO EN CIENCIAS EN INGENIERIA ELECTRONICA

P R E S E N T A :

ANTONIO CARRILLO GARCIA

CENTRO DE INFOP~ACION C E N I D E T

JCUERNAVACA. MOR. ABRIL DE 1991

,

OlRECClON GENERAL DE INSTITUTOS TECNOLOGICOS CENTRO NACIONAL DL NVEOtlQACKlN Y KURROLLOTCCNOLOQiCO

ACADIWIA DE LA WSTRIA EN iIüGENIERU ELEXTRüNICA

StCRElbRIA O f

lDUUClON WOLICI

Cuernavaca, Mor., a 29 de abril de 1991.

DK. Juan Manuel Ricaño Castillo Director del CENIDET P r e s e n t e

Am.- M. C. Alejandro Díaz B . Coordinador de Electrónica

Por este conducto, hacemos de su conocimiento que, después de haber sometido a revisión el trabajo de tesis titulado:

-

" DISEÑO DE UN EgUIPO PARA EL DIAGNOSTICO DE TARJETAS INTELIGENTES CON BASE EN üNA COHPUTAMRA PERSONAL"

Desarrollado por el Ing. Antonio Carrillo Garcfa, y hab.iendo cumplido con todas las correciones que se le indicaron, estamos de acuerdo en que se le conceda la fecha del examen de grado.

- -

DlRECClON GENERAL DE INSTITUTOS TECNOLOGICOS cEwrno m o t u OLP(VE~~ICK)I( Y KMRROLWTECUOLOOICO

COORD. ACADEII ICA.

Cuernavaca, Mor., a 29 d e abri.1 de 1991.

Ing. Antonio Carrillo Garcfa Candidato al Grado d e Maestro e n Ciencias e n Ingenierfa Electrónica. P r e s e n t e .

Después d e haber sometido a revisión su trabajo de tesis titulado:

" D I S E N I DE UN E Q U I P O PARA EL D IAGNOSTICO DE TARJETAS = I N T E L I G E N T E S CON BASE EN UNA COMPUTADORA PERSONAL "

Y habiendo cumplido con todas las indicaciones que el - - Jurado Revisor de tesis le hizo, se le comunica que se le concede autorizaci6n. para que proceda a la impresión d e la misma, como requisito para la obtenci6n del grado.

A t e n t a m e n t e -

M.C. A)$$$ndro Dfaz Sánchez Coordi a o r d e la Maestrfa en Ingenierla Electr6nica.

C.C.P.: Expediente.

Ilrr.

rl D

Dedico esta memoria de tesis:

A Dios por su grandeza.

A mis Padres Benita y Antonio por el amor y cariño que me han dado a lo largo de mi vida.

A mis hermanos Gerardo, Rosa Man's, Juana Leticia, Octavio y Elodia por su apoyo y confianza.

A mis sobrinos porque son la esperanza de la familia.

Agradezco:

Al Centro Nacional de Investigación y Desarrollo Tecnológico

(CENIDET)

Al Consejo Nacional de Ciencia y Tecnología (CONACYT)

Al Instituto de Investigaciones Eléctricas (IIE)

Al comité revisor: M.C. José M. Gómez López M.C. Alejandro Díaz Sánchez M.C. José A. Herrera Corral Especialmente al M.C. Guillermo Cahue Díaz.

y al Ing. Pablo R. de Buen Rodriguez. el apoyo y comentarios brindados para la realización de este trabajo.

2

Contenido

1.4.1.3 Emulación basada en bus. . . . . . . . . .

Introducción

1 Panorama general de los equipos de prueba.

. . . . . . 14

1.1 Cualidades deseables en un EP. . . . . . . . . . . . . . . . . . . . . . 3

1.2

1.3

1.4

Elementos de un equipo de diagnóstico de fallas. . . . . , . . . . . . . 7

Tipos de equipos de prueba. . . . . . . . . . . . . . . . . . . . . . . . 8

Técnicas de prueba. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.4.1 Emulación como técnica de prueba. . . . . . . . . . . . . . . . 11

1.4.1.1 Emulación de CPU. . . . . . . . . . . . . . . . . . . 12

1.4.1.2 Emulación de ROM. . . . . . . . . . . . . . . . . . . 13.

2 Planteamiento del proyecto. 16

I 2.1

2.2 Técnica de prueba empleada.

La computadora personal como estación de trabajo. . . . . . I . . . . . 16 . . . . . 18 I

I . . . . . , . . . . . . . . . .

i

2.3 Características del sistema . . . . . . . . . . . . . . . . . . . . . . . . . 19

3 Descripción de la interfas . 22

3.1 Descripción a bloques de la tarjeta interíaz . . . . . . . . . . . . . . . 22

3.2 Descripción detallada de cada bloque . . . . . . . . . . . . . . . . . . . 24

3.2.1 Sección procesadora . . . . . . . . . . . . . . . . . . . . . . . 24

3.2.1.1 Direccionamiento . . . . . . . . . . . . . . . . . . . . 25

3.2.2 Sección de control y temporización . . . . . . . . . . . . . . . . 25

3.2.3 Sección de interfaz . . . . . . . . . . . . . . . . . . . . . . . . . . 28

3.2.4 Detector de nivel lógico . . . . . . . . . . . . . . . . . . . . . . 30

3.2.5 Generador de firma . . . . . . . . . . . . . . . . . . . . . . . . 30

3.2.6 Interfae con la PC . . . . . . . . . . . . . . . . . . . . . . . . . 32

3.3 Teoría de funcionamiento . . . . . . . . . . . . . . . . . . . . . . . . . 34

41 Software de la tarjeta interfaz . 4.1 Interfaz con el usuario 41

4

. . . . . . . . . . . . . . . . . . . . . . . . . . . 4.1.1 Pruebas de memoria RAM . . . . . . . . . . . . . . . . . . . . 42

4.1.2 Pruebas a la memoria ROM . . . . . . . . . . . . . . . . . . . . 45

4.1.3 Obtener mapa de memoria . . . . . . . . . . . . . . . . . . . . 46

. . . . . . . . . . . . . . . . . . . . . . . . . . . 4.1.4 Localizar Fallas 46

4.1.5 Punta de Prueba 48 . . . . . . . . . . . . . . . . . . . . . . . . . .

.. 11

4.1.6 Control de líneas. . . . . . . . . . . . . . . . . . . . . . . . . . 48

Programa monitor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 4.2

5 Pruebas al sistema. 62

5.1 Temporización de algunas señales de la tarjeta interfaz. . . . . . . . . 54

e 6 Conclusiones. 60

A Rutas criticas. 87

B Características eléctricas y mecánicas de la tarjeta. 79

73

74

B.1 Características eléctricas. . . . . . . . . . . . . . . . . . . . . . . . . . B.2 Características mecánicas. . . . . . . . . . . . . . . . . . . . . . . . .

C Componentes de la tarjeta. 76

D Funciones de los programas.

E Hojas de datos.

Glosario de términos técnicos

80

82

... 111

Las compañías electrónicas han buscado una forma efectiva de probar sus productos desde los primeros días de la radio.

Como la radio y los equipos electrónicos crecieron en complejidad, se tuvo la necesidad de diseñar equipos con capacidades de prueba más precisas y confiables, de tal forma que las organizaciones empezaron a confiar niás en la “electrónica que prueba a la electrónica”.

Con los años, los bancos de prueba’ se multiplicaron tan rápido como la ex- pansión del campo de la electrónica; osciladores, multímetros, osciloscopios llena- ban dichos bancos. Para probar una tarjeta digital los técnicos le aplicaban voltaje, montaban cables entre los puntos a probar y el equipo de prueba; colocaban los valores deseados (escala, cuadrante, etc.), hacían las mediciones y grababan los resultados a través de un procedimiento de prueba paso a paso que algunas veces tomaba horas. El método de banco de pruebas desperdiciaba mucho del tiempo del técnico.

El paso lógico fué remover mucho del control humano en pasos de rutina y automatización de ciclos de prueba. De ésta forma nacieron los Equipos Automáticos de Pruebas (ATE, por las siglas en inglés Automated Test Equipment), los cuales llevan a cabo las pruebas más rápido y eficientemente, además de consumir menos tiempo durante el desarrollo de las miamas.

El uso de las computadoras personales’ y la automatización han reemplazado a aquellos trabajadores que desempefian labores poco calificadas y repetitivas. Para nadie es desconocido que la automatización inteligente provocará una segunda re- volución industrial. No obstante, en esta revolución, los trabajadores que serán reemplazados por las máquinas pertenecerán a un nivel medio, donde entrarían todos aquellos trabajos que exigen la toma de decisiones mediatas.

Las innovaciones en hardware y software en el área de las computadoros personales, aunadas a la potencia y flexibilidad de los Equipos de Prueba (EP) ha provo- cado que la conjunción de los dos campos anteriores llegue a ser una herramienta

‘Area donde se instala equipo para la detección y corrección de fallas ZA lo largo de éste trabajo se emplearan las siglas PC

iv

muy aceptada para probar sistemas, de esta forma la PC entró al mundo de los equipos orientados a la detección de fallas, el cual fué una vez territorio exclusivo de medianas y grandes computadoras. Es posible equipar una PC con una interfaz hardware y el apropiado software para permitir que funcione como un instrumento que maneje aplicaciones de los EP. ,

Este proyecto surgió de la necesidad que se tenía en el área de mantenimiento de computadoras personales del Instituto de Investigaciones Eléctricas de contar con una herramienta auxiliar para el diagnóstico de tarjetas inteligentes (basadas en el microprocesador 8086 de Intel), que conformara ciertas características que dieran sobre todo una facilidad de manejo para el usuario:

1. Debe ser operado a base de menúes, permitiendo introducir los datos más necesarios.

2. A través de todo el procedimiento de diagnóstico, el usuario debe contar con opciones de ayuda que de alguna manera expliquen la forma de ejecutar cierta prueba.

3. El sistema debe tener una rutina de autoprueba e indicar si existe algún error en el sistema de prueba.

4. Para un mejor u80 del sistema, es recomendable que el usuario tenga experiencia en la detección de fallas. El usuario debe comprender el funcionamiento del sistema a probar.

OBJETIVO.

El objetivo de este proyecto es diseñar y construir un sinterna de diagnóstico, capaz de ejecutar una serie de pruebas en circuitos digitales basados en el rnicm- pmesador 8086, y orientadas éstas a detectar y aislar las fallas ezistentes, utilizando como técnica de prueba la emulación de CPU.

En términos generales, el sistema consistirá de lo siguiente:

Una tarjeta interfaz, la cual se inserta en una ranura de expansión de una PC compatible con IBM

V

vi

Un programa ejecutándose en la computadora cuya función será controlar a la tarjeta y proporcionar un ambiente agradable al usuario.

Una punta de prueba, para obtener y aplicar niveles de voltaje.

Utilizando los componentes mencionados el sistema debe ser capaz de ejecutar pruebas principalmente a la memoria RAM, ROM, accesar puertos de entrada y salida, determinar el estado lógico para un punto dado del sistema bajo prueba (SBP), leer y escribir localidades de memoria, aplicar pulsos a través de la punta de prueba y obtener un análisis de firma para los puntos deseados.

El proyecto está desarrollado de la siguiente forma: En el capítulo 1 s e presenta un panorama general de los equipos de prueba. El capítulo 2 comprende el planteamiento del proyecto y las características que debe tener el sistema diseñado. El capítulo 3 presenta la forma en que se diseiió la circuitería del sistema, en base a los requerimientos establecidos. El capítulo 4 presenta el software que controla la tarjeta interfaz. El capítulo 5 describe algunas pruebas de funcionamiento as1 conlo la temporización de señales de la tarjeta interfaz desarrollada y en el capítulo 6 se presentan las conclusiones.

Capítulo í

Panorama general de los equipos de prueba.

Las organizaciones que utilizan equipo capaz de ejecutar prueban electrónicas, han experimentado un gran número de beneficios. Pocos desarrollos han mejorado la calidad de los productos y la productividad en la industria electrónica tanto como los equipos de prueba.

Un equipo de pruebas puede definirse como un sistema capaz de ejecutar sobre un dispositivo una secuencia de pruebas predefinidaa y tomar decisiones con- cernientes al mismo en baae a los resultados de dichas pruebaa[i].

Estos equipos realizan pruebas en un tiempo menor al necesario para un con- junto de pruebas manuales donde las interconexiones, ajustes, mediciones y graba- ciones deben ser realizadas manualmente. Un operador con un adiestramiento ade- cuado puede llevar a cabo pruebas muy complejas con un equipo de éstos. En algunas ocasiones, las especificaciones y características del Sistema Bajo Prueba' (SBP, por Sistema que va a ser probado) son tan complejas y los requerimientos de datos son tantos, que solamente un EP puede manejarlos.

Los EP también contribuyen a elevar la calidad del producto a través de la transferencia de control sobre el ciclo de prueba del operador a un controlador electrónico, esto es, la serie de pruebas que deben ser aplicadas a un producto no

'A lo largo de éste trabajo se usara indistintamente sistema bajo prueba y tarjeta bajo prueba

,

-

1

CAPíTULO 1. PANORAMA GENERAL DE LOS EQUIPOS DE PRUEBA. 2

son realizadas manualmente, sino por un EP. Los departamentos de prueba pueden entonces, minimizar los errores, omisiones, fallas de decisión, medidas erróneas y otras tantas desventajas de un control humano. Este beneficio resulta en un período de medición más corto y por consiguiente, en un ahorro monetario, ya que el costo de corrección de errores y falias se incrementan en cada paso del proceso productivo en que son olvidados. Además, un equipo de estos elimina muchos pasos repetitivo6 y tediosos, dejando al operador aquellos que requieren juicio humano.

Sin embargo, hoy en día los probadores de sistemas digitales independientemente de aplicar estímulos y verificar resultados deben hacer comparaciones y tomar decisiones, debido principalmente al surgimiento de sistemas muy complejos que requieren pruebas más sofisticadas y con mayor precisión. Esto trae como consecuencia que los probadores aumenten y mejoren sus capacidades de detección de fallas.

Algunas de las características típicas de los sistemas digitales modernos son:

1. Componentes complejos o arreglos de componentes, los cuales requieren cientos de vectorea de prueba’ para ser verificados.

2. Reloj integrado, el cual controla la temporización de los circuitos en el sistema, requiriendo que el probador se sincronice a él para poder controlar la actividad del sistema.

3. Buses multiplexados los cuales llevan diferente información en diferente tiempo, requiriendo que un probador comprenda y ejecute el protocolo para acceBar el bus.

4. Dispositivos secuenciales, tales como contadores y flip-flops con rangos de reloj superiores a 1 Mhz.

5. Dispositivos “inteligentes”, tales como microprocesadores (pp) y microcontroladores:

Las dos principales fuentes de problemas para llevar a cabo pruebas son la complejidaddel circuito a ser probado y la escasez de contmlabilidad y observabilidad de sus componentes[2]. Un método para reducir la complejidad es describirlo al nivel de arquitectura (figura l . l) , en este nivel se tienen menos componentes y por lo tanto

‘Serie de pruebas predefinidas para ejecutarse en un equipo o componente

CAPITULO 1 . PANORAMA GENERAL D E LOS EQUIPOS DE PRUEBA. 3

NIVEL DE

NIVEL FUNCIONAL I COMPUERTA

RANSIS

Figura 1.1: Niveles de descripción de circuitos.

la descripción disminuye, aunque el control y la observabilidad sobre un elemento en particular se pierde. Por otro lado, si se elige describir un circuito a nívei funcional se tendrá m b control sobre sus componentes, pero la descnpuón (complejidad) aumenta.

Como se muestra en la figura 1.1 el nivel más bajo para describir un circuito es el nivel de transistor pero la cantidad de componentes es tan grande que resultaría muy difícil llevarla a cabo. Un grupo de transistores constituyen las compuertas lógicas que forman el siguiente nivel. Un grupo de compuertas constituyen a su vez el siguiente nivel (funcional) que pueden ser sumadores, multiplexores, flip-flops, etc.

' En el nivel más alto bloques funcionales son combinados para formar dispositivos más complejos como microprocesadores, microcontroladores y sus dispositivos de soporte.

1.1 Cualidades deseables en un EP.

Las características de los sistemas digitales actuales implican la necesidad de que un EP y en general cualquier equipo orientado al diagnóstico de fallas tenga las cualidades enumeradas a continuación (se hace una analogía con lo escrito por Fichtenbaum(3] para los EAP); aunque es importante mencionar que durante el desarrollo de este trabajo se determinó que hacían falta otras dos: protecciones y complejidad.

. .

REGISTRO i p - DIRECCION

CAPÍTULO 1. PANORAMA GENERAL DE LOS EQUIPOS D E PRUEBA. 4

REGISTRO MEMORIA ---) DEL +AL R E U S X O

PIPELINE PIPELINE SBP

CION DE SALTO

REGISTRO DEL

- SBP CION P lPELlNE REG*STRo +COMPARA-- CONDI-,RESUL-+

DEL P lPELlNE

TAD0

Figura 1.2: Estructura de un EP utilizando pipeline. El flujo de datos desde el registro de dirección del controlador hasta el candado de resultados incluye 5 etapas.

1. VELOCIDAD DE PRUEBA. La habilidad para aplicar y sensar vectores de prue6a a alta velocidad proporciona mucha ventaja a un EP. Un EP rápido puede sincronizarse al sistema digital bajo prueba y operar los dispositivos dinámicos a su máxima velocidad, mejorando de esta forma la eficiencia de la prueba. Comparado con el hardware de un EP de baja velocidad, éste puede requerir componentes más rápidos y sobre todo una estructura que permita ejecutar más operaciones en paralelo. Las conexiones entre el EP y el SBP son importantes, ya que deben llevar los vectores de prueba y obtener los resultados con la m'nima cantidad de ruido posible (producido por la alta frecuencia) y que las entradas del EP no "carguen" las salidas del SBP o viceversa además, el flujo de señales internas del EP no deben producir retardos en las señales de control del SBP.

2. PIPELINE. Cuando un EP opera a velocidades de prueba altas el tiempo requerido para buscar un patrón de la memoria, aplicarlo al SBP, leer y corn- parar la respuesta y tomar la decisión basada en la comparación de resultados puede exceder el tiempo de un paso de prueba, haciendo lento el proceso; en cambio si se tiene una estructura en pipeline la velocidad aumenta debido a que todas su6 secciones procesan información en forma paralela. Lo anterior trae como comecueticia rapidez en las pruebas y resultados inmediatos para el operador. En la figura 1.2 se muestra una estructura en pipeline, en la cual un dato de una prueba debe avanzar de un registro a otro cada paso de prueba. Aunque un patrón de prueba necesita 5 pasos de prueba para atravesar toda la estructura, debido a la sucesión de etapas, un nuevo patrón es aplicado al


SEÑAL DE COMPARACION SBP- RELOJ

I I - 1 y w ~ T E M P O R l Z A C I O N r DEL EP SERAL DE , Y. c. o.

SlNCRONIA L J DEL SBP DETECTOR

DE FASE D E L EP Figura 1.3: Un lazo amarrado en fase sincroniza la señal de temporización del EP con una señal de reloj del SBP.

SBP cada vez que transcurre un paso de prueba, acelerando de esta forma el ciclo.

3. SINCRONIZACION CON EL SBP. Cuando el sistema a ser probado contiene su propio reloj, el EP debe tener la capacidad de sincronizarse a él, aún cuando el EP suministre las señales de control básicas. Existen varias clases de sincronización. En la primera, el EP debe alinear el reloj interno y sus señales de tiempo a las señales del SBP, ésto es a menudo llevado a cabo utilizando técnicas de amarrado en fase como la mostrada en la figura 1.3. Una segunda técnica de sincronización es utilizando señales de ESPERA y LISTO; como ejemplo un microprocesador enviando un dato al puerto serie y después esperar el reconocimiento por la línea LISTO; en el momento en que ésta se active, enviar el siguiente dato y así sucesivamente. Si en un determinado tiempo no se activa la señal LISTO se despliega un letrero de error (ver figura 1.4). Una técnica más sencilla es la que utiliza un mismo reloj tanto para el EP como para el SBP, de tal forma que los dos sistemas trabajan al menos a la misma velocidad. Esto es, el reloj del SBP es utilizado como base de tiempo por el equipo de diagnóstico como se muestra en la figura 1.5.

*

4. OPERACION ORIENTADA AL BUS. Un EP que interactúa con dispositivos orientados al bus, tales como la mayoría de los componentes de un sistema basado en un microprocesador, debe actuar tal como un dispositivo de bus. Más que conformar las características eléctricas del bus, debe manejar y vi- sualizar el estado del bus en el momento exacto. El EP en cuestión requiere

- -

MICIIO- ' liOC ES A DO A

CAPlTULO 1. PANORAMA GENERAL DE LOS EQUZPOS DE PRUEBA. 6

-

PUEIIIO DATOS SERIE

ESPERA

4 J

E P DATOS RELOJ

SISTEMA BAJO

PRUEBA

Figura 1.5: Sincronización utilizando un mismo reloj el El' y el SBP.

CAPi'TULO 1. PANORAMA GENERAL DE LOS EQUIPOS DE PRUEBA. 7

terminales con capacidades eléctricas de 3 estados, suficiente velocidad y a. ceptable carga eléctrica.

En un con microprocesador, éste ejecuta una sene de instrucciones, cada instrucción consiste de una secuencia definida de ciclos de bus de varios tipos (por ejemplo: ciclo de lectura, de escritura, reconocimiento de interrupción, etc.), y cada tipo de ciclo de bus tiene un patrón definido de flancos de reloj, señales de control y transferencia de datos. Mientras las particularidades de los ciclos de bus y de instrucción difieren entre los diferentes microprocesadores, Is estructura fundamental es la misma; esto es lo siguiente: todo microprocesador para ejecutar una lectura a memoria debe activar una señal de ledura, otra para indicar cuando se tiene una dirección válida y debe contar con una señal para capturar el dato, no importa que tipo de microprocesador se utilice, sus líneas de control son semejantes. Este hecho puede ser usado para implementar un EP que pruebe sistemas basados en un microprocesador, haciendo que la estructura del probador wfleje la estructura de la actividad del bus. Cuando un EP es construido para que tome la ventaja de esta estructura para un SBP dado, el programador de la prueba escribe en términos de instrucciones al procesador.

o

5. PRECISION. Es obvio que un EP cuyas mediciones sean precisas será mucho máa confiable que otros. La alta precisión en las pruebas puede ser apropiada para sistemas basados en flancos, esto es, sistemas que con cada cambio de nivel en el reloj cambian su comportamiento. De nada vale el tener rapidez en las pruebas si no se cuenta con la suficiente precisión.

6. PROTECCIONES. Sin duda alguna una parte fundamental de todo equipo electrónico son las protecciones contra sobrecorriente, elevación del voltaje y corto circuito. Los equipos de prueba deben contar con detectores contra las situaciones ya mencionadas, reportarlas al operador y sobre todo realizar una acción para aislar la falla y evitar algún posible daño a mis componentes.

7. COMPLEJIDAD. Un EP muy complejo (en cuanta a manejo e interfaz con el usiiario) puede ser difícil de utilizar, por lo tanto debe tener un aceptable grado de sencillez sin perder ninguna de las características mencionadas anteriormente. Mientras más amigable al operador sea un equipo tendrá niayor aceptación.

CAPíTULO 1. PANORAMA GENERAL DE LOS EQUIPOS DE PRiJEBA. 8

1.2 Elementos de un equipo de diagndstico de fallas.

LOS sistemas orientados al diagnóstico de fallas varían mucho en cuanto a su arquitectura, por lo tanto es muy difícil generalizar, sin embargo, la mayoría de ellos contienen los siguientea elementos(4]:

1. Un controlador (Generalmente una minicomputadora, microcomputadora, cal- culadora o un controlador de bus dedicado).- Maneja el ciclo de prueba, controla el flujo de datos, recibe los resultados de las mediciones, ejecuta cálculos y despliega la información en pantalla o impresora.

2. Generador de señales.- Suministra las señales de entrada al sistema bajo prueba, puede ser una fuente de poder, generador de funciones o convertidores D/A. Existen varios medios para aplicar estas señales (y también leerlas), algunos pueden ser: bed of nails (camas de clavos), conectores, puntas de prueba, clips, etc.

3. Instrumentos de medición.- Miden las señales de salida del sistema bajo prueha; pueden ser contadores de frecuencia, multímetros digitales o cualquier otro dispositivo de medición.

4. Sistema de conmutación.- Conmuta las señales entre el sistema bajo prueba y otros elementos del equipo de pruebas.

5. Interfaz operador-equipo.- Puede aei parte del controlador, toma la forma de luces, interruptores o una pantaiia en una consola de control. A menudo el operador proporciona información al controlador por medio de un teclado.

Debido a la8 necesidades de expansión de los equipos de pruebas, un gran número de compañías ha entrado al mercado, otras construyen sus propios sistemas debido a que los pueden fabricar para una necesidad específica. Algunos equipos de diagnóstico son totalmehe automáticos, ellos requieren solamente un operador para que carge y remueva los SBP y presione un botón o dos. Los sistemas semiau- tomáticos requieren un técnico para que ajuste las señales, realice las mediciones o controle una punta de prueba.


Normdmente los EP funcionan a base de programas, los cuales contienen las pruebas que se van a realizar en el sistema digital y el orden en que se desean realizar las pruebas. Los programas de los equipos de diagnóstico para pruebas y localizacion de fallas del SBP son generalmente creados de dos formas:

1. A través de un lenguaje de programación se describen los pasos que se llevan a cabo para ejecutar las pruebas.

2. Un ingeniero utiliza un paquete de preparación de programas de pruebas utilizando herramientas CASE, CAE, CAD, etc..

1.3’ Tipos de equipos de prueba.

Establecer una clasificación de los equipos de prueba existentes depende de que factor o característica es el predominante para llevarla a cabo, esto es lo siguiente: cierta persona puede clasificar los equipos de prueba tomando como base el grado en el cual interactúa con el usuario en: manuales, semiautomáticos y automáticos.

En los equipos de prueba manuales el usuario es el responsable de ajustar los sontroles e incluso interpretar resultados y tomar decisiones; los semiautomáticos son aquellos en que el control de las pruebas y las pruebas mismas son llevadas a cabo tanto por el usuario como por el equipo; los automáticos comprenden los equipos en que el usuario deja al equipo toda la responsabilidad de ejecutur pruebas, obtener resultados y tomar decisiones.

Quizá una clasificación más utilizada es aquella en la cual se toma en cuenta la técnica que el equipo de pruebas emplea para ejecutar las pruebas, por lo anterior en la siguiente sección Be hace una descripción de las diferentes técnicas en las cuales pueden estar basados los equipos de prueba.

I

1.4 TGcnicac de prueba.

Existen en el mercado una gran variedad de equipos de diagnóstico, ellos va1ía.n considerablemente en su construcción, capacidades y sobre todo en la técnica para

CAPÍTULO 1. PANORAMA GENERAL DE LOS EQUIPOS DE PRUEBA. 10

detectar fallas. Las técnicas mas comúnmente utilizadas son: in-circuit, funcional, comparación, semiconductores y componentes y emulación.

A continuación se describe brevemente cada una de estas técnicas.

1. 'I'ECNICA DE PRUEBA IN-CIRCUIT. LOS sistemas que utilizan esta técnica prueban la tarjeta bajo prueba a nivel componente, esto es, pueden aislar los componentes y aplicarles señales a uno de ellos en forma individual, en base a las respuestas obtenidas determina Si alguno de éstos está fallando; además son capaces de detectar corto circuito entre pistas y circuitos abiertos. Generalmente, la tarjeta se coloca en una cama de clavos", la cual contiene un número de terminales que hacen contacto

en los puntos deseados de la tarjeta. Un sistema neumático la presiona contra las terminales para obtener un buen contacto. A través de las terminales se obtienen las señales para cada pista de la tarjeta. Ventajas: Se ha estimado que estos sistemas aislan hasta un 98% de las fallas más comúnes en sistemas digitales , tiene capacidad para detectar corto-circuito y es de las técnicas más confiables. Desventajas: El principal problema al que se enfrenta esta técnica es cuando la tarjeta bajo prueba (TBP) contiene pistas o puntos que no son muy visibles a las terminales, además puede existir el caso en que no se logre un buen contacto y las lecturas obtenidas sean erróneas.

U

2. TECNICA DE PRUEBA FUNCIONAL. Considerada la técnica de prueba más tradicional para probar circuitos, consiste en ejecutar pruebas en un CBP aplicandole varios estímulos en sus entradas, después se miden las salidas del sistema y se comparan los resultados con las respuestas esperadas, previamente almacenadas en la memoria. Ven- tajas: es una técnica relativamente sencilla y confiable. Desventajas: es necesario contar con una buena base de datos para llegar a detectar el problema y además con esta técnica no es posible probar todos los componentes del sistema ya que realiza pruebas por módulo.

3. TECNICA DE PRUEBA POR COMPARACION. Esta técnica consiste en comparar la TBP con una unidad de referencia que funciona perfectamente. El probador aplica las mismas sexiales a ambas unida- des simultáneamente, después compara sus salidas, si las respuestas difieren, el sistema puede guiar al usuario hacia la localización de la falla usando una técnica de probador-guía, la cual consiste en tener una punta de prueba controlada por el sistema y colocarla en puntos o pistas estratégicas de la TBP, de

...

CAPI’TULO 1. PANORAMA GENERAL DE LOS EQUIPOS DE PRUEBA. 11

esta forma se pueden detectar los puntos que no tienen el nivel lógico deseado. Ventajas: Es posible probar todos los componentes de la TBP y e8 económico. Desventajas: Bajo esta técnica muchas veces es tedioso estar controlando manualmente la punta de prueba, se pueden cometer errores al colocarla en el lugar equivocado y el diagnóstico sería erróneo y además es necesario contar con una unidad en buen estado.

4. TECNICA DE PRUEBA PARA SEMICONDUCTORES Y COMPONEN- TES. Esta técnica consiste en probar componentes individuales ya sean digitales: compuertas (incluyendo circuitos VLSI), memorias y microprocesadores; otros se especializan en dispositivos analógicos como transistores, diodos, tiristores, etc. Ventajas: su construcción es relativamente barata, puede probar indi- vidualmente los componentes. Desventajas: Para probar los dispositivos con- tenidos en una TBP es necesarios removerlos sin dañarlos, lo cual puede resultar un procedimiento tedioso y durante el cud, si no se toman precauciones es posible dañar la tarjeta.

5. TECNICA DE PRUEBA POR EMULACION. Con esta técnica se tiene un dispositivo cuyo comportamiento es similar al de otro dispositivo, e incluso es capaz de sustituirlo sin alterar en gran medida el funcionamiento de la TBP. De tal forma que se tiene un control sobre el diapositivo emulador y por consiguiente sobre la TBP. Básicamente, existen tres tipos de emulación(5): emulación de CPU, emulación de memoria y emulación basada en bus. Debido a que en este proyecto se utilizó fa emulación como técnica de prueba, en párrafos siguientes se profundiza más en el tema.

Algunos sistemas de diagnóstico utilizan como complemento una técnica Ila- mada Análiais de firnu, la cual se basa en una compresión del flujo de datos3 que pasan por un determinado punto en un sistema digital, dando por resultado u n a única firma para ese punto. Normalmente la firma está constituida por 4 dígitos hexadeciniales. Si un mismo dato pasa por un mismo punto en un período de tiempo, entonces ese punto tendrá la niisma firma cada vez.

%e refiere al hecho de transformar n bits serie a una palabra de m bits en paralelo

,


1.4.1

Se define como Emulación a la capacidad que tienen atgunos dwpositiaos (o equipos) de sustituir a otro igualando sua camcterísticas y/o capacidades, de tal modo que no afecte en gmn medida el ambiente en el cual fmbaja.

Emulación como técnica de prueba.

Como se mencionó anteriormente existen tres tipos básicos de emulación:

1. Emulación de CPU. El microprocesador es reemplazado por una interfaz basada en un CPU.

2. Emulación de Memoria. En la cual, la ROM es reemplazada por otra programada en forma separada y es utilizada para iniciar funciones de prueba.

3. Emulación basada en bus (bus-based emulation). En esta técnica el microprocesador es deshabilitado y el probador inicia funciones para probar el hardware desde el bus.

1.4.1.1 Emulación de CPU.

Tomo técnica de prueba, los emuladores disefiados específicamente para sistemas basados en un microprocesador (pp) han sido usados desde 1980. Por un tiempo, emuladores in-circuit 108 cuales accesaban la tarjeta vía la base del pp, fueron usados en el ambiente de prueba de tarjetas, pero resultaron difíciles de manejar y de usar.

El paso evolucionario que diferenciaba la emulación de CPU de emuladores in-circuit fue el desarrollo de tarjetas adaptadoms (adapters pods) para un microprocesador, las cuales consisten en un sistema mínimo basado en el ,up a emular y circuiteda de control, de tal forma que la tarjeta adaptadom sirve como interfaz entre un controlador de pruebas y el SBP (figura 1.6).

La emulación de CPU es casi transparente (se refiere al hecho de que para el SBP no existe diferencia entre el pp y el emulador), aunque existen diferencias eléctricas en la capacidad de manejo de señales de acuerdo a los tipos de dispositivos que reciben las señales del emulador. El Pod CPU utiliza el reloj del SBP, prohando el sistema a través de circuitos de conmutación especiales que conectan y desconectan el SBP del emulador.

CAPITULO 1 . PANORAMA GENERAL DE LOS EQUIPOS DE PRUEBA. 13

f \

EMULADOR DE

MEMORIA L J

Figura 1.6: Emulación de CPU. El pp del SBP es físicamente removido y reemplazado con una conexión a una interfaz que contiene el pp equivalente. Permitiendo que las operaciones sean totalmente controladas.

4- CO M

La emulación de CPU proporciona la habilidad de verificar el SBP desde aden- tro, lo cual permite observar y controlar totalmente el sistema. La otra ventaja de este método es la habilidad para probar sietemas que no funcionan debido a fallas en el flujo de direcciones-datos entre la memoria y el pp. b

P

Gn Las principales desventajas de la emulación de CPU Eon: se requiere un emulador diferente para cada microprocesador, los nuevos pp son muy difíciles de emular debido a su complejidad y otra desventaja puede ser la velocidad del procesador;

"velocidades cercanas a los 25 Mhz exigen que las interconexiones entre el emulador y el SBP deban ser de una alta calidad, para eliminar la posibilidad de problemas de ruido eléctrico por alta frecuencia.

A 2 0

1.4.1.2 Emulación de ROM. 4

$ 0

U

s e - u

z - u =

En su más simple forma un emulador de ROM es un pequeno circuito con una

o paralelo va a una PC o controlador y el otro conector se inserta en la Lase de la ROM a emular del sistema digital. Las instrucciones son enviadas por la PC y almacenadas en la RAM del emulador, estas instrucciones aparecerán en el área de memoria del sistema digital como si la ROM estuviera presente. Los datos en la memoria son las rutinas de prueba (figura 1.7). Cuando el microprocesador del SBP inicia su rutina de inicialización en su lugar encuentra las pruebas a ejecutar.

RAM, algunos circuitos integrados de soporte y dos conectores. Un conector serie nul

U

CAPITULO 1. PANORAMA GENERAL DE LOS EQUIPOS DE PRUEBA. 14

7 I 1 - I r 7 r EMULADOR

D E L MICROPROCESADOR

CONTROLADOR

Figura 1.7: Emulación de memoria. El pp del SBP es mantenido en su lugar, pero las instrucciones de prueba se originan en una interfaz emuladora de ROM.

Una de las principales ventajas de la emulación de ROM es una mayor sencillez y generalidad del hardware, el cual es fácilmente conectado al procesador y mucho menos caro que una interfu de CPU; además, puede ser utilizado para una gran variedad de tipos de pp. Durante la prueba el pp corre a su máxima velocidad mientras ejecuta el código. La más grande desventaja de esta técnica es su aislamiento de fallas. Ya que el diagnóstico se origina en memoria, la visibilidad suministrada por un acceso directo al pp se pierde. Si la emulación de ROM es el único método de prueba y el pp está daiíado (o el sistema mínimo), la prueba falla desde el inicio. Esta técnica también tiene dificultades cuando la ROM es interna al pp, como en el

"caso de varios microcontroladores. Efts técnica requiere una experiencia consider- able en programación, ya que los emuladorea son programados generalmente en C, UNIX o ensamblador.

1.4.1.3 Emulación basada en' bus.

Con esta técnica el emulador llega a ser el maestro del bus, accesandolo y con- trolándolo para iniciar la prueba, lo anterior lo realiza a través de interrupciones al pp (figura 1.8)

Dentro de este tipo de emulación existe lo que se llama emulación de DMA, en la cual el emulador se comporta como un controlador de DMA, robando ciclos al procesador para realizar pruebas de lectura y escritura.

Las mismas características asociadas con la técnica de emulación de ROM están

CAPITULO 1. PANORAMA GENERAL DE LOS EQUiPOS DE PRUEBA. DECOD DE DIR

TECLADO

MODEM

VIDEO

15

DIRECCIONES

Figura 1.8: Emulación basada en bus. Las funciones del sistema son probadas a través del bus .

presentes en la emulación basada en bus. La principal diferencia es que la emulación basada en bus es más fácil de implementar y menos costosa que ésta. A diferencia de la emulación de CPU, la emulación basada en bus no requiere circuitería de conmutación de bus muy complicada. La más grande ventaja de ésta técnica es su capacidad de probar sistemas aún con el pp dañado. La principal desventaja ea su velocidad de prueba y capacidad. Mientras que el pp corre a su máxima kelocidad, las pruebas con esta técnica son efectuadas a una velocidad mucho mas baja. Además no se tiene acceso a los registros de CPU y no hay posibilidad de programación. Otra desventaja ocurre si el sistema no tiene capacidad para DMA.

Capítulo 2

Planteamiento del proyecto.

Como se mencionó al inicio de este trabajo, la tarjeta interfaz se instalará en una ranura de expansión de un PC y actuará como controladora de la prueba, sin embargo, para que funcione como tal, existen varias consideraciones que se deben tomar en cuenta, las cuales se mencionan en la siguiente sección.

2.1 La computadora personal como estaciáln de trabajo.

Sin duda alguna la principal característica debido a la cual la PC esta invadiendo el campo de los equipos de diagnóstico es su bus de expansión. Este permite que sea adaptada a un requerimiento individual y que se hagan mejoras conforme avanza la tecnología evitando la rápida obsolescencia; por lo anterior la PC ha llegado a ser el cerebro de las estaciones de trabajo que interactúan con el medio ambiente.

Las estaciones de trabajo basadas en PC pueden ser consideradas como 5 partes fundamentales[6] :

1. Prueba o experimentación.- Este es el medio ambiente externo' a la PC a ser monitoreado y10 controlado.

'Cualquier sistema que se encuentra físicamente afuera de la PC.

16

CAPíTVLO 2. PLANTEAMIENTO DEL PROYECTO. 17 r<

2. La interfaz.- Esta es la circuitería que convierte la señal analógica a un valor

3. La PC.- Como cerebro de I s estación de trabajo es responsable de monitorear, controlar, analizar y desplegar la información de la prueba o experimento.

4. Almacenamiento.- Es el área donde los resultados de las pruebas son almacenados (discos flexibles y duros, cinta, etc.)

digital y lo transfiere a la PC.

5. Impresoras.- Crean copias de resultados, tablas de datos y gráficas.

Dado su bajo costo y las caractexísticas mencionadas anteriormente, la PC está encontrando un camino hacia los equipos de diagnóstico de fallas. Para que una PC funcione como un equipo de éstos requiere una interfaz hardware y el apropiado software para manejarla, además debe ser capaz de procesar los resultados de las pruebas.

Para utilizar la PC como controlador de pruebas (utilizando el bus de ex- pansión) se tienen dos opciones para realizar las transferencias de datos: a través de acceso directo a memoria y por microprocesador. Para el diseño de este sistema se optó por realizar transferencias utilizando el microprocesador por los siguiente:

Las transferencias utilizando el microprocesador requieren menos soporte de hardware y software. Ya que el pp es un dispositivo inteligente su interfaz puede no serlo tanto, lo anterior no ocurre con el DMA, el cual exige que su operación sea programada al menos una vez.

o Los lenguajes de alto nivel tienen implementadas instrucciones para enviar y recibir datos del bus utilizando el pp, sin embargo para manejar transferencias de DMA es necesario diseñar y ejecutar rutinas especiales.

o En el diseño de la tarjeta no se implementan transferencias de bloques de datos, por lo tanto un acceso por DMA podría no ser la solución óptima.

o No se utiliza ningún canal de DMA y pueden ser utilizados por otra aplicacióii que maneja la velocidad como factor crítico.

Es más sencillo implementar transferencias por microprocesador.

Desde el inicio del proyecto se trabajo con la idea diseiiar con los componrntes que se tenían y de ahorrar espacio en la construcción de la tarjeta, como se mencionó anteriormente las transferencias por pp requieren menos hardware.

CAPITULO 2. PLANTEAMIENTO DEL PROYECTO. 18

2.2 Técnica de prueba empleada.

Escoger una técnica de prueba por emulación depende de un número de factores globales induyendo costo, estrategias de prueba, necesidades y tipos de producto a probar. Los expertos están de acuerdo en que la emulación de CPU ea un poco más atractiva que las otras dos debido a su ca t ru l y obsemubilidud, a pesar del inconveniente de utilizar un emulador para cada pp.

El sistema desarrollado utiliza la técnica de emulación de CPU por las siguientes razones:

Bajo esta técnica se tiene un control sobre el emulador y por consiguiente sobre todo el sistema, esto es, se pueden enviar órdenes a los dispositivos de soporte y a los externos y observar su comportamiento; se tiene una observabiíidad del sistema por el hecho de que todos los dispositivos pueden se manejados y monitoreados por el pp. No hay que olvidar que una PC tiene en su tarjeta base un controlador de teclado, interrupciones, video, disco, DMA que en un momento dado se requieren probar.

No se requieren puntos de contacto especiales entre el sistema de pruebas y el circuito a probar, ya que la comunicación se realiza a través de la base del pp. Lo anterior facilita un poco el diseño de la tarjeta.

Como se mencionó en el capítulo anterior la emulación de memoria y la basada en bus no tienen todo el control necesario para probar tarjetas inteligentes. Si falla el bus de datos o el de direcciones las técnicas anteriores no pueden detectarlo.

rn Existe más variedad de pruebas a realizarse emulando al CPU que las otras, por ejemplo, probar el bu5, análisis de firma, aplicar pulsos de voltaje.

o Aunque el costo de utilizar una técnica u otra podría ser similar, éste no fué un factor determinante en la elección de la misma, cada una de ellas con su grado de complejidad.

o Por último, se deseaba estudiar la emulación de CPU y su posibilidad de implementarla.

CAPITULO 2. PLANTEAMIENTO DEL PROYECTO. 19

2.3 Características del sistema.

A continuación se enumeran las principales características que debe tener el software del sistema.

Deberá manejarse a base de menúes.

Debe tener una opción de ayuda.

Capacidad para almacenar las señales provenientes de la tarjeta, manejarlas y desplegarlas al usuario.

Desplegar los errores encontrados en el SBP o en la misma tarjeta interfaz.

Detectar errores en los datos introducidos por el usuario.

El lenguaje de programació elegido fué el lenguaje C, aunque se pudo haber seleccionado otro debido a que actualmente io que Be ejecuta en un lenguaje puede ser transportado a otro, cuidando ciertas reglas asociadas a él. Una característica que influyó un poco para elegir al C fué su robustez en el manejo de tipos de datos(22j.

A continuación se enumeran las principales características que debe tener el hardware del sistema.

.=

Capacidad de autoprueba. Si llegara a detectar un error interno enviar el reporte a la PC.

Emular y ejecutar la orden proveniente de la PC en tiempo real.

Debe tener inclu'da una punta de prueba para adquirir o aplicar pulsos al SBP.

Puesto que se instalará en el bus de expansión de la PC debe comprender el protocolo utilizado.

Capacidad para detectar fallas de voltaje en el SBP.

Puesto que la tarjeta se instalará en una PC, el voltaje necesario para su funcionamiento es suministrado por la misma; la temporización de la tarjeta, esto

i CAPiTULO 2. PLANTEAMIENTO DEL PROYECTO.

RANURA DE EXPANSION

3 RO M -

TARJETA El&)< INTERFAZ RAM - \ ' f B

/---7 PUNTA DE PRUEBA

20

U

SISTEMA BAJO PRUEBA (SBP)

Figura 2.1: Esquema del EP y la forma de conectarse al SBP.

es, la señal de reloj que utilizará será la del SBP, de esta forma se sincroniza a 61 logrando una ejecución de las instrucciones en tiempo real.

Una vez que se definió el proyecto se procedió a planear el sistema, constando éste, en forma general, de los elementos que se enlistan a continuación (figura 2.1):

1. Una tarjeta interfa', que se inserta en una ranura de expansión de una computadora personal compatible con IBM.

2. Un programa ejecutándose en la computadora, para enviar Órdenes a la tarjeta; según la orden, ésta ilevará a cabo tina acción sobre el circuito a probar, constituyendo además, en la interfaz hombre/máquina.

3. Una punta de prueba, para detectar estados lógicos y apljcar puleos al circuito digital, la cual será controlada por el usuario.

La razón de haber elegido el tener como base del sistema una PC y no otro equipo, independientemente de las razones ya mencionadas, está el gran mercado existente alrededor de ella. Normalmente los usuarios buscan en un equipo o sistema independientemente de poder computacional una posibilidad de crecimiento y compatibilidad.

Ien adelante se usará indistintamente tarjeta iníerfas y tarjeta emuladora

,

CAPíTULO 2. PLANTEAMIENTO DEL PROYECTO. 23

' El principio básico de operación es el siguiente: La tarjeta interfaz estará insta-

lada en una ranura de expansión de la PC y conectada al SBP según se muestra eii la figura 2.1, el usuario ejecuta un programa en la computadora y aparecerá un menú indicando los tipos de prueba disponibles. Este menú principal puede dividirse a su vez, hasta obtener la opción de una prueba en particular a ejecutar, si se lleva a cabo la prueba puede encontrarse o no un error; en ambas situaciones el programa debe indicarlo, quedando al usuario la responsabilidad de tomar una decisión dependiendo del resultado de la prueba. Si se llegara a detectar un error en el nivel de voltaje del SBP se debe desplegar también un letrero indicando la anomalía.

Dada la arquitectura del sistema propuesto, las partes que constituyen el sistema no tienen la capacidad de funcionar independientemente, incluso el programa que se ejecuta en la PC debe detectar si la tarjeta interfaz se encuentra instalada.

En los siguientes capítulos se describe en detalle el diseño de cada uno de los elementos anteriores.

_ _ . .

Capitulo 3

Descripción de la interfaz.

Este capítulo presenta la descripción de la tarjeta interfaz, sus partes principales, su diseño y funcionamiento.

3.1 Descripción a bloques de la tarjeta interfaz.

La tarjeta interfaz tiene la función de sustituir al microprocesador del SBP y proveer la interfaz para ser instalada en una ranura de expansión de una PC IBM o corn- patible (utilizando el bus de 8 bits). Está constituida por 6 secciones la cuales se describen a continuación, al final del capítulo Be encuentran los diagrama de conexión para cada sección:

1. SECCION PROCESADORA: Integrada por un sistema mínimo basado en el rnicroprocesador 8086 de Intel. Considerado el “corazóu” de la tarjeta e- muladora; recibe órdenes de la computadora personal a través de la sección inferfoz con la PC, ejecuta la rutina correspondiente, almacena resultados de las pruebas y lleva a cabo una autoprueba de la tarjeta.

2. SECCION DE CONTROL Y TEMPORIZACION: Controla los contenedores (buffers) y drivers de la sección ¿e interfaz y también la conmutación entre esta sección y la procesadom. Genera además, las señales “falsas”’ que sou

‘mas adelante se describen est& señales

22

C A P ~ T U L O 3. D E S C R I P C I ~ N DE LA INTERFAZ. 23

Figura 3.1: Diagrama a bloques de la tarjeta interfaz.

necesarias para que el SBP "no vea" la ausencia del microprocesador.

3. SECCION DE INTERFAZ: Formada por loa buffers y drivers necesarios para hacer la conexión entre el sistema bajo prueba y la tarjeta. Un detector de falla de voltaje esta integrado en esta sección; el detector monitorea el voltaje del SBP, indicando si existe alguna disminución o elevación del mismo.

4. DETECTOR DE NIVEL LOGICO: Recibe e interpreta los niveles lógicos que son obtenidos a través de la punta de prueba.

5. GENERADOR DE FIRMA: Este bloque genera un dato en formato hexadecimal para un determinado punto del sistema bajo prueba, utilizando la técnica de análisis de firma.

6. INTERFAZ CON LA PC: Constituída por 105 puertos de entrada y salida de la tarjeta emuladora, necesarios para transferir información a la PC y/o viceversa.

i

CAP~TULO 3. D E S C R I P C I ~ N W E LA INTERFAZ. 24 DIRECCIONES/DATOS

Figura 3.2: Seccion procesadora.

3.2 Descripción detallada de cada bloque.

3.2.1 Sección procesadora.

El microprocesador (Vi) , RAM’S (U4,U5) y ROM’s (U2 y U3) constituyen un sistema mínimo (figura 3.2), donde reside todo el control de la tarjeta interfaz (diagrama l). Debido a que el microprocesador 8086 tiene un bus de datos y direcciones multiplexado se utilizan candados (U8,U9) para mantener una dirección válida. El lado de datos de la memoria RAM y ROM están conectados directamente al microprocesador para evitar retardos. La entrada y salida de datos de el sistema mínimo se hace a través de buffers (U6 y U7), principalmente para reducir la carga en las líneas del microprocesador.

La circuiten’a de decodificación de dirección (U10, V i l ) es la que indica qué c.i. se habilita para poner datos en el bus. La señal SBP controla estos r.i. de

.. *___ .

CAPITULO 3. DESCRIPCidN DE LA ZNTERFAZ. 25

td forma que cada vez que se accese al sistema bajo prueba, el sistema mínimo es deshabilitado. Lo anterior se realiza para que no exista una contención entre los componentes de la tarjeta interfaz y los del SBP, lo que podría provocar resultados desastrosos en ambos sistemas.

Este sistema mfnimo tiene instalado dos memorias RAM de 2048 palabras por 8 bits, produciendo entre las dos una memoria de 4 kbytes, cuyo número de catálogo es HM6116LP-4.

La memoria ROM esta formada por dos c.i. 2732-A los cuaies tienen un tiempo de acceso de 200 ns; lo que resulta suficiente para que el microprocesador pueda accesarla. Cada uno de los c.i. es de 4 kbytes por 8 bits, dando en total 8 kbytea de memoria ROM.

3.2.1.1 Direccionamiento.

Esta sección presenta las direcciones internas de la tarjeta interíaz así como las necesarias para establecer el protocolo con la PC

La tarjeta interfaz tiene el mapa de direcciones que ae muestra en la tabla 3.1. Como se observa, tiene puertos de entrada y salida integrados, mismos que son . accesados en la misma forma que las localidades de memoria.

La tabla 3.2 muestra la dirección asignada a cada uno de los puertos de entrada y salida de la tarjeta.

Las direcciones anteriores, según el mapa de la PC compatible, no están asig- nadas a otro dispositivo.

3.2.2 Sección de control y temporización.

Esta sección genera las señales necesarias para conmutar los drivers de la tarjeta emuladora hacia el SBP y las señales falsas, además, detecta el modo en el cual el microprocesador 8086 del SBP está trabajando (figura 3.3).

El c.i. U17 (diagrama 2) produce las señales IALE e m, utilizadas para

- ... . .

Salida de la tarjeta Salida de la tarjeta

Salida de la tarjeta

CAPITULO 3. D E S C R I P C I ~ N DE LA INTERFAZ. 26

3ECH con la tarjeta 3EDH Acceso de la PC

3EEH ai contador de eventos Acceso de la PC al generador de firma

~~

0001

1111 1000 1001 1010 1011 1100 1101 1110 1111 O000 1111

- HEX O000 OFFF 1800 1900 IAOO lBOO 1 coo lDOO iEOO lFOO EO00 FFFF

- -

-

Descripción RAM RAM

No asignado Punta de prueba

Estado FF 1 ES

Pto. de entrada Pto. de salida

Tiempo ROM ROM

-

-

Tabla 3.1: Mapa de direcciones de la tarjeta emuladora.

Puerto I Dirección 1 Función Entrada a la tarjeta 1 3ECH I Comunicación de la PC

CAPíTULO 3. DESCRIPCIÓN DE LA INTERFAZ.

- MULTI- : PLEXOR

c / I - INTA ALE 1 RELOJ A

I l l I I l l --

BUFFER * 4 BUS DE DATOS

DE LA SECC. CONTROL DEL S B P

LOGlCA COMBINA-

CIONAL

IICL auao

CONTA- DOR +

- t

ERFAZ

MGICA SENALB F A E A S SECUENCIA1 A LA SECC. DE

INTERFAZ

27

Figura 3.3: Sección de control y temporización.


el funcionamiento interno de la tarjeta emuladora; su temponzación es idéntica a las producidas por el 8086; esto es por lo siguiente: El 8086 puede funcionar en dos modos distintos, modo máximo y modo mínimo. En el modo mínimo el 8086 produce directamente las señales para controlar los dispositivos periféricos. Sin embargo, en el modo máximo necesita otro c.i. (8288) para generar las señales de control. La tarjeta emuladora no tiene incluída un 8288, y si se tiene un SBP cuyo 8086 trabaja en modo máximo la tarjeta no podría trabajar correctamente (debido a que el microprocesador de la tarjeta emuladora debe funcionar en el modo en que se encuentra el SBP). Debido a lo anterior se tienen dos flip-flops cuya función es generar las señales IALE e INTA, cuando el pp se encuentre en modo máximo. Las señales IALE e son utilizadas Únicamente por la tarjeta. Esta sección cuenta con un buffer (U19) y una lógica cornbinacional cuya función es producir y forzar algunas líneas de control del microprocesador a uno o a cero, según sea programado por el usuario. El contador ascendente/descendente (UZO) y un flip flop (U26) producen la señal SBP, que marca el inicio de un acceso al SBP. Un arreglo de flip flops (U26, U27 y U12) producen las seniles FDEN y FRD (la temporización es similar a las que produce el 8086). FRD marca el fin de un acceso al SBP. Las señales que tienen una letra F al inicio de su nombre son utilizadas para realizar las lecturas falsas y las señales que tiene una letra I al inicio son utilizadas internamente por la tarjeta.

__

- - -

-3.2.3 Sección de interfas.

Esta sección comunica al SBP y a la tarjeta emuladora (figura 3.4).

Las señales de habilitar g dirección de los buffers y tranareceptores (U44, U45, U46 y U47 ) son generadas por la lógica de control la que a su vez recibe entradas de la sección de temporización y control (diagrama 3).

Los transreceptores de dirección-datos (U44, U46) son habilitados cuando la sección procesadora se comunica con el SBP. Los drivers de dirección falsa (U45 y U47 ) son habilitados durante las lecturas falsas, exactamente en la porción en la cual es necesario tener en el bus de direcciones FFFFOH.

El c.i. U48 selecciona las señales de control (RD, LOCK, SO, S1) según se realice un acceso al SBP o una lectura falsa; éste c.i. también es controlado por la sección de control y temporizacaón.

CAPITULO 3. DESCRIPCIÓN DE LA INTERFAZ. 29

Figura 3.4: Sección de interfaz.

Esta sección cuenta además con candados de control, que sirven para monitorear las señales de control más importantes de la tarjeta emuladora cuando realice un acceso al SBP. El usuario puede desplegar en pantalla el estado de las señales y tomar alguna decisión.

El circuito de detección de falla de voltaje (diagrama 4) monitorea el voltaje de alimentación del SBP, los niveles permitidos deben estar entre 4.5 y 5.5 V. La PC puede monitorear la salida del circuito a través del bit D6 del puerto 3EEH, si detecta un nivel alto despliega un mensaje de falla de voltaje del SBP, y al mismo tiempo se deshabilita la sección de interfaz, ésto se hace con el fin de proteger al SBP, ya que las señales de control, dirección y datos lo pueden dañar.

Si se reestablece el voltaje, la sección de interfaz vuelve a activarse, iniciando el proceso normalmente.

CAPiTULO 3. DESCRIPCIÓN DE LA INTERFAZ.

3.2.4 Detector de nivel iógico

30

Esta sección (figura 3.5) de la tarjeta emuladora tiene las siguientes funciones:

1. Detectsr el nivel lógico (alto, bajo) presente en la punta de prueba.

2. Detectar estados inválidos comprendidos entre 0.8 y 2.4 V.

3. Suministrar pulsos sincronizados a través de la punta de prueba.

El c.i. U56, (amplificador operacional doble) forma junto con un arreglo de re- sistencias un detector de nivel lógico (diagrama 5); para esta aplicación se considera un estado cero aquellos niveles de voltaje que estén por debajo de 0.81 V y un estado uno los niveles de voltaje arriba de 2.2 V. El c.i. U55 son flip-flops cuya función es capturar el estado lógico. El c.i. U54 es un multiplexor para seleccionar si se desea aplicar pulsos sincronizados con el funcionamiento de la tarjeta al SBP. Se tiene un temporieador U53, funcionando a una frecuencia de 180 khz (con una duración del pulso alto de 1.8 as.), aunque es factible alterarla cambiando el valor de sus componentes; este temporizador proporciona una base de tiempo para suministrar pulsos no sincronieados a la tarjeta emuladora.

3.2.5 Generador de firma.

El circuito generador de firma (figura 3.6) como ya se mencionó es un circuito cuya función es comprimir un flujo de datos (presentes en un nodo del SBP) en una firma hexadecimal (2 digitos). La entrada al generador es la señal DATOS que viene del bloque detector de nivel lógico, de tal forma que cualquier cambio de nivel en esta línea producirá una variación en la salida del registro de corrimiento (U41), siempre y cuando se active la señal SINC, la cual se sincroniea al funcionamiento del SBP. Se tiene además una retroalimentación (U43) (diagrama 6 ) a base de compuertas XOR que ayuda a que la firma sea más significativa para un punto dado.

Este bloque cuenta además con un contador de eventos (U42) cuya función es contar los cambios de nivel que ocurren en la línea DATOS, por lo tanto, para un nodo cualquiera, aparte de obtener su firma (compresión de datos), se lleva a

C A P ~ T U L O 3. D E S C R I P C I ~ N DE LA INTERFAZ. 31

DATOS WNr h LUZ

MULTI- PLEXOR

VERDE ----U hW

CONTROL HABILITAR

Figura 3.5: Detector de nivel lógico.

H AB1 L I T A R - 7 --- +REGISTRO

BUFFER DE FIRMA

4

HABILITAR

CONTA- BUFFER

EVENTOS

Figura 3.6: Generador de firma.

CAPITULO 3. DESCRIPClÓN DE LA INTERFAZ.

Figura 3.7: Interfaz con la PC.

32

cabo un conteo de eventos, lo anterior se realiza por si llegara a suceder que un determinado nodo tuviera una firma semejante a otro.

La PC puede accesar tanto la firma como la cuenta a través de dos buffers (U39 y U40) en forma independiente a la tarjeta emuladora. Estos dos buffers son habilitados a través de una dirección asignada previamente.

3.2.6 Interfae con la PC.

Este bloque es el encargado de decodificar la dirección que está presente en el bus de direcciones de la computadora y activar los correspondientes puertos de entrada y salida de la tarjeta emuladora (figura 3.7).

Dentro de esta sección se encuentran dos flip-flops cuya función es establecer el protocolo de comunicación entre la tarjeta y el SBP. El protocolo funciona de la siguiente forma:

En el momento en que la computadora envíe un dato a la tarjeta emuladora, ésta activará el FF i (su salida cambia a un nivel alto), la tarjeta emuladora rnoti-

CAPíTULO 3. DESCRIPCIÓN DE LA INTERFAZ. 33

ENVIO DATO DE LA PC A LA TARJETA LA TARJETA LA PC LEYO EL

FFl RECONOCIMIENTO DATO RECIBIDO iJM DENTlFlCA pc EL FF2 RECONOCJMIEN’D

DE LA TARJETA A LA PC LA PC LEYO EL DATO

FE RECONOCIMIENTO LA TARJETA DATO RECIBIDO IDENTIFICA EL FFI RECONOCIMIENTO

Figura 3.8: Protocolo de comunicación entre la PC y la tarjeta interfaz.

itorea esta señal por medio de un lazo; en el instante en que detecte el nivel alto, va a una eutina cuya función es leer el puerto de entrada de la tarjeta. Al leer el puerto limpia el FF1 (su salida va a nivel bajo) y comunica a la PC que ha recibido el dato; la forma de hacerlo es realizando un acceso al puerto de salida (lEOOH), lo anterior produce que el FF2 envie su salida a un nivel alto. La PC identifica este reconocimiento a través del bit D7 del puerto 3EEH. La figura 3.8 muestra un diagrama del protocolo utilizado.

El protocolo anterior tiene principalmente dos ventajas:

1. No se requieren retardos en el software utilizando.

2. Se evitan lecturas indeseables, es decir, el hecho de leer un dato dos o más veces, ya que todas las transferencias son controladas por los flip-flops.

CAPíTULO 3. DESCRZPCIÓN DE LA INTERFAZ. 34

3.3 Teoría de funcionamiento.

Como se mencionó anteriormente la tarjeta emuladora es, en sí, un sistema controlado por un microprocesador. Cuando no está en comunicación ni con la computadora personal, ni con el sistema bajo prueba, se encuentra en un ciclo, el cual consiste en una lectura a la dirección lBOOH en donde el bit D7 (salida del FFl) indica si la computadora ha enviado un dato.

Al mismo tiempo del ciclo y en cualquier instante en el cual la tarjeta emuladora no esté en comunicación con el SBP se estarán realizando lecturas falsas, la cual es una operación de lectura que la tarjeta emuladora hace en la localidad FFFFOH del sistema bajo prueba, llevada a cabo por las señales falsas que se prodücen en la sección de control y temporización. Estas operaciones son necesarias ya que el SBP necesita algunas señales para que a sus componentes les sea transparente el funcionamiento de la tarjeta; en base a lo apterior se concluye que la tarjeta realiza dos tareas al mismo tiempo: el ciclo para sensar la transmisión de datos y las lecturas falsas.

Cuando la tarjeta interfaz detecta que la PC le ha enviado un dato suspende el ciclo y lee el dato del puerto de entrada (dirección 1DOOH); el primer byte ai inicio de toda transmisión puede indicar dos situaciones: si la orden puede ser ejecutada sin necesidad de otra transmisión (por ejemplo: Obtener el estado de las líneas de control, suministrar un pulso alto, etc) o si la orden necesita más transmisiones (por ejemplo: leer localidad, escribir una localidad, etc.). En la primer situación el byte se obtiene y se ejecuta la orden dependiendo de su valor, en la segunda situación este byte le indica a la tarjeta la cantidad de bytes que serán enviados por la PC, siendo esta la forma en que interfaz conoce cuantas lecturas debe realizar al puerto de entrada antes de ejecutar la orden en el SBP.

Todos los datos que van llegatido de la PC son almacenados en una área de memoria especial. Cuando el emulador se disponga a ejecutar el comando en el SBP tiene que sacar los datos de esta área. El primer dato que va a sacar es el correspondiente al número de transmisiones que se llevaron a cabo (entre la tarjeta y la PC) y lo almacena en un c.i. contador (UZO, véase el diagrama 2) y en el momento en que empiece a sacar los siguientes datos, este contador decrementa su cuenta en 1 por cada dato; cuando ha accesado toda la memoria, produce un pulso (borrow), que activa un flip flop y éste a su vez produce la señal SBI’, que desactiva los componentes de la tarjeta interfaz y redirecciona los buffers hacia CBP.


De tal forma que la instrucción se ejecuta en el SBP. Los buffers permanecen activos todo el tiempo que dure el ciclo de la instrucción, este ciclo termina con la señai FRD, desactivando los buffers y entrando en funcionamiento el sistema mínimo de la tarjeta. Este sistema captura el resultado de la operación (si ea esperado) y lo envía inmediatamente a la PC, para después entrar al lazo y sensar si llega otra orden de la PC. El ciclo anterior se repite para cada operación que la tarjeta emuladora realice en el SBP.

-

! s

. m

I 1

CAPITULO 3. DESCRIPCIÓN DE LA INTERFAZ. 39

t 5v. R1 330 a R2 220a R3 330c2-t 260n R4 POT 10Kc2 R5 3.3Kn R6 3.3Kc2

t 5v.

- salida

9 Diagrama 4. Detector de falla de voltaje.

BIB DE DATOS

Diagrama 5. Detector de nivel lógico.

CAPíTULO 3. DESCRIPCIÓN DE LA INTERFAZ. 40

c

Diagrama 6. Generador de firma.

Capítulo 4

Software de la tarjeta interfaz.

Este capítulo presenta el software que controla la tarjeta in¿Lrfaz y se divide en dos secciones:

1. La interfaz con el usuario (programa ejecutándose en la computadora personal).

2. Un programa monitor, almacenado en la memoria ROM de la tarjeta.

En las siguientes secciones se describen cada uno de ellos.

4.1 Interfaz con el usuario.

La figure 4.1 muestra el diagrama de flujo de las funciones que realiza la interfaz con el usuario, siendo las más importantes:

1. Desplegar las funciones del sistema a base de menúes, presentando de ésta forma un ambiente agradable al usuario.

2. Ejecutar el protocolo PC-tarjeta, transfiriendo y/o recibiendo los datos y comandos a través del bus de expansión de 8 bits de la PC.

CAPITULO 4. SOFTWARE DE LA TARJETA INTERFAZ. 42

3. Procesar los datos que son enviados por la tarjeta y si es necesario desplegarlos en pantalla.

El programa consiste de varios módulos (figura 4.2), cada uno de ellos corres- ponde al tipo de prueba que se va efectuar sobre el SBP. En las siguientes secciones se presenta su descripción.

4.1.1 Pruebas de memoria RAM.

FUNCIONES RAM.- En esta opción se encuentran las funciones que efectúan pruebas a la memoria RAM del SBP. Básicamente se cuenta con dos tipos de prueba, ambas se complementan, esto es, algunos errores pueden ser detectados por la prueha 2 pero no por la prueba 1 y viceversa.

Prueba 1.- Esta prueba está constituída por dos pasos los cuales se enumeran a continuación. El primero consiste en inicializar la dirección O y las direcciones primarias (Le. 1,2,4,6,16 ...) a un valor de O. La prueba de condición a i'(stuck 1) es realizada leyendo esos ceros. Para probar la condición a O' (stuck O), un valor de 1 es escrito en la dirección O y leído. Si la memoria pasa las dos pruebas anteriores, se asegura que las líneas de datos no se encuentran a O ó 1. También se demuestra que los controles de la memoria RAM funcionan bien. El segundo. De la operación anterior las direcciones primariaa contienen ceros. Esta prueba consiste en leer 108 ceros, después se escriben datoe iguales a las direcciones primarias, a continuación se lee el dato que se escribió. La prueba anterior verifica que las líneas de dirección a& como las de datos no se encuentran a cero o a uno permanentemente. Asegura también que ninguna línea de dirección o de datos se encuentra en corto circuito. Si el número de líneas de datos es menor que el número de líneas de dirección se mantiene el bit de más alto orden y se cambian los menos significativos. Como datos de entrada recibe la direccióii iiiicial y final de bloque,de memoria a probar.

Prueba 2.- Esta prueba detecta interacción entre un bit y otro de cualquier byte o palabra, entre celdas adyascentes, o algunas líneas de control. Se ha

'Se refiere n1 hecho de que una linen tiene un valor permanente de 1 lOgico 'Se refiere al hecho de que uno Iínen tiene u n valor permanente de O lógico

CAPÍTULO 4. SOFTWARE DE LA TARJETA INTERFA;. 43

Figura 4.1: Diagrama de flujo del programa Interfaz con el usuario

- I PRINCIPAL I AYUDA

> CONTROL DE LINEAS

1 -

FUNCIONES FUNCIONES MAPEAR LOCALIZAR PUNTA D E RAM ROM MEMORIA , FALLAS PRUEBA

I

Inspeccionar RAM Escribir una

localidad

localidad

Localizar Suministrar pulso alto sincronizado

Figura 4.2: Módulos del programa Interfaz con el usuario.

. .

I CAPITULO 4 . SOFTWARE DE LA TARJETA INTERFAZ.

45

10000000 1 o 1 o 1 o 1 o 01010101 11001100 O01 10011 11110000 000011 11 11111110

Tabla 4.1: Patrones de prueba utilizados.

demostrado que esta prueba detecta un 97% o más de las faiias anteriores[7]. La prueba empieza inicializando todas las localidades con cero. Después se accesa cada dirección para leerlos, a continuación se utiliza un grupo de patrones especiales que se van escribiendo uno por uno en cada dirección de la memoria. El grupo de patrones se muestra en la tabla 4.1 Como datos de entrada recibe la dirección inicial y final del bloque de memoria a probar.

Leer una localidad de memoria.- A través de esta opción se puede leer cualquier dirección de memoria (RAM, ROM o E/S) del SBP. El dato de entrada es la localidad a leer.

Escribir en una localidad.- Con esta opción se puede almacenar un dato en cualquier localidad de la memoria RAM o enviar datos hacia un puerto de E/S. Los datos de entrada son el dato a almacenar y la localidad.

4.1.2 Pruebas a la memoria ROM.

Probar ROM.- Esta opción prueba la memoria ROM del SBP de la siguiente forma: se accesa la primer localidad de la memoria y al dato se le aplica un XOR con el contenido de la siguiente, al resultado de la operacibn anterior se le aplica una vez más el XOR con el contenido de la siguiente y así sucesivamente hasta completar toda la memoria ROM. De esta forma se

CAPíTULO 4 . SOFTWARE DE L A TARJETA INTERFAZ. 51

46

obtiene una firma característica que se compara con otra previamente alma- cenada. Si las firmas difieren, el sistema detectará un error desplegando Is información en pantalla. Esta opción requiere que previamente se obtenga una firma característica (cuando el SBP se encuentre en buen estadoj para hacer la comparación final. Como datos de entrada recibe la dirección inicial, final y la firma característica del bolque de memoria ROM que se va a probar.

4.1.3 Obtener mapa de memoria.

- Obtener mapa.- Si el usuario no conoce el mapa de memoria del SBP, utilizando esta opción puede obtenerlo. Se pueden detectar las áreas de memoria RAM, ROM y E y S, en base a las siguientes consideraciones:

1. Una localidad de memoria cuyo contenido puede ser alterado esto es, escribir y leer el dato, se considera una localidad de memoria RAM.

2. Una localidad cuyo contenido no puede ser alterado esto es, se puede leer pero no rscribir en ella, se considera una localidad de memoria ROM (localidades de memoria ROM no usadas contienen FFFFM).

3. Una localidad que tiene bits que pueden ser alterados y otros no se considera un puerto de E/S.

Como datos de entrada recibe el área total de memoria que se desea mapear.

- Inspeccionar memoria RAM.- Despliega el inicio y fin de las áreas de memoria RAM encontradas por la opción Obtener map.

- Inspeccionar memoria R0M.- Despliega el inicio y fin de las áreas de memoria ROM encontradas por la opción Obtener map.

- Inspeccionar E/S.- Despliega el inicio y fin de las áreas dedicadas a los puertos de E/S encontradas por la opción O¿tener >napa.

Las opciones anteriores no requieren datos de entrada.

4.1.4 Localizar Fallas. - Ejecutar un programa.- Es posible cargar programas completos en

la memoria del SBP y después ejecutarlos utilizando esta opción. Este módulo recibe como entrada la dirección donde inicia el programa. Des- pués de ejecutar esta opción el microprocesador de la tarjeta iiiterfaz se

CAPJ’TULO 4 . SOFTWARE DE LA TARJETA INTERFAZ. 47

conecta permanentemente al SBP, por lo tanto, para continuar probando el SBP es necesario iiiicializar la tarjeta.

- Localizar fallas.- Este módulo aún cuando se encuentra definido en el programa principal, plantea la forma en la cual puede utilizarse la opción Leer generador para detectar fallas en el SBP, a través de un árbol de fallas. Un árbol de fallas se define como un diagmma que muestra las posibles rutas por las cuales un error de un sistema puede llegar a ser detectado y corregido. El diagrama puede ser transferido a un programa utilizando la construcción IF-THEN-ELSE, de esta manera se guía al usuario a través de todo el árbol. El funcionamiento del módulo es el siguiente: Se traza en el diagrama general del SBP en buen estado, rutas corisidera- das críticas o probables a falla, una vez establecidas se conecta el sistema y se coloca la punta de prueba en el primer punto (todos los puntos son especificados por el programa) de la ruta crítica, a continuación se ejecuta la opción Leer generador (realizada automáticamente), se obtiene la firma y se graba en un archivo. Se continúa en el siguiente punto, y así sucesivamente para toda la ruta crítica. Aifinal se obtiene una serie de firman que constituyen los datos del árbol de fallas. Ahora bien, cuando se pruebe un sistema digital mediante esta opción, se lleva a cabo el mismo procedimiento anterior: se conecta el sistema, se accesa la opción, se coloca la punta de prueba, en los puntos de la ruta crítica y se producen sus firmas, se comparan con los ya existentes, y los resultados se almacenan en un archivo. Este archivo es leído por un esqueleto de un sistema experto (las pruebas se realizaron con EXSYS), donde previamente se programó con una serie de inferencias, en base a éstas, debe de tomar la decisión de que c.i. está defectuoso. EXSYS debe ser accesado a nivel Sistema Operativo DOS. En el apéndice A ae muestran las rutas críticas para el 8259 (controlador de interrupciones) y 8041 (Controlador de teclado) para una Olivetti M24, así como también las reglas que fueron programadas en EXCYS. El llenado del archivo de datos y la comparación de las firmas está controlada por este módulo, indicando al usuario el circuito integrado donde debe colocar la punta de prueba.

- Inicializar.- Inicializa la tarjeta interfaz. Esta función es necesaria eje- cutarla después de utilizar la opción Ejecutar un programa. No requiere datos de entrada.

CAPiTULO 4. SOFTWARE DE LA TARJETA INTERFAZ. 48

4.1.5 Punta de Prueba.

En esta opción se encuentran los comandos necesarios para inyectar pulsos a través de la punta de prueba ai sistema que se está probando.

- Suministar pulso alto.- Inyecta un pulso alto de duración 1.8 ps. y frecuencia 180 khz (establecidas por el circuito temporizador).

- Suministrar pulso alto sincronisado.- inyecta un pulso alto sincronizado con el funcionamiento del SBP.

- Leer generador.- Lee el contenido del generador de firma y lo despliega en pantalla. Al accesar esta opción el usuario debe colocar la punta de prueba en el punto del SBP donde desea obtener la firma.

Las opciones anteriores no requieren datos de entrada.

4.1.6 Control de líneas.

Despliega el estado actual de las líneas de control más'importantes del microprocesador (ver tablas 4.2 y 4.3), dependiendo del tipo de instrucción que fué realizada sobre el SBP. La forma en la cual es posible monitorear las líneas es la siguiente: el diagrama 3 del capítulo anterior muestra que estas Iíneas independientemente de ser enviadas al SBP, también sirven de entrada a los c.i. U51 y U50 los cuales son FF D cuya entrada ee capturada cada vez que ocurre un ciclo de reloj y además está acertada la señal SBP (acceso al SBP); los últimos datos capturados (ocurren al final del tercer ciclo de reloj normal) serán los válidos para desplrgarse al usuario. El pp de la tarjeta interfaz accesa los datos habilitando las salidas de U50 y U51 (señal ESTADO). Además tiene la capacidad de deshabilitar las líneas INTR y READY provenientes del SBP a través del c.i. U52; el pp de la tarjeta interfaz recibe la orden de la PC y lo envía al c.i. anterior utilizando la señal ES. No requiere datos de entrada excepto cuando se deshabilitan las señales anteriores.

,I 4.2 Programa monitor.

Como se mencionó anteriormente, la otra sección del software del sistema es el programa almacenado en la memoria ROM de la tarjeta interfaz y cuyas funciones principales son:

1,

it

CAPíTULO 4. SOFTWARE DE LA TARJETA INTERFAZ. 49

NMI

Tabla 4.2: Seiales de control y estado que pueden ser desplegadas al usuario (modo máximo).

- INTA

Tabla 4.3: Señales de control y estado que pueden ser desplegadas al usuario (modo mínimo).

i!

CAPíTULO 4 . SOFTWARE D E LA TARJETA INTERFAZ. 50

- Inicializar la tarjeta. - Ejecutar una autoprueba de la tarjeta interfaz, reportando los errores ai

- llevar a cabo el protocolo tarjeta-PC. usuario.

7

La figura 4.3 muestra el diagrama de flujo de las actividades que realiza el monitor. El monitor está integrado en un módulo aunque si utiliza varios procedimien- tos para su funcionamiento. Unicamente la programación más necesaria se encuentra en ROM ya que todas las rutinas de prueba y la detección de errores son llevadas a cabo por el programa que se encuentra en la PC. Las rutinas básicas del monitor son la autoprueba, asignar las áreas de memona, accesar una localidad de memoria y escribir en una locaiidad del SBP.

I

CAPITULO 4. SOFTWARE DE LA TARJETA INTERFAZ.

ASiCNA

MEMORIA

SI

üTEN RECONOC

1 ENVlA DATO

EiECüTALO OBTEN RFSULTADO

51

Figura 4.3: Diagrama de flujo del programa monitor.

Capítulo 5

Pruebas al sistema.

1 Este capítulo presenta algunas pruebas de funcionamiento hechas a la tarjeta emuladora. Todas las pruebas fueron realizadas sobre una PC XT Olivetti M24, se eligió ésta PC debido a que utiliza el pp 8086 y además se encontró disponible en el Instituto de Investigaciones Eléctricas. La tarjeta emuladora se instaló en una Olivetti 290. La primera prueba que se realizó sirvió para determinar hasta que punto el sistema podría detectar áreas de memoria RAM y ROM utilizando la opción O6tener mapa. Se ejecutó la operación y el tiempo de ejecución fué aproximadamente 1 hora con 5 minutos. El sistema detectó las siguientes áreas: RAM = 00000-9FFFE y B8OOO-BFFFE. Y ROM=FCOOO-FFi'BE con una firma de 9558 y FF840-FFFFE con una firma de 7008. La firma (como ya se explicó anteriormente) es un código producido cuando ne ejecuta la operación XOR sobre el contenido de las localidades ROM. Para los bloques de memoria anteriores el manual de la Olivetti M24 marca un espacio de RAM idéntico al encontrado por este sistema, sin embargo el manual marca un espacio de ROM de FC000-FFFFF y el sistema encontró dos áreas de ROM, ya mencionadas anteriormente. Otra observación es que el espacio de ROM dedicado al controlador de video, y al controlador de disco duro no fueron detectados por el sistema (áreas B0000- BFFFF y C0000-FBFFF respectivamente). Por último el sistema no encontró espacio dedicado a puertos de entrada y salida. Una razón por la cual no detecta éste tipo de área es el hecho de que las direcciones de los puertos de entradalsalida de las PC's no están contenidas en el espacio total direccionable por el pp.

52

-.--

CAPITULO 5. PRUEBAS AL SISTEMA. 53

La prueba anterior (como ya se mencionó anteriormente) detectó el espacio de memoria de la PC, las áreas encontradas se compararon con el manual para determinar hasta que grado el sistema es confiable, encontrándose muy poca diferencia. Otra prueba fué la de probar áreas de memoria RAM para ésto se accesó la opción Prueba 1 y una área de 64 Kbytes, (Localidades 0000-FFFF) el tiempo de ejecución fue de aproximadamente 6 minutos. Después utilizando ése mismo bloque de memoria se ejecutó la opción Prue6a 2 y el tiempo fué de aproximadamente 30 minutos. Como se explicó en el capítulo 4 estas dos pruebas se complementan, aunque la prueba 2 es m8s exhaustiva. Las pruebas anteriores son capaces de detectar errores en la RAM de la PC, aunque éste sistema no indica exactamente el c.i. dañado, despliega laiocali- dad de memoria que se encuentra dañada. Las opciones de Leer localidad y eacribir en una localidad son ejecutadas cnsi instantáneamente ya que su tiempo de ejecución es pequeño. Las pruebss ejecutadas sobre la PC consistieron en escribir y leer datos almacenados et! la memoria RAM o incluso en los puertos de E/S. La opción de Leer generador es muy importante sobre todo cuando se accese el árbol de fallas, se realizaron algunas pruebss a esta sección y los resultados fueron los siguientes: Se colocó la punta de prueba en varios puntos del sistema bajo prueba y se ejecutaba la operación de escribir en memoria, sin embargo se obtenía una firma igual en casi todos los puntos, incluyendo el conteo de eventos. Lo anterior llevó a la conclusión de que para probar un punto del SBP hay que ejecutar una instrucción que cambie el estado de ese punto, ésto origina que e 1 operador debe conocer perfectamente el funcionamiento del SBP. Originalmente se pensó en una firma de 2 digit08 hexadecimales y un contador de eventos también de 2 dígitos hexadecimales. Sin embargo dos bita del puerto de salida del contador de eventos se utilizaron para sensar la falla de voltaje y para obtener el estado del flip-flop 2, por lo tanto, el contador de eventos únicamente tiene 6 bits. Todos los tiempos de ejecución obtenidos en las pruebas varían dependiendo de dos factores:

f

1. La velocidad a la cual está funcionando la PC en donde se encuentra instalada la tarjeta emuladora.

CAPITULO 5. PRUEBAS AL SISTEMA.

piii

DTJK

MITO - INTA

Descripción Señal de reloj del SBP y de la tarjeta interfaz Address latch enable Data enable Data transmit/receive Señal de lectura Reconocimiento de interrupción Acceso a memoria o uuerto de E/S

54

Tabla 5.1: Descripción de señales de la ñgura 5.1

2. La velocidad a la cual está funcionando el sistema bajo prueba, concre- tamente su pp.

Lo anterior es por lo siguiente: la tarjeta interfaz utiliza para su temporización el reloj del SBP, (el pp 8086 es fabricado en 3 versiones 5, 8 y 10 Mhz) por lo tanto, si se tiene un SBP cuyo 8086 trabaje a su máxima velocidad, las operaciones serán realizadas más rápidamente. En este punto es necesario hacer la siguiente aclaración: en el momento de encender el sistema y estando conectado un SBP a él (por ejemplo una PC) el SBP se encuentra en estado nativo, es decir, sin vectores de interrupciones ni sistema operativo, por lo tanto para probar elementos como el controlador de interrupciones o el teclado se requiere que el usuario conozca bastante acerca de la arquitectura interna de la PC o SBP debido a que no se tienen la8 facilidades de un sistema operativo.

5.1 tarjeta interfaz.

Temporhación de algunas señalles de Isi

Esta sección muestra el comportamiento de algunas señales de la tarjeta, las cuales pueden ser tomadas como referencia o puntos de prueba para detectar errores en la misma. En la figura 5.1 se muestra la temporización de las seiíales descritas en la tabla 5.1 (ordenadas en forma en que aparecen en la fotografía.)

CAPITULO 5. PRUEBAS AL SISTEMA. -

[ISeñal I CLK

IALE FDEN - FDT/R FRD

M/m

55

Descripción Señal de reloj del SBP y de la tarjeta interfaz Address latch enable interno Data enable “falaa” Data transmit/receive “falsa” Señal de lectura “fal8a” Reconocimiento de la interrupción Señal de acceso a memoria o puertos de E/S

Figura 5.1: Temporización de señales obtenidas del pp 8086.

La temporización de señales de la figura 5.1 fué obtenida directamente de las terminales del microprocesador de la tarjeta interfaz funcionando en modo mínimo. En la figura 5.2 se muestra la temporización de las señales descritas en la tabla 5.2.

Las señales falsas son utilizadas para realizar las lecturas falsas descritas en el capítulo 3, las cuales son llevadas a cabo aún cuando el pp de la tarjeta accese los puertos de E/S internos, la memoria RAM o ROM. La figura 5.3 muestra la temporización de las seaales descritas en la tabla 5.3

La temporización de las señales de la figura 5.3 fué obtenida conectando al


Señal CLg IALE INTA - - so - SI s2 Q S o QS1

-

56

Descripción Señal de reloj del SBP y de la tarjeta interfaz Address latch enable interna Reconocimiento de interrupción Señal de estado Señal de estado Señal de estado Señal de estado de la cola Señal de estado de la cola

Figura 5.2: Temporización de señales fgsas e internas.

57 CAPITULO 5 . PRUEBAS AL SISTEMA.

!

Figura 5.3: Temporización de las señales directamente en

! 1 -

I t

I

! I

-

el CP.

pp de la tarjeta interfez en el modo máximo. Excepto la señal IALE, que se muestra únicamente como referencia.

La tabla 5.4 describe las señales que se muestran en la figura 5.4

La figura 5.4 muestra las temporización de las señales obtenida en el coneetor que va hacia el SBP, funcionando el pp en modo máximo. La señal IALE no es enviada al SBP, se muestra únicamente como referencia. OBSERVACIONES. En la figura 5.5 se muestran dos señales la primera fuC obtenida al inicio del cable (del extremo de la tarjeta) de la interfae y la segunda es la misma señd pero al final del cable (del extremo del SBP). Se observa que la segunda señal lleva una cantidad de ruido que puede afectar el funcionamiento correcto del SBP, además ae midió el retardo generado y se encontró que e8 de aproximeda- mente 2.5 nseg., este retardo podría ocasionar fallas de lectura si se tiene un SBP que opere a una velocidad que se acerque al límite de acceso a memoria.


1 Señd I Descrpción n OSO I Señal de estado de la cola - {Sl so s1 s2 LOCK FRD

- - - -

Sehal de estado de la cola Señal de estado Señal de estado Señal de estado Señal LOCK Señal de lectura "falsa"

58

u IALE I Address latch enable intern

Tabla 5.4: Descripción de las señales de la figura 5.4

, . . ~_... .

1 I

Figu ira 5.4: Señales obtenidas en el conector de la tarjeta iní

i j

teríaz.

CAPíTULO 5. PRUEBAS AL SISTEMA. 59

Figura 5.5: Comparación de dos señales. La tarjeta interfaz envía la primera, el SBP recibe la segunda con un poco de ruido.

Conclusiones.

En el presente trabajo se ha desarrollado un prototipo de una tarjeta interfaz (emuladora) del microprocesador 8086 de Intel, que se inserta en una ranura de expansión de una PC XT/AT compatible con IBM. La tarjeta, controlada por la PC es capaz de ejecutar una serie de pruebas en circuitos digitales que utilizan este microprocesador, automatizando el ciclo de la prueba. Entiendase por lo anterior el hecho de que el usuario únicamente introduce el espacio de memoria que desea probar, el sistema se encarga de accesar cada localidad en forma independientemente y determinar donde se encuentra el error, cuya finalidad es aislar y detectar la falla en el sistema. Del trabajo desarrollado se concluye lo siguiente:

I

- La utilización de la tarjeta interfaz para lograr la emulación en confiabie (tomando como base las pruebas del capítulo 5 ) y puede ser utilizada O

basada en otros microprocesadores y en otro ambiente de trabajo. LO

anterior significa que pueden ser construídos emuladores de otros microprocesadores utilizando el principio de funcionamiento propuesto en este trabajo, aunque la complejidad estaría en proporción al tipo de procesador.

- Se demostró que utilizar una PC como controlador de pruebas de un equipo de diagnóstico es u n a opción viable, incluso para aquellas compa- tiías que diseñan sus propios equipos.

- Tomando como base el estudio de la técnica de emulación de CPU y SU implementación realizada en este trabajo se concluye que es la idónea para probar tarjetas inteligentes, debido principalmente al control qiie

60

61 CAPiTULO 6. CONCLUSIONES.

puede tener sobre la misma, esta característica no Be tiene con las otras técnicas.

- El PrototiPo desarrollado tiene un cierto grado de confiabilidad en base a las necesidades de diagnóstico mencionadas al inicio del trabajo. puesto que 18s pruebas aplicadas a un SBP son programadas por el usuario, si éstas se ejecutan en su totalidad el SBP se asume que se encuentra en perfecto estado o que las pruebas no llegaron a detectar un error.

- Se propuso el uso de un árbol de fallas como una herramienta viable para detectar fallas en sistemas digitales, a través de la opción Localizar fa- f h a . Aunque ai se lograra implementar un sistema experto que manejara incluso incertidumbre, la capacidad del sistema para detectar fallas au- mentaría. Para llevar a cabo lo anterior se cuenta con dos elementos muy importantes como son: la capacidad de análisis de firma y una PC; no hay que olvidar que la firma es el dato a comparar (por el sistema experto) y que indica los cambios de voltaje en un nodo y la PC es un equipo alrededor del cual se han hecho muchss aplicaciones y existen gran cantidad de esqueletos de sistema expertos. Como punto final, existen muchos desarrollos en el área de sistemas expertos orientados al diagnóstico en general pero no en el diagnóstico de fallas en circuitos digitales.

- El sistema es capaz de probar cualquier tipo de tarjeta inteligente que utilice el pp 8086. Si se toma en cuenta que las pruebas se hicieron en una PC (contiene RAM, ROM y puertos de E/S) cualquier sistema digital que utilice un pp debe contener minimo los elementos anteriores, por similitud, el sistema debe poder ejecutar las pruebas en él. El software de prueba es el mismo, aunque las rutas crítiras cambian para cada circuito al igual que el espacio de memoria, lo anterior es necesario tornarlo en cuenta al momento de ejecutar pruebas en donde se accese el eapacio de memoria.

- El sistema es flexible debido a que las operaciones más importantes fueron almacenadas en la memoria ROM (leer una localidad de memoria, escribir en una localidad de memoria, aplicar un pulso) de la tarjeta interfaz, las rutinas de prueba y el control de la misma ea realizada por el programa ejecutándose en la PC, lo anterior brinda la posibilidad de generar otras pruebas alterando únicametite el programa de la PC.

- La tarjeta falla al tratar de emular a un pp que trabaja en un ambiente de multiprocesadores debido a 10 siguiente: cuando un 8086 opera en un ambiente de varios procesadores hace uso de dos señales, (RQ/GTO Y RQ/GTl) para lograr comunicarse entre ellos y tener el control del bus;

,

02 CAPíTULO 6. CONCLUSIONES.

la tarjeta diseñada no tiene la circuiteria necesaria para controlarlas. ~1 Problema de las señales anteriores es que son bidirecciondee, dependiendo del ciclo de reloj en que se encuentre pueden ser de entrada 0 salida. Uti- lizar la tarjeta en ambientes multiprocesador se lograría al implementar el control sobre las líneas anteriores.

Probar sistemas digitales basados en un microprocesador no es tarea fácil, ya que independientemente de elegir la emulación de CPU como técnica de prueba, es necesario conocer el funcionamiento del sistema a probsr. La habilidad que tenga el diseñado1 del EP para programar prueban y algoritmos eficientes es un factor que determina la eficiencia y confiabilidad del mismo para detectar fallas. APQRTACION DEL TRABAJO. La meta principal de éste proyecto no fué desplazar a los equipos de diagnós- tico existentes, al contrario se suma a éllos como una herramienta más para auxiliar en la detección de fallas. Las aportaciones principales son:

1. El diseño y la implementación de una tarjeta interfaz adecuada para llevar

2. Un esquema que muestra la forma en la cual es factible utilizar una PC como equipo de diagnóstico.

3. Se planteó la posibilidad de la conjunción de dos areas como son el diag- nóstico de fallas en equipo electrónico y la inteligencia artificial (árbol de fallas).

a cabo la emulación del CPU.

PERSPECTIVAS DEL PROYECTO. A continuación se presentan dgunas aplicaciones que podrían llevarse a cabo aprovechando lo expuesto en éste trabajo.

- iactible emular a cualquier microprocesador utilizando la implements- ción aquí expuesta (obviamente la sección procesadom. estará basada en el pp a emular).

- Esta tarjeta puede emular al 8088, aunque es necesario hacer un cambio sobre todo en la señal BHE. Debido a que ia señal anterior no tiene ningún significado para el 8088 por el hecho de manejar 8 bits ell su bus de datos externo.

-

63 CAPITULO 6. CONCLUSIONES.

- ImPlementar otros algoritmos de prueba, de tal manera que la tarjeta emuladora sea capaz de probar en SU totalidad la tarjeta madre de las PC XT.

- El desarrollo más a profundidad de técnicas de Inteligencia Artificial (sistemas Expertos) no totalmente explotadss enfocados a la automatización de pruebas y detección de fallas en circuitos electrónicos.

ESTADO ACTUAL DE LOS EQUIPOS DE DIAGNOSTICO. El incremento en el uso de dispositivos de montaje superficial SMD (Surfsee Mounted Devices) combinado con el alto empaquetamiento de componentes ha resultado todo un reto para los diseñadores de equipo de diagnóstico de fallas[8]. La Tecnologha de Montaje Superficial (SMT) está ocasionando el montar componentes en ambos lados de las tarjetas. Se han desarrollado aparatos que suministran la capacidad de accesar y probar tanto la parte de arriba como la de abajo. La conexión entre la TBP y el equipo está ocasionando una di- versidad de opiniones entre los fabricantes de EAP, mientras algunos utilizan la técnica de vacío o a través de medios mecánicos, otros prefieren medios neumáticos, cada uno defiende el método que utiliza su equipo. Las terminales que conectan al EAP a al SBP están siendo construidas de diversos materiales, formas y dimensiones buscando un mejor contacto, ya que aún el equipo de diagnóstico máa preciso está expuesto a lecturaa erróneas debido a una conexión defectuosa[8]. Sin duda alguna una parte fundamental en el ambiente de equipos de prueba es la verificación de ASIC's ( Application-Specific IC's). Como su nombre lo indica estos c.i. no son construídos en grandes cantidades, sino para una aplicación en particular, por lo tanto no existen suficientes datos para establecer las pruebas. Una técnica muy utilizada es la de emular el ASIC(91. Cada vez son más los equipos de diagnóstico compatibles o que de alguna manera pueden ser controlados por una PC IBM utilizando principdmeiite el estándar IEEE-488. Actualmente los más avanzados sistemas de prueba de propósito general están enfocados hacia los dispositivos de más reciente tecnología: microprocesadores de 32 bits tales como el 80486, 68040 y procesadores RISC así como también sus c.i. de soporte y los ASIC's. Las teénicas in-circuit y funcional son muy utilizadas para volúmenes grandes de sistemas a probar, sin embargo para tarjetas inteligentes y volúmenes no muy grandes sin duda alguna la técnica más recomendable es la emulacibn de CPU.

CAPITULO 6. CONCLUSIONES. 64

El desarrollo de los EAP irá al paralelo al surgimiento de nuevos dispositivos electrónicos cuyas velocidades rebazan fácilmente los 25 Mhz. para su opera- ción. El incremento en el uso de la Tecnología de Montaje Superficial (SMT) re- querirá nuevaa técnicas de prueba y de conexión entre el equipo y el SBP. El costo y la precisión serán los principales retos para los diseñadores de equipo de diagnóstico de fallas.

B i bliografia

[I] Chris Palmer, “ATE-Functional Testing Maintains Dominance”, en Elec- tronics Industry (June 1985), pp. 11-27.

12) Scott Davidson, “Software Tools for Hardware Test,” en Computer.-(April 1989), pp. 12-14.

[3] Matthew L. Fichtenbaum, “Factors Shaping Digital Tester Design: Re- quirements, Techniques, Limitations”, en ATE- West Conference (Ana- heim, California, January 9-12 1984).

[4] AUan C. Stover, ”ATE: Automatic Test Equipment”, Mc. Graw Hill, 1984. (51 Bob McCullough, “Emulation Test Changes to Meet Demands of

Microprocessor-Based Boards,” en Electronics Test (June 1989), pp. 42- 49.

16) David Wilson, “PC-Based Testing,” en Evaluation Engineering, (May 1989), pp. 84-89.

!7] E. F. Sarkany, W. S. Hart, “Minimal Set of Patterns to Test RAM Com- ponents,” en: International test conference 1987. paper 31.3. pp. 759-764.

[E] Gerald Jacob, “Fixturing for ATE,” en Evaluation Engineenng (April

191 Vereen, Lindsey, “ASIC Verification: A variety of alternatives,”en Elec-

[lo] Manual para asistencia técnica “Descrizione di funczionamento M24”,

[ill Functional Checks Manual M24 Olivetti. 112) Ray Duncan, “First Thoughts: Memory Emulators,” en Embedded Sys-

tems Programming (1988), pp. 13-14. [13] J.E. Neuhausel, “Testing hp Boards an Alternative Production Test Strst-

egy,” en Circuits Manufacturing (January 1979), pp. 53-56.

1990), pp. 10-20.

tronic Test. (May 1990) Vol. 13 no. 5 pp. 15-16.

Olivetti.

65

66 BIB LIO GRA FIA

[14] Mark Tilden, Bob Ramirez, "The IBM PC Handles ATE Applications," en EDN (February 7, 1985), pp. 213-224.

Stephen Kochan, Normand Landis, Duke Monson, "Computer-Guided Probing Techniques," en: IEEE test conference 1981 paper 10.4, pp. 253- 268.

Doug Kirsop, "Switching Systems Speed Test and Add Flexjbility," en Electronics Test. (May 1989), pp. 40-46.

Debashis Bhattacharya, Brian T. Murray, John P. Hayes, "High-level Teat Generation for VLSI," en Computer (April 1989), pp. 16-24. Henry W. Ott, "Digital Circuit Grounding and Interconnection," en IEEE Symposium on Electromagnetics Compatibility 1981, pp. 292-297. John J. Jerger, "ASIC Test/Verification," en Evaluation Engineering

Richard Bullen, "Management Update-The Cost of Test," en Evaluation Engineering. (April 1989) pp. 148-153.

Jeff Callegan, "Emulation Tools," en Evaluation Engineering (April 1989): pp. 126-132. Turbo C reference guide version 2.0, Borland International 1988

Turbo C User's guide version 2.0, Borland International 1988 Microprocessor and Peripheral Handbook, Volume I microprocessor, Intel corporation 1988. The TTL data book Volume 2 Texan i n s t r u ~ e n t 1985.

(May 1989), pp. 40-42.

Apéndice A

Rutas críticas.

Este apéndice describe las rutas críticas (Como se mencionó en el capítulo 3, son Únicas para cada sistema a probar) diseñadas para los circuitos integrados 8259 (Controlador de interrupciones) y 8041 (Controlador del teclado), correspondiente a la Olivetti M24 y fueron establecidas con la ayuda de los diagramas de conexiones facilitados por la Unidad de Cómputo del Instituto de Investigaciones Eléctricas.

También se muestran las reglas programadas en EXSYS para la localización de fallas en los circuitos integrados mencionados anteriormente.

67

Figura A.1: Ruta crítica para la prueba del controlador de interrupciones (8259) de una olivetti h124.

Y t

REGLAS PROCRAUADAS EN EXSYS PARA DeTECTAñ UN ERROR EN EL CONTROLAWR DE TECLADO 8041 DE LA PC O L I V H T I U24

/ * RULENUMBER: 1 RüLE: 8041 i3nBuenEstad

IF:

and: and:

THEN8

[EN 8041 PIN 16 LA FIRMA]-*CORRECTA" [EN 8041 PIN 10 LA FIXMA]=enCORRECTA* [EN 8 0 4 1 PIN 8 LA FIlU4A)-nCORRE~An

> E l c . i . 1OU ( 8 0 4 1 ) ha sido probado: NO SE ENCONTRO FALLA.

Confidenca=i -

/* RULE NUMBER: 2 RULE: 74L8273 Mf4L

IF:

and: and: and;

THEN:

[EN 8041 PIN 16 LA FIRMA]-nCORRECTA" [EN 8 0 4 1 PIN 10 LA PIRMA]="CORRECTA" [EN 8 0 4 1 PIN 8 LA FIRPIA]-nINCORRECTAm (EN 74LS74 PIN 2 LA FIRMA]=aCORRECTAn

> El c.i. 1OG (flip flop D) no funciona. - Confidence=l

/ * RULENUMBER: 3 RULE: 74L8245MAL

IF:

and: and: and: and:

[EN 8041 PIN 16 LA FIRI4A]="CORREC"An [EN 8 0 4 1 PIN 10 LA FIRMA]=nCORRECPA" [EN 8041 PIN 8 LA FIRMA]=ooINCORRECTAn [EN 74LS74 PIN 2 LA FIRMA)="INCORRECTA'' [EN 74LC245 PIN 8 LA FIRMA]="CORRECPA"

+HEN : > E l c.í. 1N (74LC245) No funciona. - Confidence-1

/* RULE NUMBER: 4 RULE: 8288NoSeal

IF:

and: and: [EN 8041 PIN 8 FIl?MA]=nINCORRECpA" and: and:

THEN:

/

[EN 8041 PIN 16 LA FIl?MA]=nCORRECTA* [EN 8041 PIN 10 tA FIl?MA]=nCORRECTAn

[EN 74LS74 PIN 2 LA PIRMA)="INCORRECTA* [EN 74LS245 PIN 8 LA FIRMA]=*INCORRECTA~

> El c . i . 8288 (controlador del bus) no enva la seal XIOR.

Confidence-1 -

/* RULENUMBER: 5 RULE: 1OG - NoSeal IF:

[EN 8041 PIN 16 LA PIRMA]="CORRECTAn and: [EN 8041 PIN 10 LA FIRMA]=nINCORRECTAn and: [EN 74LS74 PIN 12 LA FIRMA]=nCORRECTAn

THEN: > El c.i. 100 (flip flop D) no funciona. - Confidence4

/*' RULENUMBER: 6 RULE: 74LS245-MñL

IF:

and: and: and:

THEN:

[EN 8041 PIN 16 LA FIRMA]="CORRECI'A" [EN 8041 PIN 10 LA FIRMA]="INCORRECTA" [EN 74LS74 PIN 12 LA FIRMA]=NINCORRECTA" [EN 74LS245 PIN 9 LA FIRMA]="CORRECTA"

> El c.i. 1N (74Ls245) No funciona. - confidence-1

/* RULE NUMBER: 7 RüLE: 8288NoSeai

IF:

and: and:

[EN 8041 PIN 16 LA FIRMA]="CORRECl'A" [EN 8041 PIN 10 LA FIRMAJ="INCORRECTAn [EN 74LS74 PIN 12 LA FIRMA]=nINCORRECTAn

.

and:

THEN:

[EN 74L5245 PIN 9 LA FIRH&]-nINCORRECTAn

> El c.1. 8288 (controlador del bus) no enva la seal XlOW.

Confidence-i -

/* RULENVMBER: 8 RULE; 74LSl38-W

IF:

and: and:

THEN: -

[EN 8041 PIN 16 LA PÍRMA]="INCORREc!TA* [EN 74t8138 PIN 15 LA FIIRPIA]="CORRECTA* [EN 74LS138 PIN 4 LA FIRHA]-=nCORRECTA*

> El c.i. 8W (74LS138) No funciona. - Confidence-1

/ * RULENUMBER: 9 RULE: 6EL12L10 - rev IF: I

[EN 8041 PIN 16 LA FIRXA]-NINCORREc!TAN andr [EN 74LS138 PIN 15 LA FIRPIA]=-nCORRECTAN and: [EN 74LS138 PIN 4 LA FIRMA]mn1NCORRECTA*

> Revisar el c.i. 6EL12L10 (al parecer no snva la seal

confidencell

TiIEN:

I06X). -

/* RULENUMBER: 10 RULE: 8EL12LlOnoSeai

IF:

and: and: and:

THEN:

fO6X). -

[EN 8041 PIN 16 LA FIRHA]~"INCORRECTA* [EN 74LS138 PIN 15 LA FIRMA]=*INCORRECTA" [EN 74LS138 PIN 11 LA FIRMA]=*INCORRECTA' [EN 74L9138 PIN 4 LA FIRwA]="INCORREcIIA"

> Revisar ai c.i. 6~i.12~10 (ai parecer no bnva la seal

confidencenl

/%? RULE NUMBER: 11 RULE: 74L8138mal

IP:

and: and: and:

[EN 8041 PIN 16 LA FIRMA]-nINCORRE~A" [EN 74L8138 PIN 15 LA PIRMA]-nINCORRECTAw [EN 74LS138 PIN 11 LA FIRHA]=*INCORRECTAn [EN 74LS138 PIN 4 LR FIRMA]=nCORRECTAn

THEN: > El c.f. 8 W (74LS138) No funciona. - Confidencell

/* RULENUMBER: 12 RULE: 74LS08 - mal IF:

and: and:

[EN 8041 PIN 16 LA FIRMA]="INCORRECTA" [EN 74LS138 PIN 15 LA FIRMA]=-nINCORRECTA" [EN 74LS138 PIN 11 LA FIRMA]="CORRECTA"

THEN: > El c.i. 9J (74LS08) no funciona. - Confidencenl

Apéndice B

Características eléctricas y mecánicas de la tarjeta.

B.1 Características eléctricas.

La tarjeta interfaz es alimentada a través del bus de expansión de la PC con

$5 V. Consume un total de 0.9- 10% Amp. de corriente, disipando 4.5 - 10% watts. Las mediciones anteriores se tomaron polarizando la tarjeta en forma externa esto es, no se instaló en una PC. Por lo tanto habría que tomar en cuenta la corriente que fluye hacia o del bun de expansión, es por eso que se toma la tolerancia especificada. Considerando que una PC XT tiene una fuente de poder de 150 watts y una PC AT una de 130 watts se concluye que la tarjeta no afecta en gran medida su desempeño. La máxima frecuencia de reloj que puede ser utilizada es de 10 Mhe., tanto en modo máximo como en modo mínimo. Se detecta un error en la alimentación del SBP para voltajes mayores a 5.5 V y menores a 4.5 V. Detecta como estado alto voltajes arriba de 2.26 V y como estado bajo de O a 0.816 V. siendo un estado inseguro los que se encuentren en el rango de 0.816 y 2.26 V. Es necesario aclarar que la punta de prueba no tiene protección contra niveles de voltaje que sobrepasen los 7 V.

+ +

APÉNDICE B. CARACTEWSTICAS ELÉCTRICAS Y MECANICAS DE LA TARJETA.75

I- 33.5 cm.

I-----I 8 cm.

Figura B.l: Dimensiones físicas de la tarjeta interfae.

B .2 Características mecánicas.

La figura B.1 muestra las dimensiones físicas de la tarjeta interfae y la locali- zación de los conectores que utiliza. La figura B.2 muatra laa dimensiones físicae tanto del conector como de la punta de prueba, la cual no se diseño sino que se utilizó una ya existente en el mercado, únicamente se realizaron ajustes para acoplarla a los requerimientos del diseio. La figura B.3 muestra las dimensiones físicas del conector que lleva laa líneas de control hacia el SBP. Puesto que ya se contaba con el conector de 4 cm., únicamente se construyó el cable de 90 cm. En la figura se observa una muesca en la parte inferior izquierda del conector que va hacia el SBP, dicha muexa localiza la terminal 1 del microprocesador 8086. Es necesario tomar en cuenta lo antenor en el momento de conectar la intedaz.

APÉNDICE B. CARACTENSTICAS ELÉCTRICAS Y MECANICAS DE LA TARIETA.75

d I Alh “ I

CONECTUR DE 9 TERYMALES UTlEADü PARA LA PUNTA DE PRUEBA

1 - llv. 3.- pulso elto 4 - t5v. 6 - Luz verde 9 - Luz rob 2 - Entrada de pul?los

Figura B.2: Dimensiones físicas de la punta de prueba.

CONElüRIs DE 40 m M p s C O I l E l O R DE 40 TERWNm (WHO Y HEYBRA) M C U El SBP CONEClüR DE 40 TERYINm

HACIA U TANARA INTERFAZ CABLE De 40 UNEAS r-7 . . . . . . . . . . . . . . . . . . . . . . . . . .

L

t . 90 em 19 cm 2 cm

I

Figura B.3: Dimensiones físicas del cable y conector hacia el SBP.

Apéndice C

Componentes de la tarjeta.

A continuación se muestra una tabla de lo6 componentes utilizados en la cons- trucción del prototipo y un diagrama de su distribución dentro de la tarjeta. Se incluye también el mapa de direcciones de los puertos de entrada/salida y bu6 de expansión de la PC XT y AT compatible con IBM.

77

A P ~ N D I C E c. COMPONENTES DE LA TARJETA.

d

jomponente ri J2, U3 J4, U5 J6, U7, U32, U44, U46 J8, U9, U37, U38 J l O , U11 J12, U17, U21, U26, U27, u35, u55 J13, U23, U24 J14 J15, U31 J16, U22, U25 J18, U48, U49 J19 u20 U28 U29 U30 u33 u34 U39, U40 U41 U42 u43

U50, U51 U52 u53 u54 U56 u57

u45, u47

Iescripcion dicroprocesador 8086-2 10M 2732-A tAM HM6116LP-4 4LS245 '4LS373 '4LS138 '4LS74 '4532 '4LS27

'4LS08 r4LS257 74LS374

14LS112 74510 74S133 74LS155 74LS125 74LS244 74LS164 74LS393 74586 74LS541 74LS374 74LS175 NE555 74LS157 1f353

, ' '4F04 1

MLSIW

74LS33

78

.. 1 U

79

L--J

Tabla C.3: Bus de expansión de una PC XT/AT.

Apéndice D

Funciones de los programas.

Este apéndice comprende las funciones que utiliza programa monitor.

progr-8 pnndpal y el

- char DATODIR(char lista[], int tam, int *t).- Esta rutina obtiene datos del teclado y detecta aquellos que no entran en el rango de 0..9 y A..F (formato hexadecimal)

- CONVIERTE(char listan, int tam).- Convierte 108 datos a un formato hexadecimal.

- AGRUPA(char listno).- Agrupa los datos de dos en dos psra enviarlos a Is tarjeta a través del bus de expansión. Un byte es igual a 2 datos hexadecimales.

- char POSIBILIDAD(char dat022[], char datoilu, int entrada% int entradal).- Detecta las direcciones ilegales. Una direccdón ilegal e8 una dirección impar. Esta tarjeta prueba bloques de memona que inician y terminan en una dirección impar.

- unsigned char ESPERAREC(void).- Espera el reconocimiento de la tarjeta emuladora, además sensa si existe falla de voltaje en la misma.

- MARCO(void).- Esta rutina despliega el letrero inicial del sistema utilizando gráficas. Detecta los errores encontrados al inicializar el modo grafico.

- MENUP(void).- Despliega el menú principal. - MRAM(void).- Despliega el menú para todas las opciones que utilicen

la memoria de acceso aleatorio.

81

APÉNDICE D. FUNCIONES DE LOS PROGRAMAS. 82

- MRAMR(void).- Despliega el menú para la prueba de RAM 1. - MRAMC(void).- Despliega el menú para la prueba de RAM 2. - MLEERL(void).- Despliega la pantalla para accesar alguna localidad

- MESCLO(void).- Despliega la pantalla para escibir en las localidades

- MROM(void).- Despliega el menú para Ian opciones que accesan ROM. - PES(void).- Despliega la pantalla para probar 10s puertos de E/S.

de memoria sea RAM o ROM.

de memoria RAM.

- MMEM(void).- Despliega el menú para obtener el mapa de memoria del SBP. -

- MPRUEBA(void).- Despliega el menú para utilizar la punta de prueba.

- MLFALLAS(void).- Despliega el menú de las opciones para localizar

- MRUNTBP(void).- Este es el letrero para correr un programa en la

- MCONLIN(void).- Menú para desplegar y alterar las líneas de control

fallas.

memoria del SBP.

y estado del pp 8086.

\

Apéndice E

Hojas de datos.

Este apéndice contiene las hojas de datos de los componentes más importante de la tarjeta.

83

i 8086

16-BJt HMO$ MICROPROCECCOR .8086/8086-2/8086-1*-

m Mrbci Addreulng Caplblllty I Müyk- - e A a ~ q e oí clock Roleo: of Memory 5 MHz lor 8088

O A K M h c h n a Detlgmd for Powsñut 8 MHz for ¡Oüg2, lo MHz 'Or 808&1 AMsmbtfbnguage snd E M e n t Hlgh

Lsva Clnduages

Symmemd Operations

a MULTlüUSe Syatsm Cornpatibis

a Avallabls In EXPRESS E I8 Word, by Ib8lf Register Sot with Intedacs

24 Opersnd Addrearlnq Modw ' en, we' Word' and E1ock m 8 and IbER Slgned and Unalgned

lnciudlng Multlply and OMds

-Standard iemwratun Range -Extended Temperahum Range

Packago. F s r P r ( i . p k p ~ w I * w f m

6 Avallabls h, 4&Lead Cerdlp and P(aatic

Arlthmttic in Elnny 01 wmal

mm

WAVEFORMS

w . .O086

WAVEFORMS (ConaMea)

w WAVEFORMS (Conünued)

~#VNCMRONOUS SIGNAL RECOONITION

I

.I

11..

iRi

.I

11..

iRi

Sus LOCM SIGNAL TIMING (MAXIMUU MOW UwLn

I RESET TIMINü 1-

ReüUt!StlGRANT SEQUENCE TIMIMG (MAXIMUM MOW ONLY) I I .

. , .. .. . . . .

2732A 32K (4K x 8) PRODUCYION AND UV ERASABLE PROMS 200 ns (2732A-2) Maifmum Access Time . . . HMOS*-E l ~ o b g y Compatible wiih High-Speed Mkrocontroileis and Yicroprocessors . . . Zero WAIT State

m Low Current Requirement

9 lni&ent ldeniiflerm Mode'

m industry Standard Pinout . . . JEDEC

- 1W mA Aciive -35 mA Standby

-Automatic Programming Operation

Approved 24 Pin C e r m k and Piaaíic Package W P i c * . ~ * ab< . 2 2 t ? m

TWO une Conlrd 10% VCC Tolerance Avsnable

The Intel 273M Is a SVonly. 32.768-tit Ii(haviole1 erasable (cerdip) Eieclr¡CaIb PrqramMMe Read-Oniy Uerory (EPROM). The standard 2732A a w s lime is 250 ns vilh speed selection (2732A-21 avaaable at

ns. The access lime is compatible wilh h@ pertofmance microprocessors wch as the ü MHz iAPX 186. In mesn nyiems. :he 2732A all- the mkroprocessor lo Operate withoul the addillon of WAIT slates.

Tho 2732A is memly availabfe m ho dHereni padage types. &dip pachages provide Ilexibilify in polotvp b q and R 6 E envirwnents whe<e repqlrammabilily is required. Plaslic DIP EPROM5 provide opiimum cos1 enecliveness in productm emironments. Imenloned in the unprogrammed stale. the P2732A Is piqrammed mly and ewiaenily when lhe need to change code arises. Ccsts incurred lor new ROM masks or obsoleled ROM invenlories are avoided. The light packaye dimensional controls. inherenl nm.erasabiiity. and high M!bi i i of the P2732A make ii the ideal component lor lhese produnion applications.

f An imponant 2?32A feature is outpn E n a M (m) Whhh is sepa1aIe from Ihe Chip Enable (E) control^ The is used by lhe 2732A lo place 41 in a

slandby mode !E = vw) which reduces p e r consumplion wilhout increasi-( access lime. The slandby mode reduces the current wquiremenl by 65%; tho maximum aclwe currem is ieduced lrom IM) mA lo a

conlrol atimhates bus contention in microprocessor syslems. The

I

F igure 1.610

~WLUTE MAXIMUM RATIWS. 0patpTemP.DUimgResd ... . . . . wcfo + W C , e m under &a ......... - trc to +mc Uinpn o( ouw vonaear rrim

VW - siorsg~ lemperah>re .......... -65% to + 12SC

~ ~ I o G r o u n d .............. -0.3Vfo + 6 V

$,Gmvnd.. ................ .-O.Wto + 13.N Voltage with Respect to G~amd

wing Programming . . . . . . . . . . . - 0.W lo + 22V

w o n A 9 with RBspect

supphl vonage wRh m l l o G r o u n d ......... 0.3VlO +7.0V

M D OPERATION

......

I Gin I outaitcsDacitsnce I 8 I 12 I OF I V n n = O V 1

C. ESTlNO INPtnlMITPUT WAVEFORM

-..+ - 290081-5

b e -

A.C. TESTINQ LOAD ClRcüii

q-jA....J- .. - om"- I ,--I- L . - 4 + J r- I

4.4

INTEL EPROM PROGRAMMING SUPPORT TOOLS IM ~ f l e n a I& tine 01 EPROM pfc&&m- pa- vicüng n a l e d - w - m pmgramming l o ~ an lntd pro. gsmnaMe d e w . The modular aichiieclure oí hiel's EPROM programmers abws yw to add nw suppa< as n tmcomss available. nm v a y lo*> mi addais. FQ e x a m . wen mS eartiesi mms of the KIP-FAST 27lU module may take advantage of In. lel's ner OvTk.PuIsa ProgrammingW Algonlhm. me *lest m the industry

kitel EPROM programmers may be amirdled from a host computer uáng Intei's PROM programming so?tware IiPPS). iPPS makes pogramming easy lo< a grownwl list ol ndustiy siandaid hosts. inchiding the IBM FC. XT. AT. and PCWS compatibles. Intel- lec Development Systems. Inlel's iPDS Personal Devdopment System. and the Intel Network &vel- opnent System (iNDS.Ii). Sland-alone Operation is also available. including device preiwing. editing. pogramming. and dormload o1 pogramming data hom any source over an RS232C port.

F a funher details cons~ll the EPROM Pmgramming sectni of the üeveiopment Systems Handbook.

ERASURE CHARACTERISTICS (FOR CERülP EPROMS) The erasure characteristics are such lhal eiasuie begins to occui upon exposure to light with wave-

PROGRAMMING

Llmlls Test Condillons

__ Symbol Parametar

Iu Input Current (All inputs) __ -

ViL Input . . . VI" input High Leve! (Ail Inpuls Except m/Vppl 2.0 V ~ 4 1 v

.. -0.1 - Low Level (Ail Inputs) __-

.~ _____-_.-.I.. V a

ImíW Vcc Supply Curi~nt (Program and V ~ Y ) 85 to0 mA

'ppz141 Vpp Supply Current (Program)

V, Ag inl&ent ldentilier Vdtage 11.5 12.5

Ouluut Cow Voltage During Veri*

- V m &lput High Voltage During Verify 2.4

._

- - - - __-

lengths S M e r than Bporimalely 4wx) Amphams h. 11 should be noted that sunliphl and cmain iypes of fluofescent lamps hare wavelengms in ~ h o 3000-4000h range. Data S h m i that constant e m sufe to room b e l fluofescent I ~ ~ i n q Mucd erase the EPROM in appoiimtg 3 years. vhile it -Id take approximately t rraek M cause erasure when ermed to &ect suntigM. If the device R M be e-

tended periods of lime. opapue MIS shwM be placed'wer the window <o pevent Wnntentional ea- sure.

The recommended masure procsdue is exposue to shortwave uHrauiole( liqht rvhiCh has a waveienglh o1 2537 Angstroms (A). The integfated dose (¡.e.. UV intensify b: erposure lime) fa erasure should be a minimum of 15 Wseclcm2. The erasufe lime fflth lhis dosage i9 approximateiy 15 to 20 ImbUteS using an ullraviolel lamp with a 1ZOW pW/CmZ VOweI ral- ing. The EPROM Should be piaced within t inch 01 the lamp t u b s during erawe. The maaimum inte- grated dose an EPROM can be exposed to withait damage R 7258 WsecIcm2 (I week e 12ooo pwlcm2). Expasure oí h e deme to high intensiW Uv lighl 101 longw periods may cause PEIrnaM damago.

Posed 10 these W S Of VQMhg LOlldflhnS for BX-

A.C. PROQRAMMING CHARACTERISTICS la = mc f5’C.Vm = 5v *S%.Vpp = 21v i o s v

‘A.C. TEST CONDITIONS

lnpulAiseandFailTime(lOltogO%).. .::20ns . . . . . . . . . . . . . . .0.45VI02.4V

input Timing Aelereme Level . . . . . . .O.üV and 2.0V Outpul Timing Relerence Level . . . . . .O.üV and 2.0V

Iripu!ni(SeLevelS..

“ ~ A M M I N G WAVEFORMS

4-9

Typical Connection . Connection Megrams

1 1 Slmplified Schemellc -

4..

AósduteMaxlmum Ratings

!

.¡

-nt.um

I 1: ,

A P ~ N D I C E E. HOJAS DE DATOS. 04

GLOSARIO DE TERMINOS TECNICOS

- Análisis d e íirma.- Técnica mediante la cud, se transforman n bits serie a una palabra de m bits en poralelo (compresión de datos) que pasan por un determinado punto de un SBP. A la palabra obtenida se le llama firma (normalmente 4 dígitos hexadecimales) y ea utilizada como medio para detectar failas.

- de fdlafs.- Diagrama que muestra las posibles rutas por las cuales un error de un sistema puede llegar a ser detectado Y puede ser ~ ~ i a d o a un programa a través de una serie de reglas compuesto por instrucciones IF-THEN-ELSE. -

- Ciclo de prueba.- Se le llama así a todas las operaciones que deben llevarse a cabo para que una prueba se realice en su totalidad.

- Dispositivo orientado al bus.- Dispositivo que comprende el protocolo de un determinado bus y que puede conectarse a él sin dificultad.

- DMA. Acceso directo a memoria.- Capacidad que tienen algunos equipos de transferir datos desde el bus hacia la memoria sin pasar por registros intermedios (normalmente registros internos de un pp).

- Emulación.- Capacidad que tienen algunos dispositivos de sustituir a otro igualando BUS características y/o capacidades, de tal modo que no afecte en gran medida el ambiente en el cual trabaja.

- EAP. Equipo automático d e pruebas.- Equipo cap= de llevar a cabo pruebas predefinidas sobre un dispositivo y tomar decisiones, .sin la intervención de un operador.

- EP. Equipo de prueba.- Sistema capaz de ejecutar sobre un diapositivo una secuencia de pruebas para detectar y aislar las fallas existentes en él.

- 1nterfaz.- Concepto que especifica la interconexión entre dos equipos afectados a funciones distintas haciendolos compatibles. Circuito digital o analógico cuya función es hacer que dos o más circuitos se coinuniquen sin problemas haciéiidolos compatibles.

- Pipeline.- Estructura implementada para aumentar la velocidad de un sistema, la cual consiste en dividir una tarea en etapas, cada una de ellas ejecuta al mismo tiempo una subtarea.

- SBP. s i s tema bajo prueba.- Es el sistema que va a ser probado 0 en el cual se ejecutarán las pruebas.

i

APÉNDICE E. XOJAS DE DATOS. 85

- Sistema experto.- Un programa computarional que usa conocimiento y técnicas de inferencia para resolver problemas, los cuales cuando son resueltos por humanos requieren expertez.

- Tarjeta inteligente.- Se le llama así a toda tarjeta que contiene RAM, ROM, puertos de E/S y como parte principal un procesador ya sea mi- crocon t rolador , microproeesador .

- TBP. Tarjeta bajo prueba.- Véase SBP.

!

Documents

CENTR3 NACIONAL DE Y DESARROLLO TECNOLOGICO Antonio... · DISEÑO DE UN EgUIPO PARA EL DIAGNOSTICO DE TARJETAS ... El uso de las computadoras personales’ y la automatización han