第2章集積回路のデバイス1．次の用語を説明せよ n型半導体，p型半導体, ドナー，アクセプター，キャリア，伝導帯，価電子帯広島大学岩田穆

広島大学岩田穆 1

集積回路基礎第２章

2008/10/14

第2章集積回路のデバイス

MOSトランジスタダイオード抵抗容量インダクタンス配線



半導体とは？

• 電気を通す鉄、アルミニウムなどの金属は導体

• 電気を通さないガラス、ゴムなどは絶縁体

• 電気を通したり，通さなかったり，条件によって，導体と絶縁体の両方の性質を持つことのできる物質を半導体

半導体の代表例はシリコン

電気伝導率

2008/10/14



半導体技術で扱っている大きさ

1 m 10-3 m 10-6 m 10-9 m 10-12 m 10-15 m

細菌人間の大きさ

たんぱく質

分子原子

DNA

原子核髪の毛

ミクロン一般的な技術

ナノメートル現在研究しているところ

2008/10/14



2008/10/14

真性半導体

電子の対するポテンシャル

EF

EV

EC

半導体バンド構造

Si

Si

Si

Si

Si

Si

Si

Si SiSi

Si SiSi

価電子帯

伝導帯

フェルミ準位

自由に動ける電子は少ないので電気伝導度は低い抵抗は高い

正孔

自由電子



2008/10/14

ｎ型半導体


EF

EV

EC


As

Si

Si

Si

Si

Si

Si

Si SiSi

Si Si

価電子帯

伝導帯

自由電子は多いので電気伝導度は高い抵抗は低い

ドナーレベル

自由電子

As



2008/10/14

p型半導体


EF

EC


B

Si

Si

Si

Si

Si

Si

Si SiSi

Si Si

価電子帯

伝導帯

正孔は多いので電気伝導度は高い抵抗は低い

アクセプタレベル

正孔

B



2008/10/14

ｐ型半導体p-type Semiconductor

酸化膜Oxide

金属Metal

ＭＯＳ構造とp型半導体の電導率制御

メタルに正電圧を与えると

負電圧

ー

ー

ー

ー

ー

ー

ー

メタルに負電圧を与えると

半導体の表面に電子が誘起され導体に近くなる

半導体の表面に電子が誘起されず絶縁体に近くなる



2008/10/14

ｎチャネルMOS(n-MOS)トランジスタの構造

ゲート酸化膜

ソース電極

ゲート電極（ポリシリコン）

ドレイン電極

基板（ｐ型半導体）

ソース（ｎ型半導体）ドレイン（ｎ型半導体）



2008/10/14

ｎ-MOSトランジスタの回路記号

ソース

ゲートドレイン

基板ドレイン

ゲート

ソース

基板（バックゲート）

電子の流れドレイン電流

ゲート電圧Vgs



2008/10/14

ｎ-MOSトランジスタの特性

ゲート

ソースドレイン

基板バックゲート

ゲート電圧Vgs

ドレ

イン

電流

:I d

ゲート電圧:Vgs0

Vt：MOSのしきい値電圧

Ｖt

+

ソースゲート

ドレイン

基板

ドレイン電流:Id

スイッチオン

スイッチオフ



2008/10/14

ｎ型半導体n-type Semiconductor

酸化膜Oxide

金属Metal

ＭＯＳ構造とn型半導体の電導率制御

メタルに負電圧を与えると

＋

メタルに正電圧を与えると

半導体の表面に生孔が誘起され導体に近くなる

半導体の表面に電子が誘起されず絶縁体に近くなる

＋

＋

＋

＋

＋

＋



2008/10/14

pチャネルMOS(p-MOS)トランジスタの構造

ゲート酸化膜

ソース（p型半導体）

ゲート電極（ポリシリコン）

ドレイン（p型半導体）

基板（n型半導体）

ソース電極ドレイン電極



2008/10/14

ドレイン

ゲート

ソース

基板バックゲート

Vgs

ソース(ｐ型半導体)

ゲート

ドレイン(ｐ型半導体)基板（ｎ型半導体）

ｐチャネルMOSトランジスタの構造と特性

Vgs

Id

Ｖt0-

ドレイン電流

スイッチオン

スイッチオフ



2008/10/14

MOSトランジスタのスイッチモデル

ドレイン

ソース

ゲート

R

ゲートが開いて水（電子）が流れる

スイッチON状態

ソース電子源

ゲート

ドレイン

ゲートが閉じて水（電子）は流れない

スイッチOFF状態

ソース電子源

ドレイン

ゲート

蛇口モデル



2008/10/14

MOSトランジスタの電圧電流特性

遮断領域

p型

ｎ+ｎ+Vgs < Vt

ソースドレインゲート

ゲート電圧がしきい値電圧より低い場合ソース-基板，ドレイン-基板は逆バイアスのpn接合であるので電流は流れない：スイッチオフの状態

ゲート電圧をしきい値電圧(Vt)より上げるとシリコン表面に静電誘導で

可動電子が多数存在するｎ型表面反転層（チャネル）ができる

可動電子が多数存在するｎ型ソース、ドレインがチャネルでつながった状態になるソース・ドレインの電圧に比例した電流が流れる

Vt : しきい値電圧

線形領域

空乏層(電子も正孔も存在しない）

表面反転層（チャネル）

Vgs > Vt 空乏層(電子も正孔も存在しない）


ゲート

ーーーーー



2008/10/14

ドレイン電圧がさらに上がるとチャネルはドレインから離れる．チャネルとドレイン間は空乏層であるがドレインの強い電界により，この空乏層のキャリアは高速にドレインに吸収される．ドレイン電圧はこの空乏層にかかり，流れる電流はチャネルのキャリア密度により，ソース・ドレイン間電圧によらない一定の値となる。ドレイン電流がドレイン電圧に対して飽和する

MOSトランジスタの電圧電流特性

ドレイン電圧が上がると，ドレインからの電界の影響でドレイン近傍に電子が存在できなり、チャネル右端がドレイン左端に等しくなる時をピンチオフという

（チャネル）

Vds 増加飽和の開始

ピンチオフ

ピンチオフ点

飽和領域

Vds 増加

Vgs > Vt

ーーー

ー

ー

ーーーーー



2008/10/14

MOS の動作の様子（遮断領域，線形領域）

Vgｓ=0V Vdｓ=0V Vgｓ=0V Vdｓ>0V

Vgｓ>Vt Vdｓ=0V Vgｓ>Vt Vdｓ<Vgｓ

ソースゲートドレイン

ゲート側

Si内

チャネルゲート側

Si内

チャネル

Vds



2008/10/14

MOS の飽和領域動作の様子

ゲート側

Si内

Vds

ゲート側

Si内

Vgｓ>Vt , Vdｓ> Vgｓ

Vgｓ>Vt , Vdｓ増加

Vds



2008/10/14

Leff

SiO2 SiO2

L

ｔox

ゲート


シリコン基板

詳細なMOSトランジスタの構造(1)

W: チャネル幅L: チャネル長

技術とは

キャリアの流れる方向

フィールド酸化膜 (~1μｍ)

：実効チャネル長

W

ソース，ドレインがゲートの下に入っているので

：ゲート酸化膜の厚さ

LLLeff Δ−=effL

mL μ35.0=mμ35.0



2008/10/14

Ｗゲート

Ｌ


MOSの周りはフィールド酸化膜で囲まれている．

フィールド酸化膜が無いところにMOSができる

アクティブ領域という

詳細なMOSトランジスタの構造(2)

コンタクト（半導体とメタルをつなぐ）

SiO2 SiO2



2008/10/14

トランジスタの直流特性測定

Id : ドレイン電流

Is ソース電流

Ig: ゲート電流 Ib 基板電流

ドレイン

ソース

ゲート基板

電流計

可変直流電源

Ｖgs

ゲート電圧

Ｖbs

基板電圧

Ｖds

ドレイン電圧



2008/10/14

電圧電流特性（実測値）

Ｖgs

ゲート電圧

Ｖdsドレイン電圧

Ｖbs基板電圧

Id

Is

Ig Ib

Vds (V)

Vgs=1VVgs=1.5V

Vgs=2V

Vgs=2.5V

Vgs=3V

Vgs=3.5V

Vgs=4V

Vgs=4.5V

Vgs=5V

I d(m

A)

0 1 2 3 4 5 60

15

20

10

5

線形領域

飽和領域

nMOS)8.0( mVI dsd μ−VVmLmW bs 0,8.0,50 === μμ



2008/10/14

0

5

10

15

20

I d(m

A)

Vds=0VVds=0.5VVds=1VVds=1.5VVds=2VVds=2.5VVds=3vVds=3.5VVds=4VVds=4.5VVds=5V

0 1 2 3 4 5 6

Vgs (V)

電圧電流特性

VVmLmW bs 0,8.0,50 === μμnMOS)8.0( mVI gsd μ−



2008/10/14

10-12

10-10

10-8

10-6

10-4

0.01

-1 0 1 2 3 4 5 6

I d(A

)

Vgs (V)

電圧電流特性 (Log - lin)

Vds=0VVds=0.5VVds=1VVds=1.5VVds=2VVds=2.5VVds=3vVds=3.5VVds=4VVds=4.5VVds=5V

VVmLmW bs 0,8.0,50 === μμnMOS)8.0( mVI gsds μ−



2008/10/14

電圧電流特性

ソースドレイン抵抗 rdsソースドレイン

コンダクタンス gds

伝達コンダクタンストランスコンダクタンス

S (シーメンス)

Vds (V)

I d(m

A)

0 1 2 3 4 5 60

15

20

10

5

線形領域飽和領域

Vgs=1VVgs=1.5V

Vgs=2V

Vgs=2.5V

Vgs=3V

Vgs=3.5V

Vgs=4V

Vgs=4.5V

Vgs=5VΩ== 1258/1 mAVr ds

Ω== kmAVr ds 252.0/5

Ｓmg ds 8=

mSg ds 04.0=

gs

dm V

Ig∂∂

=

mSV

mA 45.0

2==

mSV

mA 25.0

1==

ds

d

dsds V

Ir

g∂∂

==1

VI

=



2008/10/14

宿題 2008年10月14日

１．次の用語を説明せよn型半導体，p型半導体, ドナー，アクセプター，キャリア，伝導帯，価電子帯



2008/10/14

I d (m

A)

0 1 2 3 4 5 60

15

20

10

5飽和領域Saturation regionActive region

Vds (V)

線形領域Linear region3極管領域Triode region

( ) ⎥⎦

⎤⎢⎣

⎡−−=

2

2ds

dstngsoxndVVVV

LWCI μ

( ) 2

2 tngsoxn

d VVLWCI −=

μ

tngssatds VVV −=−

Vgs=1VVgs=1.5V

Vgs=2V

Vgs=2.5V

Vgs=3V

Vgs=3.5V

Vgs=4V

Vgs=4.5V

Vgs=5V



2008/10/14

ＭＯＳトランジスタの電流近似式

線形領域

遮断領域

飽和領域

しきい値電圧

基板のフェルミ準位

ゲート酸化膜の容量キャリア移動度真空の誘電率酸化膜の比誘電率

シリコンとSiO2界面の固定電荷

ゲートとシリコンの仕事関数差

空乏層中のイオン化した不純物の電荷

イオン注入されたチャネル領域の不純物の電荷

Vsb＝Vsource-Vbulk

( )⎪⎭

⎪⎬⎫

⎪⎩

⎪⎨⎧

−−=2

2ds

dstgsoxdVVVV

LWCI μ

0=dI

( )221

tgsoxd VVLWCI −= μ

{ }FFsbtot VVV φφγ 22 −++=

ox

oxoox t

C εε=

( )IoxBOox

Fmsto QQQC

V ++−−=12φφ

⎟⎟⎠

⎞⎜⎜⎝

⎛−=

i

AF n

NInqktφ



2008/10/14

1μｍ以下のMOSの電圧電流特性は基本的な式からずれる

Vds (V)

I d(m

A)

0 1 2 3 4 5 60

15

20

10

5

線形領域飽和領域ではなく

に比例する

速度飽和

( )tgsoxsatd VVWcvI −= κ

Vgs=1VVgs=1.5V

Vgs=2V

Vgs=2.5V

Vgs=3V

Vgs=3.5V

Vgs=4V

Vgs=4.5V

Vgs=5V( )2tgs VV −

( )tgs VV −

VVmLmW bs 0,8.0,50 === μμnMOS)8.0( mVI dsd μ−



2008/10/14

飽和領域，ｱｸﾃｨﾌﾞ領域では

トランスコンダクタンス gm

( ) 2

2 tgsd VVI −=β

( )tgs

ddtgs

gs

dm VV

IIVVVIg

−==−=

∂∂

=2

2ββ

dtgsd

m

IVVIg β22

=−

=

LWCoxμβ =



2008/10/14

n +

p基板

SiO2

MOSの断面構造


ゲート

tngs VV >

バックゲートn +

チャネル

ゲート

SiO2

bV

空乏層



2008/10/14

ドレインコンダクタンスチャネル長変調効果

Vdsが増加するとドレイン側の空乏層が広がりチャネル長が短くなる．このためにドレイン電流 Id が増加する．

Vds

Id

λ

ドレインコンダクタンス

λ：チャネル長変調係数図2.5にMOSでは

( ) ( )dstgsoxd VVVLWCI λμ +−⎟

⎠⎞

⎜⎝⎛= 12

( ) dtgsoxds

dds IVV

LWC

VIg λλμ =−⎟

⎠⎞

⎜⎝⎛=

∂∂

= 2

dds Ig /=λmAmS 4/04.0=

101.0 −= V



2008/10/14

MOS線形回路モデル

ドレイン

ソース

基板ゲート

vs

vbvsb

rds

vd

id

gmVgs

Vgsvg

gsVsb

トランスコンダクタンス

バックゲートのトランスコンダクタンス

Vgsが上がるとIdが増加する Vsbが上がるとIdが減少する



2008/10/14

半導体集積回路のデバイス技術

スケーリング則：縮小化技術



2008/10/14

MOSの断面構造と寄生容量

ポリシリコン

Al

n+

Csb

p基板

SiO2


n+

ポリシリコン

Al

n+

p基板


n+

チャネル有

チャネル無

tngs VV >

tngs VV <

Ccb Cdb

Cgs Cgd

Lov

SiO2

Csb

Ccb

CdbLov

Cgs Cgd



2008/10/14

ＭＯＳの寄生容量（回路上）

Cgs Cgd

Csb Cdb

ゲート

ドレインソース

バルク（シリコン基板）

Ccb

Cgc

ゲート

ドレインソース

バルク（シリコン基板）

Cgb

チャネルがない場合

チャネルがある場合

Cgs Cgd

Csb Cdb



2008/10/14

抵抗（配線抵抗）

: シート抵抗

W : 配線幅

L : 配線長

L : 配線長

S : 断面積

L WL

: 抵抗率

: 正方形の数

スクエア数

S 電流電流 sρ sρ sρ

SLR ρ=

WLR sρ= W

L

ρ

sρ



2008/10/14

Ｌ

Ｗ（ａ）抵抗パターン

（ｂ）拡散抵抗

（ｃ）ポリ抵抗

to VddP+

N+ Nwell N+

Psub

抵抗の構造

Polyto Vdd

N+ Nwell N+

Psub



2008/10/14

Psub

1st Poly

n- well

2nd Poly (orMetal)

Psub

Poly

P+P+implant

n- well

(d) 2層メタル容量(MIM)Psubn- well

(a) 容量パターン

(b) 2層ポリシリコン容量

(c)ゲート容量

容量の構造



2008/10/14

拡散抵抗

容量素子

絶対精度相対精度

ゲートシリコン層

ノンドープシリコン層

20-100Ω

20-50Ω

100-1kΩ

10%10%

10-20% 1-2%0.2-1%0.2-2%

表2.1 抵抗素子の特性

表2.2 容量素子の特性

MOS容量

2層ポリシリコン容量 5-10%

2-5%

絶対精度容量値

シート抵抗

相対精度

0.05-0.2%

0.05-0.2%

2-5fF/μm2

1.5-2fF/μm2



2008/10/14

金属配線

シリコン基板

シリコン酸化膜

集積化インダクター



2008/10/14

S

W

G

スパイラルインダクタ



2008/10/14

VLSIの多層配線

配線

断面図

ビア



2008/10/14

ＷＳＷＳＷ

Ｔ

Ｈ

= +

配線の静電容量

電気力線

配線

シリコン基板



2008/10/14

配線容量

Cpp

Cf

Cww

Cf

シリコン基板

Cpp: 平行平板容量Cf: フリンジ容量

Cww: 配線間容量

基板間容量

C ww

Cww

CwwC ww

Cww

Cww



2008/10/14

配線による遅延時間

Vdd



2008/10/14

0.01

0.1

1

10

100

0.2 1 5配線幅（μｍ）

配線

抵抗

（Ω

/m

m）

時定

数（p s

）配

線容

量

(pF/m

m)

線間容量

基板間容量

全容量

配線抵抗

RC時定数

Ｗ＝Ｓ＝ｋＴ＝Ｈ＝一定

ＷＳＷＳＷ

ＴＨ

配線容量，配線抵抗，ＣＲ時定数

断面図

シリコンシリコン



2008/10/14

１．図2.10の特性のトランジスタで以下の4点におけるgmとgdsを求めよ①Vds=1V, Vgs=3V, ②Vds=4V, Vgs=2V, ③Vds=1V, Vgs=1.5V④Vds=2V, Vgs=5V

宿題 2008年10月２１日

２．抵抗率10-3Ωcm, 厚さ１μm の抵抗のシート抵抗を求めよ．１０ＫΩの抵抗素子を作るのに必要なL/W（□数）を求めよ．



2008/10/14

宿題解答電圧電流特性

Ω== 33331 mA/Vrds

Ω== kmAVrds 252.0/5

gs

dm V

Ig∂∂

=

mS.V.mA. 4250

21==

d

ds

dsds I

Vg

r∂∂

==1

Vds (V)

I d(m

A)

0 1 2 3 4 5 60

15

20

10

5

線形領域飽和領域

Vgs=1V

Vgs=1.5V

Vgs=2V

Vgs=2.5V

Vgs=3V

Vgs=3.5V

Vgs=4V

Vgs=4.5V

Vgs=5V

mSgds 04.0=①

②

③

④

①

②

③

④

①

②

③

④ Ω== 400573 mA./Vrds

mSV.

mA 450

2==

mSV.

mA 450

2==

mSV.

mA 250

1==

Ω== k.mA./Vrds 512405



2008/10/28

集積回路基礎宿題２００８．１０．２１

１．抵抗率10-3Ωcm, 厚さ１μm の抵抗のシート抵抗を求めよ．１０ＫΩの抵抗素子を作るのに必要なL/W（□数）を求めよ．

２．教科書ｐ.４５演習問題.３

Documents

第2章集積回路のデバイス1．次の用語を説明せよ n型半導体，p型半導体, ドナー，アクセプター，キャリア，伝導帯，価電子帯 広島大学岩田穆

第2章集積回路のデバイス1．次の用語を説明せよ n型半導体，p型半導体, ドナー，アクセプター，キャリア，伝導帯，価電子帯広島大学岩田穆