BUSES EN ARQUITECTURA DE COMPUTADORES

DEFINICIONES DE LOS BUSES EN EL HARDWARE:

• El bus es el elemento más corriente de comunicación en los computadores y consta de un camino que permite comunicar selectivamente un número de componentes o dispositivos, de acuerdo a unas ciertas reglas o normas de conexión. Desempeña por tanto las tareas de enlace y de conmutador, puesto que permite, en cada momento, seleccionar los dispositivos que se comunican a través suyo.

• El bus es el medio de interconexión entre los diferentes subsistemas de un sistema. El procesador y la memoria principal se han de comunicar con los dispositivos de entrada/salida, además de estar interconectados entre sí. En definitiva, el bus nos permite tener todos los subsistemas conectados sin la necesidad de tener líneas dedicadas para cada uno de ellos.

• EI bus representa básicamente una serie de cables mediante los cuales pueden cargarse datos en la memoria y desde allí transportarse a la CPU. Por así decirlo es la autopista de los datos dentro del PC ya que comunica todos los componentes del ordenador con el microprocesador. El bus se controla y maneja desde la CPU.

• En arquitectura de computadores, el bus es un sistema digital que transfiere datos entre los componentes de un ordenador o entre ordenadores. Está formado por cables o pistas en un circuito impreso, dispositivos como resistencias y condensadores además de circuitos integrados.

• Ventajas: − versatilidad − bajo coste

• Desventaja: supone un cuello de botella, limitando la productividad máxima del sistema.

• A la hora de diseñar un sistema de buses, el reto consiste en cubrir la demanda de comunicación del sistema y permitir la conexión de un gran número de dispositivos deE/S.

• Características deseables:− heterogeneidad− escalabilidad− baja latencia− alto ancho de banda

• Principal problema en el diseño de un BUS: la velocidad máxima (y por tanto el rendimiento) está fuertemente limitada por cuestiones físicas:

− longitud del bus− número de dispositivos conectados

• Y también por la necesidad de dar soporte a una gran variedad de dispositivos con muydistintas latencias y anchos de banda.

• Las líneas de datos del bus proporcionan el camino para transmitir datos entre los módulos del sistema. El número de líneas del bus de datos determina el número máximo de bits que es posible transmitir al mismo tiempo.

• Las líneas de dirección se utilizan para designar (direccionar) la fuente o el destino de los datos situados en el bus de datos. La anchura del bus de direcciones determina la cantidad máxima de memoria (y de dispositivos de E/S) direccionable en el sistema.

• Las líneas de control se emplean para gestionar el acceso y el uso de las líneas de datos y dirección, señalizando peticiones y reconocimientos e indicando qué tipo de información pasa por las líneas de datos.

Un bus debe cumplir las siguientes especificaciones:

Nivel mecánicoEn el nivel mecánico deben definirse aspectos tales como el tipo de soporte, el número de hilos del bus, el tipo de conector, etc. Por ejemplo, en los buses para la conexión de placas impresas, hay que definir, entre otras cosas, la altura de las placas, los conectores y las posiciones de éstos, para garantizar la compatibilidad de las distintas placas.

Nivel eléctricoEl nivel eléctrico (u óptico, en el caso de emplear como soporte la fibra óptica), debe especificar el circuito equivalente de los dispositivos que se conectan a las líneas del bus, tanto de los emisores como de los receptores. También debe especificar las tensiones y corrientes utilizadas para establecer el valor de las señales. En este nivel, debe quedar definida la forma en la que los distintos dispositivos deben conectarse eléctricamente.

Nivel lógicoEste nivel define estáticamente todas las líneas del bus, estableciendo las equivalencias entre los valores eléctricos de las señales y sus valores lógicos. Por ejemplo, se definirá que los hilos 0−7 su nivel alto (5V) equivale a un 1 lógico y los hilos 8−15 su nivel activo es a nivel bajo (0V).

Nivel de temporización básicaEn este nivel se establecen los cronogramas para la realización de la operación más elemental del bus, esto es, de un ciclo.

Nivel de transferencia elementalEn este nivel se establece el procedimiento empleado para realizar una transferencia de un dato por el bus. En el caso de un bus de ciclo completo, este nivel coincide con el anterior puesto que la temporización básica establece todas las condiciones necesarias para transferir un dato. Sin embargo, en el caso de un bus de ciclo partido, se especifican las ranuras que forman cada tipo de ciclo o transferencia.

Nivel de transferencia de bloqueEn algunos buses, la operación básica esta formada por una serie de transferencias elementales, que tiene por objetivo el transferir un bloque de información con entidad propia. En este nivel, deberá definirse el protocolo de comunicación empleado para realizar esta transferencia de bloque.

JERARQUÍA DE BUSES

Cuando queremos conectar un gran número de dispositivos nos encontramos con una serie de problemas fundamentales:

• La diferencia de velocidad de los dispositivos afecta negativamente al rendimiento global, ya que mientras los dispositivos lentos realizan una única transferencia, otro dispositivo más rápido podría haber realizado muchas más.

• Los buses pueden actuar de cuello de botella si la demanda de la transferencia es mayor que la capacidad del bus, los dispositivos deberán esperar mucho tiempo para poder transmitir.

• Existe un mayor retardo de propagación, dado que el bus ha de tener mayor longitud para poder soporta e implementar un mayor número de dispositivos

Ventajas de las jerarquías de buses

• El bus local entre el procesador y la caché aísla el tráfico de E/S del procesador.

• Se puede transferir información entre la memoria y la E/S sin interrumpir la actividad del procesador.

• El bus de expansión reduce el tráfico en el bus del sistema.

• La transferencia entre caché y memoria principal se pueden realizar de forma más eficiente.

• Se pueden realizar una transferencia de memoria caché a memoria principal al mismo tiempo que el interfaz recibe datos desde un dispositivo de E/S.

• El procesador + caché o el coprocesador tienen la misma prioridad en el acceso al bus que todos los dispositivos conectados al bus de expansión de forma conjunta.

• Se elimina el problema de la incompatibilidad.

• El bus local y del sistema suelen ser propietarios (no estándar) y están optimizados para cada arquitectura particular.

• Los buses de expansión son buses estándares o abiertos (ISA, EISA, PCI, VME, etc.).

Buses de tipo 0Los buses de tipo 0 son los buses internos de las pastillas. La utilización de buses internos de gran ancho de palabra unido a la incorporación de memoria caché interna facilita que se puedan conseguir microprocesadores de grandes prestaciones.

Buses de tipo 1El bus de tipo 1 es el bus de interconexión de componentes de una placa o circuito impreso.

Buses de tipo 2Estos buses sirven para interconectar las distintas placas de un modulo, formando lo que se llama el panel posterior. La práctica totalidad de los computadores actuales se componen de un solo módulo, por lo que no existe bus de nivel 3 y este bus se convierte en el bus del sistema.

Buses de tipo 3El bus de tipo 3 o bus del sistema permite interconectar diversos módulos del computador. Hoy en día hay muy pocos sistemas que contengan varios módulos. Por lo que generalmente coinciden los buses de nivel 2 y 3.

La gran diferencia entre los tipos 2 y 3 es la distancia que debe tener el bus, que puede llegar a los 10m en el tipo 3. Ello obliga a tratar este bus como una línea de transmisión. Además, es muy frecuente que el bus de tipo 3 exija unos repetidores o buffers, para pasar de un panel posterior a otro.

Buses de tipo 4Los buses de tipo 4 lo forman los buses paralelos para conexión de periféricos.

Buses de tipo 5Los buses serie suelen constituir el tipo más elemental del espectro de las comunicaciones de un sistema informático. Se emplean para cubrir las mayores distancias.

Buses de comunicación en un circuito impreso.

GENERACION EN LOS BUSES

Primera Generación

Los primeros computadores tenían 2 sistemas de buses, uno para la memoria y otro para los demás dispositivos. La CPU tenía que acceder a dos sistemas con instrucciones para cada uno, protocolos y sincronizaciones diferentes.

Los primeros microcomputadores se basaban en la conexión de varias tarjetas de circuito impreso a un bus Backplane pasivo que servía de eje al sistema. En ese bus se conectaba la tarjeta de CPU que realiza las funciones de arbitro de las comunicaciones con las demás tarjetas de dispositivo conectadas; las tarjetas incluían la memoria, controladoras de diskette y disco, adaptadores de vídeo. La CPU escribía o leía los datos apuntando a la dirección que tuviera el dispositivo buscado en el espacio único de direcciones haciendo que la información fluyera a través del bus principal.

Entre las implementaciones más conocidas, están los buses Bus S-100 y el Bus ISA usados en varios microcomputadores de los años 70 y 80. En ambos, el bus era simplemente una extensión del bus del procesador de manera que funcionaba a la misma frecuencia. Por ejemplo en los sistemas con procesador Intel 80286 el bus ISA tenia 6 u 8 Mhz de frecuencia dependiendo del procesador.

Segunda generación

El hecho de que el bus fuera pasivo y que usara la CPU como control, representaba varios problemas para la ampliación y modernización de cualquier sistema con esa arquitectura. Además que la CPU utilizaba una parte considerable de su potencia en controlar el bus.

Desde que los procesadores empezaron a funcionar con frecuencias más altas, se hizo necesario jerarquizar los buses de acuerdo a su frecuencia: se creó el concepto de bus de sistema (conexión entre el procesador y la RAM) y de buses de expansión, haciendo necesario el uso de un chipset.

Tercera generación

Los buses de tercera generación se caracterizan por tener conexiones punto a punto, a diferencia de los buses arriba nombrados en los que se comparten señales de reloj, y otras partes del bus. Esto se logra reduciendo fuertemente el número de conexiones que presenta cada dispositivo usando interfaces seriales. Entonces cada dispositivo puede negociar las características de enlace al inicio de la conexión y en algunos casos de manera dinámica, al igual que sucede en las redes de comunicaciones. Entre los ejemplos más notables, están los buses PCI-Express, el Infiniband y el HypeyTransport.