Embed Size (px)
Citation preview
B C B' C'
D E D' E' 汎用レジスタ
H L H' L'
専用レジスタ
アキュームレータA'
フラグレジスタF'
Ａ．Ｚ-80レジスタ構成図
スタックポインタ SP
プログラムカウンタ PC
主レジスタ 補助レジスタ
インタラプトベクトルレジスタ
I
メモリリフレッシュレジスタ
R
インデックスレジスタ IX
インデックスレジスタ IY
アキュームレータA
フラグレジスタF
8ビット・ロード
× I R A B C D E H L (HL) (BC) (DE)(IX＋d)
(IY＋d)
(nn) n
LD A , ×ED57
ED5F
7F 78 79 7A 7B 7C 7D 7E 0A 1A DD 7E d
FD 7E d
3A n n
3E n
LD B , × 47 40 41 42 43 44 45 46 DD 46 d
FD 46 d
06 n
LD C , × 4F 48 49 4A 4B 4C 4D 4E DD 4E d
FD 4E d
0E n
LD D , × 57 50 51 52 53 54 55 56 DD 56 d
FD 56 d
16 n
LD E , × 5F 58 59 5A 5B 5C 5D 5E DD 5E d
FD 5E d
1E n
LD H , × 67 60 61 62 63 64 65 66 DD 66 d
FD 66 d
26 n
LD L , × 6F 68 69 6A 6B 6C 6D 6E DD 6E d
FD 6E d
2E n
LD (HL) , × 77 70 71 72 73 74 75 36 n
LD (BC) , × 02
LD (DE) , × 12
LD (IX＋d) , × DD 77 d
DD 70 d
DD 71 d
DD 72 d
DD 73 d
DD 74 d
DD 75 d
DD 36 d n
LD (IY＋d) , × FD 77 d
FD 70 d
FD 71 d
FD 72 d
FD 73 d
FD 74 d
FD 75 d
FD 36 d n
LD (nn) , × 32 n n
LD I ×ED47
LD R , ×ED4F
Ｂ．Ｚ-80活用法
16ビット・ロード
× AF BC DE HL SP IX IY nn (nn)
LD AF , ×
LD BC , × 01 n n
ED 4B n n
LD DE , × 11 n n
ED 5B n n
LD HL , × 21 n n
2A n n
LD SP , × 31 n n
ED 7B n n
LD IX , ×
DD 21 n n
DD 2A n n
LD IY , ×
FD 21 n n
FD 2A n n
LD (nn) , ×
ED 43 n n
ED 53 n n
22 n n
ED 73 n n
DD 22 n n
FD 22 n n
PUSH × F5 C5 D5 E5DDE5
FDE5
POP × F1 C1 D1 E1DDE1
FDE1
ブロック転送 ブロック・サーチ
LDIEDA0
EDA1
LDIREDB0
EDB1
LDDEDA8
EDA9
LDDREDB8
EDB9
CPI
CPIR
CPD
CPDR
8ビット 算術論理演算
× A B C D E H L (HL)(IX＋d)
(IY＋d)
n
ADD A , × 87 80 81 82 83 84 85 86 DD 86 d
FD 86 d
C6 n
ADC A , × 8F 88 89 8A 8B 8C 8D 8E DD 8E d
FD 8E d
CE n
SUB × 97 90 91 92 93 94 95 96 DD 96 d
FD 96 d
D6 n
SBC A , × 9F 98 99 9A 9B 9C 9D 9E DD 9E d
FD 9E d
DE n
AND × A7 A0 A1 A2 A3 A4 A5 A6 DD A6 d
FD A6 d
E6 n
XOR × AF A8 A9 AA AB AC AD AE DD AE d
FD AE d
EE n
OR × B7 B0 B1 B2 B3 B4 B5 B6 DD B6 d
FD B6 d
F6 n
CP × BF B8 B9 BA BB BC BD BE DD BE d
FD BE d
FE n
INC × 3C 04 0C 14 1C 24 2C 34 DD 34 d
FD 34 d
DEC × 3D 05 0D 15 1D 25 2D 35 DD 35 d
FD 35 d
16ビット 算術演算 エクスチェンジ
× BC DE HL SP IX IY 08
ADD HL , × 09 19 29 39 EB
ADD IX , ×DD09
DD19
DD39
DD29
E3
ADD IY , ×FD09
FD19
FD39
FD29
DDE3
ADC HL , ×ED4A
ED5A
ED6A
ED7A
FDE3
SBC HL , ×ED42
ED52
ED62
ED72
D9
INC × 03 13 23 33DD23
FD23
DEC × 0B 1B 2B 3BDD2B
FD2B
EXX
EX AF , AF
EX DE , HL
EX (SP) , HL
EX (SP) , IX
EX (SP) , IY
ローテート・シフトA
RLCA 07RRCA 0FRLA 17RRA 1F
CPUコントロール アキュムレータ操作NOP 00 27HALT 76 2FDI F3EI FB
3F37
RLC X
xA
CB07
B
CB00
C
CB01
D
CB02
E
CB03
H
CB04
L
CB05
(HL)
CB06
(IX+d)DDCBd06
(IY+d)FDCBd06
RRC XCB0F
CB08
CB09
CB0A
CB0B
CB0C
CB0D
CB0E
DDCBd0E
FDCBd0E
RL XCB17
CB10
CB11
CB12
CB13
CB14
CB15
CB16
DDCBd16
FDCBd16
RR XCB1F
CB18
CB19
CB1A
CB1B
CB1C
CB1D
CB1E
DDCBd1E
FDCBd1E
SLA XCB27
CB20
CB21
CB22
CB23
CB24
CB25
CB26
DDCBd26
FDCBd26
SRA XCB2F
CB28
CB29
CB2A
CB2B
CB2C
CB2D
CB2E
DDCBd2E
FDCBd2E
SRL XCB3F
CB38
CB39
CB3A
CB3B
CB3C
CB3D
CB3E
DDCBd3E
FDCBd3E
RLDED6F
RRDED67
ED44
IM 2
ED46ED56ED5E
IM 1
DAACPL
IM 0CCFSCF
NEG
ジャンプ，コール，リターン
JP (HL) E9
RET X C9 D8 D0 C8 C0 E8 E0 F8 F0
リスタートRST 00H C7RST 08H CFRST 10H D7RST 18H DFRST 20H E7RST 28H EFRST 30H F7RST 38H FF
JP X, nn
UNCOND
C3nn
C
DAnn
XNC
D2nn
Z
CAnn
NZ
C2nn
PE
EAnn
PO
E2nn
M
FAnn
P
F2nn
JR X, e18e-2
38e-2
30e-2
28e-2
20e-2
JP (IX)DDE9
E4nn
JP (IY)FDE9
CALL X, nnCDnn
DCnn
D4nn
CCnn
C4nn
ECnn
DINZ e10e-2
F4nn
FCnn
RETIED4D
RETNED45
ビット操作
BIT 0 , XCB47
CB40
CB41
CB42
CB43
CB44
CB45
CB46
DDCBd46
FDCBd46
BIT 1 , XCB4F
CB48
CB49
CB4A
CB4B
CB4C
CB4D
CB4E
DDCBd4E
FDCBd4E
BIT 2 , XCB57
CB50
CB51
CB52
CB53
CB54
CB55
CB56
DDCBd56
FDCBd56
BIT 3 , XCB5F
CB58
CB59
CB5A
CB5B
CB5C
CB5D
CB5E
DDCBd5E
FDCBd5E
BIT 4 , XCB67
CB60
CB61
CB62
CB63
CB64
CB65
CB66
DDCBd66
FDCBd66
BIT 5 , XCB6F
CB68
CB69
CB6A
CB6B
CB6C
CB6D
CB6E
DDCBd6E
FDCBd6E
BIT 6 , XCB77
CB70
CB71
CB72
CB73
CB74
CB75
CB76
DDCBd76
FDCBd76
BIT 7 , XCB7F
CB78
CB79
CB7A
CB7B
CB7C
CB7D
CB7E
DDCBd7E
FDCBd7E
RES 0 , XCB87
CB80
CB81
CB82
CB83
CB84
CB85
CB86
DDCBd86
FDCBd86
RES 1 , XCB8F
CB88
CB89
CB8A
CB8B
CB8C
CB8D
CB8E
DDCBd8E
FDCBd8E
RES 2 , XCB97
CB90
CB91
CB92
CB93
CB94
CB95
CB96
DDCBd96
FDCBd96
RES 3 , XCB9F
CB98
CB99
CB9A
CB9B
CB9C
CB9D
CB9E
DDCBd9E
FDCBd9E
HED (IY+d)(LX+d)(HL)LCBX A
RES 4 , XCBA7
CBA0
CBA1
CBA2
CBA3
CBA4
CBA5
CBA6
DDCBd
A6
FDCBd
A6
RES 5 , XCBAF
CBA8
CBA9
CBAA
CBAB
CBAC
CBAD
CBAE
DDCBd
AE
FDCBd
AE
RES 6 , XCBB7
CBB0
CBB1
CBB2
CBB3
CBB4
CBB5
CBB6
DDCBd
B6
FDCBd
B6
RES 7 , XCBBF
CBB8
CBB9
CBBA
CBBB
CBBC
CBBD
CBBE
DDCBd
BE
FDCBd
BE
SET 0 , XCBC7
CBC0
CBC1
CBC2
CBC3
CBC4
CBC5
CBC6
DDCBd
C6
FDCBd
C6
SET 1 , XCBCF
CBC8
CBC9
CBCA
CBCB
CBCC
CBCD
CBCE
DDCBd
CE
FDCBd
CE
SET 2 , XCBD7
CBD0
CBD1
CBD2
CBD3
CBD4
CBD5
CBD6
DDCBd
D6
FDCBd
D6
SET 3 , XCBDF
CBD8
CBD9
CBDA
CBDB
CBDC
CBDD
CBDE
DDCBd
DE
FDCBd
DE
SET 4 , XCBE7
CBE0
CBE1
CBE2
CBE3
CBE4
CBE5
CBE6
DDCBdE6
FDCBdE6
SET 5 , XCBEF
CBE8
CBE9
CBEA
CBEB
CBEC
CBED
CBEE
DDCBd
EE
FDCBd
EE
SET 6 , XCBF7
CBF0
CBF1
CBF2
CBF3
CBF4
CBF5
CBF6
DDCBdF6
FDCBdF6
SET 7 , XCBFF
CBF8
CBF9
CBFA
CBFB
CBFC
CBFD
CBFE
DDCBd
FE
FDCBd
FE
入力 出力
IN A , (n)DBn
OUT (n) , AD3n
IN A , (C)ED78
OUT (C) , AED79
IN B , (C)ED40
OUT (C) , BED41
IN C , (C)ED48
OUT (C) , CED49
IN D , (C)ED50
OUT (C) , DED51
IN E , (C)ED58
OUT (C) , EED59
IN H , (C)ED60
OUT (C) , HED61
IN L , (C)ED68
OUT (C) , LED69
INIEDA2
OUTIEDA3
INIREDB2
OTIREDB3
INDEDAA
OUTDEDAB
INDREDBA
OTDREDBB
C. Z-80命令表
8ビットロード
76 543 210 HEX
LD r, r ' r ← r ' 01 r r ' ● ● ● ● ● ● 1 1 4 r, r ' レジスタ
LD r, n r ← n 00 r 110 ● ● ● ● ● ● 2 2 7 000 B
← n → 001 C
LD r, (HL) r ← (HL) 01 r 110 ● ● ● ● ● ● 1 2 7 010 D
LD r, (IX+d) r ← (IX+d) 11 011 101 DD ● ● ● ● ● ● 3 5 19 011 E
01 r 110 100 H
← d → 101 L
LD r, (IY+d) r ← (IY+d) 11 111 101 FD ● ● ● ● ● ● 3 5 19 111 A
01 r 110
← d →
LD (HL), r (HL) ← r 01 110 r ● ● ● ● ● ● 1 2 7
LD (IX+d), r (IX+d) ← r 11 011 101 DD ● ● ● ● ● ● 3 5 19
01 110 r
← d →
LD (IY+d), r (IY+d) ← r 11 111 101 FD ● ● ● ● ● ● 3 5 19
01 110 r
← d →
LD (HL), n (HL) ← n 00 110 110 36 ● ● ● ● ● ● 2 3 10
← n →
LD (IX+d), n (IX+d) ← n 11 011 101 DD ● ● ● ● ● ● 4 5 19
00 110 110 36
← d →
← n →
LD (IY+d), n (IY+d) ← n 11 111 101 FD ● ● ● ● ● ● 4 5 19
00 110 110 36
← d →
← n →
LD A, (BC) A ← (BC) 00 001 010 0A ● ● ● ● ● ● 1 2 7
LD A, (DE) A ← (DE) 00 011 010 1A ● ● ● ● ● ● 1 2 7
LD A, (nn) A ← (nn) 00 111 010 3A ● ● ● ● ● ● 3 4 13
← n →
← n →
LD (BC), A (BC) ← A 00 000 010 02 ● ● ● ● ● ● 1 2 7
LD (DE), A (DE) ← A 00 010 010 12 ● ● ● ● ● ● 1 2 7
LD (nn), A (nn) ← A 00 110 010 32 ● ● ● ● ● ● 3 4 13
← n →
← n →
LD A, I A ← I 11 101 101 ED ● ↕ IFF ↕ 0 0 2 2 9
01 010 111 57
LD A, R A ← R 11 101 101 ED ● ↕ IFF ↕ 0 0 2 2 9
01 011 111 5F
LD I, A I ← A 11 101 101 ED ● ● ● ● ● ● 2 2 9
01 000 111 47
LD R, A R ← A 11 101 101 ED ● ● ● ● ● ● 2 2 9
01 001 111 4F
(注) r, r 'はA, B, C, D, E, H, Lレジスタを指す． IFF（割込みイネーブル・フリップ・フロップ）はP/Vフラグにコピーされる．
フラグ：●＝変化なし，０＝リセット，１＝セット，X=不定 ↕＝演算の結果でセットまたはリセットされる
N Hニーモニック オペレーション
OPコード備考
バイト数
Mサイクル数
Tステート数
フラグ
C Z P/V S
16ビットロード
76 543 210 HEXLD dd, nn dd ← nn 00 dd0 001 ● ● ● ● ● ● 3 3 10 dd レジスタペア
← n → 00 BC← n → 01 DE
LD IX, nn IX ← nn 11 011 101 DD ● ● ● ● ● ● 4 4 14 10 HL00 100 001 21 11 SP
← n →← n →
LD IY, nn IY ← nn 11 111 101 FD ● ● ● ● ● ● 4 4 1400 100 001 21
← n →← n →
LD HL, (nn) H ← (nn+1) 00 101 010 2A ● ● ● ● ● ● 3 5 16 nnは2バイト数． L ← (nn) ← n → 下位1バイトはOPコードの
← n → 直後．LD dd, (nn) ddH ← (nn+1) 11 101 101 ED ● ● ● ● ● ● 4 6 20 上位1バイトはその次に入る．
ddL ← (nn) 01 dd1 011← n →← n →
LD IX, (nn) IXH ← (nn+1) 11 011 101 DD ● ● ● ● ● ● 4 6 20 IXL ← (nn) 00 101 010 2A
← n →← n →
LD IY, (nn) IYH ← (nn+1) 11 111 101 FD ● ● ● ● ● ● 4 6 20 IYL ← (nn) 00 101 010 2A
← n →← n →
LD (nn), HL (nn+1) ← H 00 100 010 22 ● ● ● ● ● ● 3 5 16 (nn) ← L ← n →
← n →LD (nn), dd (nn+1) ← ddH 11 101 101 ED ● ● ● ● ● ● 4 6 20
(nn) ← ddL 01 dd0 011← n →← n →
LD (nn), IX (nn+1) ← IXH 11 011 101 DD ● ● ● ● ● ● 4 6 20 (nn) ← IXL 00 100 010 22
← n →← n →
LD (nn), IY (nn+1) ← IYH 11 111 101 FD ● ● ● ● ● ● 4 6 20 (nn) ← IYL 00 100 010 22
← n →← n →
LD SP, HL SP ← HL 11 111 001 F9 ● ● ● ● ● ● 1 1 6LD SP, IX SP ← IX 11 011 101 DD ● ● ● ● ● ● 2 2 10
11 111 001 F9LD SP, IY SP ← IY 11 111 101 FD ● ● ● ● ● ● 2 2 10
11 111 001 F9PUSH qq (SP-2) ← qqL 11 qq0 101 ● ● ● ● ● ● 1 3 11 qq レジスタペア
(SP-1) ← qqH 00 BCPUSH IX (SP-2) ← IXL 11 011 101 DD ● ● ● ● ● ● 2 4 15 01 DE
(SP-1) ← IXH 11 100 101 E5 10 HLPUSH IY (SP-2) ← IYL 11 111 101 FD ● ● ● ● ● ● 2 4 15 11 AF
(SP-1) ← IYH 11 100 101 E5POP qq qqH ← (SP+1) 11 qq0 001 ● ● ● ● ● ● 1 3 10
qqL ← (SP)
POP IX IXH ← (SP+1) 11 011 101 DD ● ● ● ● ● ● 2 4 14 IXL ← (SP) 11 100 001 E1
POP IY IYH ← (SP+1) 11 111 101 FD ● ● ● ● ● ● 2 4 14 IYL ← (SP) 11 100 001 E1
(注) ddはレジスタ・ペアBC, DE, HL, SP qqはレジスタ・ペアAF, BC, DE, HL
（ペア・レジスタ）H，（ペア・レジスタ）Lは各ペアレジスタの上位または下位8ビットを意味します． 例 BCL = C AFH = A
備考バイト数
Mサイクル数
Tステート数N H
ニーモニック オペレーションOPコード
C Z P/V S
フラグ
交換／ブロック転送／サーチ
76 543 210 HEX
EX DE, HL DE ↔ HL 11 101 011 EB ● ● ● ● ● ● 1 1 4
EX AF, AF AF ↔ AF ' 00 001 000 08 ● ● ● ● ● ● 1 1 4
EXX BC BC' 11 011 001 D9 ● ● ● ● ● ● 1 1 4 レジスタの切替え
DE ↔ DE'
HL HL'
EX (SP), HL H ↔ (SP+1) 11 100 011 E3 ● ● ● ● ● ● 1 5 19
L ↔ (SP)
EX (SP), IX IXH ↔ (SP+1) 11 011 101 DD ● ● ● ● ● ● 2 6 23
IXL ↔ (SP) 11 100 011 E3
EX (SP), IY IYH ↔ (SP+1) 11 111 101 FD ● ● ● ● ● ● 2 6 23
IYL ↔ (SP) 11 100 011 E3
LDI (DE) ← (HL) 11 101 101 ED ● ● ↕ ● 0 0 2 4 16 ポインタ
DE ← DE+1 10 100 000 A0 ① 1増
HL ← HL+1 バイト・カウンタ
BC ← BC-1 1減
LDIR (DE) ← (HL) 11 101 101 ED ● ● 0 ● 0 0 2 5 21 BC≠0のとき
DE ← DE+1 10 110 000 B0
HL ← HL+1
BC ← BC-1
BC=0ならば 2 4 16 BC=0のとき
終わり
LDD (DE) ← (HL) 11 101 101 ED ● ● ↕ ● 0 0 2 4 16
DE ← DE-1 10 101 000 A8 ①
HL ← HL-1
BC ← BC-1
LDDR (DE) ← (HL) 11 101 101 ED ● ● 0 ● 0 0 2 5 21 BC≠0のとき
DE ← DE-1 10 111 000 B8
HL ← HL-1
BC ← BC-1
BC=0ならば 2 4 16 BC=0のとき
終わり
CPI A-(HL) 11 101 101 ED ● ↕ ↕ ↕ 1 ↕ 2 4 16
HL ← HL+1 10 100 001 A1 ② ①
BC ← BC-1
CPIR A-(HL) 11 101 101 ED ● ↕ ↕ ↕ 1 ↕ 2 5 21 BC≠0かつ
HL ← HL+1 10 110 001 B1 ② ① A≠(HL)のとき
BC ← BC-1
A=(HL)または 2 4 16 BC=0か
BC=0ならば A=(HL)のとき
終わり
CPD A-(HL) 11 101 101 ED ● ↕ ↕ ↕ 1 ↕ 2 4 16
HL ← HL-1 10 101 001 B9
BC ← BC-1
CPDR A-(HL) 11 101 101 ED ● ↕ ↕ ↕ 1 ↕ 2 5 21 BC≠0かつ
HL ← HL-1 10 111 001 B9 ② ① A≠(HL)のとき
BC ← BC-1
A=(HL)または 2 4 16 BC=0か
BC=0ならば A=(HL)のとき
終わり
(注) ①BC-1=0ならばP/Vは0，その他は1．
②A=(HL)ならばZは1，その他は0．
N Hニーモニック オペレーション
OPコード
C Z P/V S
フラグ備考
バイト数
Mサイクル数
Tステート数
8ビット算術論理演算
76 543 210 HEX
ADD A, r A ← A+r 10 k r ↕ ↕ V ↕ 0 ↕ 1 1 4 r レジスタ
ADD A, n A ← A+n 11 k 110 ↕ ↕ V ↕ 0 ↕ 2 2 7 000 B
← n → 001 C
ADD A, (HL) A ← A+(HL) 10 k 110 86 ↕ ↕ V ↕ 0 ↕ 1 2 7 010 D
ADD A, (IX+d) A ← A+(IX+d) 11 011 101 DD ↕ ↕ V ↕ 0 ↕ 3 5 19 011 E
10 k 110 86 100 H
← n → 101 L
ADD A, (IY+d) A ← A+(IY+d) 11 111 101 DD ↕ ↕ V ↕ 0 ↕ 3 5 19 111 A
10 k 110 86
← n → ニーモニック k
ADC A, s A ← A+s+CY K=001 ↕ ↕ V ↕ 0 ↕ ADD 000
SUB s A ← A-s K=010 ↕ ↕ V ↕ 0 ↕ ADC 001
SBC A, s A ← A-s-CY K=011 ↕ ↕ V ↕ 0 ↕ SUB 010
AND s A ← A AND s K=100 0 ↕ P ↕ 0 1 SBC 011
OR s A ← A OR s K=110 0 ↕ P ↕ 0 0 AND 100
XOR s A ← A XOR s K=101 0 ↕ P ↕ 0 0 OR 110
CP s A-s K=111 ↕ ↕ V ↕ 1 ↕ XOR 101
INC r r ← r+1 00 r l ● ↕ V ↕ 0 ↕ 1 1 4 CP 111
INC (HL) (HL) ← (HL)+1 00 110 l ● ↕ V ↕ 0 ↕ 1 3 11 s = r, n, (HL), (IX+d), (IY+d)
INC (IX+d) (IX+d) ← 11 011 101 DD ● ↕ V ↕ 0 ↕ 3 6 23
(IX+d)+1 00 110 l ニーモニック l
← d → INC 100
INC (IY+d) (IY+d) ← 11 111 101 FD ● ↕ V ↕ 0 ↕ 3 6 23 DEC 101
(IY+d)+1 00 110 l
← d →
DEC m m ← m-1 INC命令の ● ↕ V ↕ 1 ↕ m = r, (HL),(IX+d),(IY+d)l =101
(注) Vはオーバフロー・フラグとして， Pはパリティフラグとして扱われることを意味する．
備考バイト数
Mサイクル数
Tステート数N H
ニーモニック オペレーションOPコード
フラグ
C Z P/V S
アキュームレータ操作命令/CPUコントロール命令
76 543 210 HEX
DAA 10進補正 00 100 111 27 ↕ ↕ P ↕ ↕ ↕ 1 1 4 デシマル・アジャスト・ （加算，減算） アキュムレータ
CPL A ← A 00 100 111 2F ● ● ● ● 1 1 1 1 4 1の補数A
NEG A ← 0-A 11 101 101 ED ↕ ↕ V ↕ 1 ↕ 2 2 8 2の補数A
01 000 100 44
CCF CY ← CY 00 111 111 3F ↕ ● ● ● 0 X 1 1 4 キャリの反転
SCF CY←1 00 110 111 37 1 ● ● ● 0 X 1 1 4 キャリのセット
NOP No operation 00 000 000 00 ● ● ● ● ● ● 1 1 4
HALT CPU待機 01 110 110 76 ● ● ● ● ● ● 1 1 4
DI IFF ← 0 11 110 011 F3 ● ● ● ● ● ● 1 1 4 割込み禁止
EI IFF ← 1 11 111 011 FB ● ● ● ● ● ● 1 1 4 割込み許可
IM 0 MODE0に 11 101 101 ED ● ● ● ● ● ● 2 2 8 割込みモードのセット
セット 01 000 110 46
IM 1 MODE1に 11 101 101 ED ● ● ● ● ● ● 2 2 8
セット 01 010 110 56
IM 2 MODE2に 11 101 101 ED ● ● ● ● ● ● 2 2 8
セット 01 011 110 5E
(注) IFFは割込みフリップ・フロップ CYはキャリ・フリップフロップ．
16ビット算術演算
76 543 210 HEX
ADD HL, ss HL ← HL+ss 00 ss1 001 ↕ ● ● ● 0 X 1 3 11 SS レジスタペア
ADC HL, ss HL ← HL+ss 11 101 101 ED ↕ ↕ V ↕ 0 X 2 4 15 00 BC
+CY 01 ss1 010 01 DE
SBC HL, ss HL ← HL-ss 11 101 101 ED ↕ ↕ V ↕ 1 X 2 4 15 10 HL
-CY 01 ss0 010 11 SP
ADD IX, pp IX ← IX+pp 11 011 101 DD ↕ ● ● ● 0 X 2 4 15
00 pp1 001 PP レジスタペア
ADD IY, rr IY ← IY+rr 11 111 101 FF ↕ ● ● ● 0 X 2 4 15 00 BC
00 rr1 001 01 DE
INC ss ss ← ss+1 00 ss0 011 ● ● ● ● ● ● 1 1 6 10 IX
INC IX IX ← IX+1 11 011 101 DD ● ● ● ● ● ● 2 2 10 11 SP
00 100 011 23
INC IY IY ← IY+1 11 111 101 FD ● ● ● ● ● ● 2 2 10 rr レジスタペア
00 100 011 23 00 BC
DEC ss ss ← ss-1 00 ss1 011 ● ● ● ● ● ● 1 1 6 01 DE
DEC IX IX ← IX-1 11 011 101 DD ● ● ● ● ● ● 2 2 10 10 IY
00 101 011 2B 11 SP
DEC IY IY ← IY-1 11 111 101 FD ● ● ● ● ● ● 2 2 10
00 101 011 2B
(注) ssはレジスタ・ペアBC, DE, HL, SP, ppはレジスタ・ペアBC, DE, IX, SP, rrはレジスタ・ペアBC, DE, IY, SP.
N Hニーモニック オペレーション
OPコードフラグ
C Z P/V S備考
バイト数
Mサイクル数
Tステート数
ニーモニック オペレーションOPコード
フラグ
C Z P/V S N Hバイト数
Mサイクル数
Tステート数
備考
ローテイト、シフト
76 543 210 HEX
RLCA 00 000 111 07 ↕ ● ● ● 0 0 1 1 4 左ローテイト・サーキュラ・
A アキュムレータ
RLA 00 010 111 17 ↕ ● ● ● 0 0 1 1 4 左ローテイト・アキュムレータ
A
RRCA 00 001 111 0F ↕ ● ● ● 0 0 1 1 4 右ローテイト・サーキュラ・
A アキュムレータ
RRA 00 011 111 1F ↕ ● ● ● 0 0 1 1 4 右ローテイト・アキュムレータ
A
RLC r 11 001 011 CB ↕ ↕ P ↕ 0 0 2 2 8 左ローテイト・サーキュラ・
00 k r レジスタ r
RLC (HL) 11 001 011 CB ↕ ↕ P ↕ 0 0 2 4 15 r レジスタ
00 k 110 000 B
RLC (IX+d) 11 011 101 DD ↕ ↕ P ↕ 0 0 4 6 23 001 C
11 001 011 CB 010 D
← d → 011 E
r, (HL), 00 k 110 100 H
RLC (IY+d) (IX+d), 11 111 101 FD ↕ ↕ P ↕ 0 0 4 6 23 101 L
(IY+d) 11 001 011 CB 111 A
← d →
00 k 110
RL m ↕ ↕ P ↕ 0 0 ニーモニック k
m RLC 000
RRC m ↕ ↕ P ↕ 0 0 RRC 001
m RL 010
RR m ↕ ↕ P ↕ 0 0 RR 011
m SLA 100
SLA m ↕ ↕ P ↕ 0 0 SRA 101
m SRL 111
SRA m ↕ ↕ P ↕ 0 0
m m = r, (HL), (IX+d), (IY+d)
SRL m ↕ ↕ P ↕ 0 0
m
RLD 11 101 101 ED ● ↕ P ↕ 0 0 2 5 18 左ローテイト・ディジットアキュ
01 101 111 6F ムレータ
A (HL) アキュムレータ上位4ビット
変化せず．
RRD 11 101 101 ED ● ↕ P ↕ 0 0 2 5 18 右ローテイト・ディジットアキュ
01 100 111 67 ムレータ
A (HL) アキュムレータ上位4ビット
変化せず．
＊mに依存する．
上記RLCを基本形としそれぞれ4種ある．(備考参照)
備考バイト数
Mサイクル数
Tステート数N H
ニーモニック オペレーションOPコード
フラグ
C Z P/V S
CY 7←0
CY 7←0
CY7→0
CY7→0
CY 7←0
CY 7←0
CY7→0
CY7→0
CY 7←0 0
CY7→0
CY7→00
7-4 3-0 7-4 3-0
7-4 3-0 7-4 3-0
ビット操作
76 543 210 HEX
BIT b, r Z ← rb 11 001 011 CB ● ↕ X X 0 1 2 2 8 r レジスタ
01 b r 000 B
BIT b, (HL) Z ← (HL)b 11 001 011 CB ● ↕ X X 0 1 2 3 12 001 C
01 b 110 010 D
BIT b, (IX+d) Z ← (IX+d)b 11 011 101 DD ● ↕ X X 0 1 4 5 20 011 E
11 001 011 CB 100 H
← d → 101 L
01 b 110 111 A
BIT b, (IY+d) Z ← (IY+d)b 11 111 101 FD ● ↕ X X 0 1 4 5 20
11 001 011 CB b テスト・ビット
← d → 000 0
01 b 110 001 1
SET b, r rb ← 1 11 001 011 CB ● ● ● ● ● ● 2 2 8 010 2
a b r 011 3
SET b, (HL) (HL)b ← 1 11 001 011 CB ● ● ● ● ● ● 2 4 15 100 4
a b 110 101 5
SET b, (IX+d) (IX+d)b ← 1 11 011 101 DD ● ● ● ● ● ● 4 6 23 110 6
11 001 011 CB 111 7
← d →
a b 110 ニーモニック a
SET b, (IY+d) (IY+d)b ← 1 11 111 101 FD ● ● ● ● ● ● 4 6 23 SET 11
11 001 011 CB RES 10
← d →
a b 110
RES b, m mb ← 0
m = r, (HL),
(IX+d), (IY+d)
（注） mb のbはmの示すメモリ内容，またはレジスタのビット0～7を示す．
上記SETを基本形とし4種ある．
備考バイト数
Mサイクル数
Tステート数N H
ニーモニック オペレーションOPコード
フラグ
C Z P/V S
ジャンプ
76 543 210 HEX
JP nn PC ← nn 11 000 011 C3 ● ● ● ● ● ● 3 3 10 cc 条件
← n → 000 NZ
← n → 001 Z
JP cc, nn ccが真ならば 11 cc 010 ● ● ● ● ● ● 3 3 10 010 NC
PC ← nn ← n → 011 C
その他は次へ ← n → 100 PO
JR e PC ← PC+e 00 011 000 18 ● ● ● ● ● ● 2 3 12 101 PE
← e-2 → 110 P
JR C, e C=1ならば 00 111 000 38 ● ● ● ● ● ● 2 3 12 111 M
PC ← PC+e ← e-2 →
C=0ならば次へ 2 2 7 NZ : ノンゼロ
JR NC, e C=0ならば 00 110 000 30 ● ● ● ● ● ● 2 3 12 Z : ゼロ
PC ← PC+e ← e-2 → C : キャリ C=1ならば次へ 2 2 7 PO : パリティ奇数
JR Z, e Z=1ならば 00 101 000 28 ● ● ● ● ● ● 2 3 12 PE : パリティ偶数
PC ← PC+e ← e-2 → P : 正 Z=0ならば次へ 2 2 7 M : 負
JR NZ, e Z=0ならば 00 100 000 20 ● ● ● ● ● ● 2 3 12
PC ← PC+e ← e-2 →
Z=1ならば次へ 2 2 7
JP (HL) PC ← HL 11 101 001 E9 ● ● ● ● ● ● 1 1 4
JP (IX) PC ← IX 11 011 101 DD ● ● ● ● ● ● 2 2 8
11 101 001 E9
JP (IY) PC ← IY 11 111 101 FD ● ● ● ● ● ● 2 2 8
11 101 001 E9
DJNZ e B ← B-1 00 010 000 10 ● ● ● ● ● ● 2 3 13
B≠0ならば ← e-2 →
PC ← PC+e
B=0ならば次へ 2 2 8
(注) eはリラティブアドレシング・モードでの変位値． eは符号付2の補数値(-126～+129)．
備考バイト数
Mサイクル数
Tステート数
ニーモニック オペレーションOPコード
フラグ
C Z P/V S N H
コール／リターン
76 543 210 HEX
CALL nn (SP-1)←PCH 11 001 101 CD ● ● ● ● ● ● 3 5 17 cc 条件
(SP-2)←PCL ← n → 000 NZ
PC ← nn ← n → 001 Z
CALL cc, nn ccが真ならば 11 cc 100 ● ● ● ● ● ● 3 5 17 010 NC
CALL nnと ← n → 011 C
同じ ← n → 100 POその他なら次へ 3 3 10 101 PE
RET PCL←(SP) 11 001 001 C9 ● ● ● ● ● ● 1 3 10 110 P
PCH←(SP+1) 111 M
RET cc ccが真ならば 11 cc 000 ● ● ● ● ● ● 1 3 11
RETと同じ
その他なら次へ 1 1 5
RETI 11 101 101 ED ● ● ● ● ● ● 2 4 14
01 001 101 4D
RETN 11 101 101 ED ● ● ● ● ● ● 2 4 14 t p
01 000 101 45 000 00H
001 08H
RST p (SP-1)←PCH 11 t 111 ● ● ● ● ● ● 1 3 11 010 10H
(SP-2)←PCL 011 18H
PCH ← 0 100 20H
PCL ← P 101 28H
110 30H
111 38H
ノン・マスカブル割込みからのリターン
NZ : ノンゼロ Z : ゼロ C : キャリPO : パリティ奇数PE : パリティ偶数 P : 正 M : 負
ニーモニック オペレーションOPコード
割込みからのリターン
フラグ
C Z P/V S N H備考
バイト数
Mサイクル数
Tステート数
入力／出力
76 543 210 HEX
IN A, (n) A ← (n) 11 011 011 DB ● ● ● ● ● ● 2 3 11 n → A0～A7
← n → A → A8～A15
IN r, (C) r ← (C) 11 101 101 ED ● ↕ P ↕ 0 ↕ 2 3 12
01 r 000
INI (HL) ← (C) 11 101 101 ED ● ↕ X X 1 X 2 4 16 C → A0～A7
B ← B-1 10 100 010 A2 ① B → A8～A15
HL ← HL+1
INIR (HL) ← (C) 11 101 101 ED ● 1 X X 1 X 2 5 21 r レジスタ
B ← B-1 10 110 010 B2 000 B
HL ← HL+1 2 4 16 001 C
B=0まで繰返す 010 D
IND (HL) ← (C) 11 101 101 ED ● ↕ X X 1 X 2 4 16 011 E
B ← B-1 10 101 010 AA ① 100 H
HL ← HL-1 101 L
INDR (HL) ← (C) 11 101 101 ED ● 1 X X 1 X 2 5 21 111 A
B ← B-1 10 111 010 BA
HL ← HL-1 2 4 16
B=0まで繰返す
OUT (n), A (n) ← A 11 010 011 D3 ● ● ● ● ● ● 2 3 11 n → A0～A7
← n → A → A8～A15
OUT (C), r (C) ← r 11 101 101 ED ● ● ● ● ● ● 2 3 12
01 r 001
OUTI (C) ← (HL) 11 101 101 ED ● ↕ X X 1 X 2 4 16 C → A0～A7
B ← B-1 10 100 011 A3 ① B → A8～A15
HL ← HL+1
OTIR (C) ← (HL) 11 101 101 ED ● 1 X X 1 X 2 5 21
B ← B-1 10 110 011 B3
HL ← HL+1 2 4 16
B=0まで繰返す
OUTD (C) ← (HL) 11 101 101 ED ● ↕ X X 1 X 2 4 16
B ← B-1 10 101 011 AB ①
HL ← HL-1
OTDR (C) ← (HL) 11 101 101 ED ● 1 X X 1 X 2 5 21
B ← B-1 10 111 011 BB
HL ← HL-1 2 4 16
B=0まで繰返す
(注) ①B-1が0になればZフラグがセットされ，それ以外のときはリセットされる．
A0～15はアドレス・バス．
(B=0のとき)
(B≠0のとき)
(B=0のとき)
(B=0のとき)
(B≠0のとき)
(B=0のとき)
(B≠0のとき)
ニーモニック オペレーションOPコード
(B≠0のとき)
フラグ
C Z P/V S N H備考
バイト数
Mサイクル数
Tステート数
ADD A, s/ADC A, s 8ビット加算命令
SUB s/SBC A, s/CP
s/NEG
AND s
OR s/XOR s
INC s 8ビット・インクリメント命令
DEC s 8ビット・デクリメント命令
ADD dd,ss 16ビット加算命令
ADC HL,ss 16ビット加算命令（キャリー含む）
SBC HL,ss 16ビット減算命令（キャリー含む）
RLA/RLCA/RRA/RRCA ローテイト・アキュームレータ命令
RLS/RLC s/RR s ; R
RC s
ローテイト・シフト命令
SLA s/SRA s/SRL s
RLD/RRD ローテイト・デジット令
DAA 10進補正演算命令
CPL アキュムレータ反転命令
SCF キャリーセット命令
CCF キャリー反転命令
IN r, (C) 入力ポート指定命令
INI/IND/OUTI/OUTD
INIR/INDR/OTIR/OTDR
LDI/LDD
LDIR/LDDR
CPI/CPIR
CPD/CPDR
LD A,I/LD A,R IFFの内容をP/Vにコピー
BIT b, s Sのビットbの内容をZにコピー× × 0 ・× ↕ × 1
× IFF 0 ・↕ ↕ × 0
× ↕ 1 ・× ↕ × ×
ブロックI/O命令 B≠0ならばZ=0 , その他はZ=1
ブロック転送命令 BC≠0ならばP/V=1 , その他はP/V=0
ブロック・サーチ命令 A=(HL)ならばZ=1 , その他はZ=0 BC≠0ならばP/V=1 , その他はP/V=0
Ｄ．フラグレジスタ
キャリー
D7 D0
8ビット減算・比較・NEG命令
論理演算命令
× 0 0× × × 0
× ↕ 0 ・× × × 0
× × 1 ・× 1 × ×
× × 1 ・× ↕ × ×
× P 0 ・↕ ↕ × ↕
× ・ 0 ↕・ ・ × ×
× ・ 0 1・ ・ × 0
× ・ 1 ・・ ・ × 1
× P ・ ↕↕ ↕ × ↕
× P 0 ・↕ ↕ × 0
× P 0 ↕↕ ↕ × 0
× ・ 0 ↕・ ・ × 0
× V 1 ↕↕ ↕ × ×
× V 0 ↕↕ ↕ × ×
1 ・
・ ・ × × × ・ 0 ↕
↕
×
× V
V 0 ・↕ ↕ × ↕
0
↕ ↕ × 0 × P 0 0
1 × P 0
× V 1 ↕
↕
↕ ↕ ×
↕ ↕ ×
↕ ×
↕
コメント
↕ ↕ × ↕ × V 0 ↕
未定義
パリティ／オーバー
加算／減算
Z × H × P/V N C
P/V N CS Z M
D3 D2 D1 D0
S
D7 D6インストラクション
サイン
ゼロ
未定義
Halfキャリー
D5 D4
E. 機械語―ニーモニック対応表
NOP LD B,B ADD A,B RET NZ
LD BC,nn LD B,C ADD A,C POP BC
LD (BC),A LD B,D ADD A,D JP NZ,nn
INC BC LD B,E ADD A,E JP nn
INC B LD B,H ADD A,H CALL NZ,nn
DEC B LD B,L ADD A,L PUSH BC
LD B,n LD B,(HL) ADD A,(HL) ADD A,n
RLCA LD B,A ADD A,A RST 00H
EX AF,AF' LD C,B ADC A,B RET Z
ADD HL,BC LD C,C ADC A,C RET
LD A,(BC) LD C,D ADC A,D JP Z,nn
DEC BC LD C,E ADC A,E
INC C LD C,H ADC A,H CALL Z,nn
DEC C LD C,L ADC A,L CALL nn
LD C,n LD C,(HL) ADC A,(HL) ADC A,n
RRCA LD C,A ADC A,A RST 08H
DJNZ e LD D,B SUB B RET NC
LD DE,nn LD D,C SUB C POP DE
LD (DE),A LD D,D SUB D JP NC,nn
INC DE LD D,E SUB E OUT (n),A
INC D LD D,H SUB H CALL NC,nn
DEC D LD D,L SUB L PUSH DE
LD D,n LD D,(HL) SUB (HL) SUB n
RLA LD D,A SUB A RST 10H
JR e LD E,B SBC A,B RET C
ADD HL,DE LD E,C SBC A,C EXX
LD A,(DE) LD E,D SBC A,D JP C,nn
DEC DE LD E,E SBC A,E IN A,(n)
INC E LD E,H SBC A,H CALL C,nn
DEC E LD E,L SBC A,L
LD E,n LD E,(HL) SBC A,(HL) SBC A,n
RRA LD E,A SBC A,A RST 18H
JR NZ,e LD H,B AND B RET PO
LD HL,nn LD H,C AND C POP HL
LD (nn),HL LD H,D AND D JP PO,nn
INC HL LD H,E AND E EX (SP),HL
INC H LD H,H AND H CALL PO,nn
DEC H LD H,L AND L PUSH HL
LD H,n LD H,(HL) AND (HL) AND n
DAA LD H,A AND A RST 20H
JR Z,e LD L,B XOR B RET PE
ADD HL,HL LD L,C XOR C JP (HL)
LD HL,(nn) LD L,D XOR D JP PE,nn
DEC HL LD L,E XOR E EX DE,HL
INC L LD L,H XOR H CALL PE,nn
DEC L LD L,L XOR L
LD L,n LD L,(HL) XOR (HL) XOR n
CPL LD L,A XOR A RST 28H
JR NC,e LD (HL),B OR B RET P
LD SP,nn LD (HL),C OR C POP AF
LD (nn),A LD (HL),D OR D JP P,nn
INC SP LD (HL),E OR E DI
INC (HL) LD (HL),H OR H CALL P,nn
DEC (HL) LD (HL),L OR L PUSH AF
LD (HL),n HALT OR (HL) OR n
SCF LD (HL),A OR A RST 30H
JR C,e LD A,B CP B RET M
ADD HL,SP LD A,C CP C LD SP,HL
LD A,(nn) LD A,D CP D JP M,nn
DEC SP LD A,E CP E EI
INC A LD A,H CP H CALL M,nn
DEC A LD A,L CP L
LD A,n LD A,(HL) CP (HL) CP nCCF LD A,A CP A RST 38H
機械語 ⇔ ニーモニック000102
C0
C1
C2
030405060708090A0B0C0D0E0F101112131415161718191A1B1C1D1E1F202122232425262728292A2B2C2D2E2F303132333435363738393A3B3C3D3E3F
404142434445464748494A4B4C4D4E4F505152535455565758595A5B5C5D5E5F606162636465666768696A6B6C6D6E6F7071
79
727374
767778
75
7A7B7C7D7E7F
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BEBF
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F8
F9
FA
F3
F4
F5
F6
FF
FB
FC
FD
FE
F7
RLC B BIT 0,B RES 0,B CB 0,B
RLC C BIT 0,C RES 0,C CB 0,C
RLC D BIT 0,D RES 0,D CB 0,D
RLC E BIT 0,E RES 0,E CB 0,E
RCL H BIT 0,H RES 0,H CB 0,H
RLC L BIT 0,L RES 0,L CB 0,L
RLC (HL) BIT 0,(HL) RES 0,(HL) CB 0,(HL)
RLC A BIT 0,A RES 0,A CB 0,A
RRC B BIT 1,B RES 1,B CB 1,B
RRC C BIT 1,C RES 1,C CB 1,C
RRC D BIT 1,D RES 1,D CB 1,D
RRC E BIT 1,E RES 1,E CB 1,E
RRC H BIT 1,H RES 1,H CB 1,H
RRC L BIT 1,L RES 1,L CB 1,L
RRC (HL) BIT 1,(HL) RES 1,(HL) CB 1,(HL)
RRC A BIT 1,A RES 1,A CB 1,A
RL B BIT 2,B RES 2,B CB 2,B
RL C BIT 2,C RES 2,C CB 2,C
RL D BIT 2,D RES 2,D CB 2,D
RL E BIT 2,E RES 2,E CB 2,E
RL H BIT 2,H RES 2,H CB 2,H
RL L BIT 2,L RES 2,L CB 2,L
RL (HL) BIT 2,(HL) RES 2,(HL) CB 2,(HL)
RL A BIT 2,A RES 2,A CB 2,A
RR B BIT 3,B RES 3,B CB 3,B
RR C BIT 3,C RES 3,C CB 3,C
RR D BIT 3,D RES 3,D CB 3,D
RR E BIT 3,E RES 3,E CB 3,E
RR H BIT 3,H RES 3,H CB 3,H
RR L BIT 3,L RES 3,L CB 3,L
RR (HL) BIT 3,(HL) RES 3,(HL) CB 3,(HL)
RR A BIT 3,A RES 3,A CB 3,A
SLA B BIT 4,B RES 4,B CB 4,B
SLA C BIT 4,C RES 4,C CB 4,C
SLA D BIT 4,D RES 4,D CB 4,D
SLA E BIT 4,E RES 4,E CB 4,E
SLA H BIT 4,H RES 4,H CB 4,H
SLA L BIT 4,L RES 4,L CB 4,L
SLA (HL) BIT 4,(HL) RES 4,(HL) CB 4,(HL)
SLA A BIT 4,A RES 4,A CB 4,A
SRA B BIT 5,B RES 5,B CB 5,B
SRA C BIT 5,C RES 5,C CB 5,C
SRA D BIT 5,D RES 5,D CB 5,D
SRA E BIT 5,E RES 5,E CB 5,E
SRA H BIT 5,H RES 5,H CB 5,H
SRA L BIT 5,L RES 5,L CB 5,L
SRA (HL) BIT 5,(HL) RES 5,(HL) CB 5,(HL)
SRA A BIT 5,A RES 5,A CB 5,A
BIT 6,B RES 6,B CB 6,B
BIT 6,C RES 6,C CB 6,C
BIT 6,D RES 6,D CB 6,D
BIT 6,E RES 6,E CB 6,E
BIT 6,H RES 6,H CB 6,H
BIT 6,L RES 6,L CB 6,L
BIT 6,(HL) RES 6,(HL) CB 6,(HL)
BIT 6,A RES 6,A CB 6,A
SRL B BIT 7,B RES 7,B CB 7,B
SRL C BIT 7,C RES 7,C CB 7,C
SRL D BIT 7,D RES 7,D CB 7,D
SRL E BIT 7,E RES 7,E CB 7,E
SRL H BIT 7,H RES 7,H CB 7,H
SRL L BIT 7,L RES 7,L CB 7,L
SRL (HL) BIT 7,(HL) RES 7,(HL) CB 7,(HL)SRL A BIT 7,A RES 7,A CB 7,A7F3F
FC
FD
FEFF
BC
BD
BEBF
F8
F9
FA
FB
F4
F5
F6
F7
F0
F1
F2
F3
EC
ED
EE
EF
E8
E9
EA
EB
E4
E5
E6
E7
E0
E1
E2
E3
DC
DD
DE
DF
D8
D9
DA
DB
D4
D5
D6
D7
D0
D1
D2
D3
CC
CD
CE
CF
C8
C9
CA
CB
C4
C5
C6
C7
C0
C1
C2
C3
B8
B9
BA
BB
B4
B5
B6
B7
B0
B1
B2
B3
AC
AD
AE
AF
A8
A9
AA
AB
A4
A5
A6
A7
A0
A1
A2
A3
9C
9D
9E
9F
98
99
9A
9B
94
95
96
97
90
91
92
93
8C
8D
8E
8F
83
89
8A
8B
84
85
86
87
88
73747576
7E
7778797A7B7C7D
6A
7172
6B6C6D6E6F70
66676869
62636465
5E5F6061
5A5B5C5D
56575859
52535455
43
4F5051
4445464748
4C
3C3D
33343536
2F30
3E
3738393A
3132
3B
2B2C2D2E
2728292A
23242526
1F202122
1B1C1D1E
1718191A
13141516
0F101112
0B0C0D0E
0708090A
03040506
CB xx000102
404142
80
81
82
4D4E
494A4B
09 ADD IX,BC 40 IN B,(C) 09 ADD IY,CB19 ADD IX,DE 41 OUT (C),B 19 ADD IY,DE21 LD IX,nn 42 SBC HL,BC 21 LD IY,nn22 LD (nn),IX 43 LD (nn),BC 22 LD (nn),IY23 INC IX 44 NEG 23 INC IY29 ADD IX,HL 45 RETN 29 ADD IY,HL2A LD IX,(nn) 46 IM 0 2A LD IY,(nn)2B DEC IX 47 LD I,A 2B DEC IY34 INC (IX+d) 48 IN C,(C) 34 INC (IY+d)35 DEC (IX+d) 49 OUT (C),C 35 DEC (IY+d)36 LD (IX+d),n 4A ADC HL,BC 36 LD (IY+d),n39 ADD IX,SP 4B LD BC,(nn) 39 ADD IY,SP46 LD B,(IX+d) 4D RETI 46 LD B,(IY+d)4E LD C,(IX+d) 4F LD R,A 4E LD C,(IY+d)56 LD D,(IX+d) 50 IN D,(C) 56 LD D,(IY+d)5E LD E,(IX+d) 51 OUT (C),D 5E LD E,(IY+d)66 LD H,(IX+d) 52 SBC HL,DE 66 LD H,(IY+d)6E LD L,(IX+d) 53 LD (nn),DE 6E LD L,(IY+d)70 LD (IX+d),B 56 IM 1 70 LD (IY+d),B71 LD (IX+d),C 57 LD A,I 71 LD (IY+d),C72 LD (IX+d),D 58 IN E,(C) 72 LD (IY+d),D73 LD (IX+d),E 59 OUT (C),E 73 LD (IY+d),E74 LD (IX+d),H 5A ADC HL,DE 74 LD (IY+d),H75 LD (IX+d),L 5B LD DE,(nn) 75 LD (IY+d),L77 LD (IX+d),A 5E IM 2 77 LD (IY+d),A7E LD A,(IX+d) 5F LD A,R 7E LD A,(IY+d)86 ADD A,(IX+d) 60 IN H,(C) 86 ADD A,(IY+d)8E DC A,(IX+d) 61 OUT (C),H 8E DC A,(IY+d)96 SUB (IX+d) 62 SBC HL,HL 96 SUB (IY+d)9E SBC A,(IX+d) 67 RRD 9E SBC A,(IY+d)A6 AND (IX+d) 68 IN L,(C) A6 AND (IY+d)AE XOR (IX+d) 69 OUT (C),L AE XOR (IY+d)B6 OR (IX+d) 6A ADC HL,HL B6 OR (IY+d)BE CP (IX+d) 6F RLD BE CP (IY+d)CB d 06 RLC (IX+d) 72 SBC HL,SP CB d 06 RLC (IY+d)CB d 0E RRC (IX+d) 73 LD (nn),SP CB d 0E RRC (IY+d)CB d 16 RL (IX+d) 78 IN A,(C) CB d 16 RL (IY+d)CB d 1E RR (IX+d) 79 OUT (C),A CB d 1E RR (IY+d)CB d 26 SLA (IX+d) 7A ADC HL,SP CB d 26 SLA (IY+d)CB d 2E SRA (IX+d) 7B LD SP,(nn) CB d 2E SRA (IY+d)CB d 3E SRL (IX+d) A0 LDI CB d 3E SRL (IY+d)CB d 46 BIT 0,(IX+d) A1 CPI CB d 46 BIT 0,(IY+d)CB d 4E BIT 1,(IX+d) A2 INI CB d 4E BIT 1,(IY+d)CB d 56 BIT 2,(IX+d) A3 OUTI CB d 56 BIT 2,(IY+d)CB d 5E BIT 3,(IX+d) A8 LDD CB d 5E BIT 3,(IY+d)CB d 66 BIT 4,(IX+d) A9 CPD CB d 66 BIT 4,(IY+d)CB d 6E BIT 5,(IX+d) AB IND CB d 6E BIT 5,(IY+d)CB d 76 BIT 6,(IX+d) AC OUTD CB d 76 BIT 6,(IY+d)CB d 7E BIT 7,(IX+d) B0 LDIR CB d 7E BIT 7,(IY+d)CB d 86 RES 0,(IX+d) B1 CPIR CB d 86 RES 0,(IY+d)CB d 8E RES 1,(IX+d) B2 INIR CB d 8E RES 1,(IY+d)CB d 96 RES 2,(IX+d) B3 OTIR CB d 96 RES 2,(IY+d)CB d 9E RES 3,(IX+d) B8 LDDR CB d 9E RES 3,(IY+d)CB d A6 RES 4,(IX+d) B9 CPDR CB d A6 RES 4,(IY+d)CB d AE RES 5,(IX+d) BA INDR CB d AE RES 5,(IY+d)CB d B6 RES 6,(IX+d) BB OTDR CB d B6 RES 6,(IY+d)CB d BE RES 7,(IX+d) CB d BE RES 7,(IY+d)CB d C6 SET 0,(IX+d) CB d C6 SET 0,(IY+d)CB d CE SET 1,(IX+d) CB d CE SET 1,(IY+d)CB d D6 SET 2,(IX+d) CB d D6 SET 2,(IY+d)CB d DE SET 3,(IX+d) CB d DE SET 3,(IY+d)CB d E6 SET 4,(IX+d) CB d E6 SET 4,(IY+d)CB d EE SET 5,(IX+d) CB d EE SET 5,(IY+d)CB d F6 SET 6,(IX+d) CB d F6 SET 6,(IY+d)CB d FE SET 7,(IX+d) CB d FE SET 7,(IY+d)E1 POP IX E1 POP IYE3 EX (SP),IX E3 EX (SP),IYE5 PUSH IX E5 PUSH IYE9 JP (IX) E9 JP (IY)F9 LD SP,IX F9 LD SP,IY
DD xx ED xx FD xx
HEX1HEX0
NUL DLE SP 0 @ P p
SOH DC1 ! 1 A Q a q
STX DC2 " 2 B R b r
ETX DC3 # 3 C S c s
EOT DC4 $ 4 D T d t
ENQ NAK % 5 E U e u
ACK SYN & 6 F V f v
BEL ETB'
7 G W g w
BS CAN ( 8 H X h x
HT EM ) 9 I Y i y
LF SUB * : J Z j z
VT ESC + ; K [ k {
FF FS , < L \ l |
CR GS - = M ] m }
SO RS . > N ^ n ~
SI US / ? O _ o DEL
14
15
F. ASCIIコード表
10
11
12
13
6
7
8
9
7
3
4
5
3 4 5 60
2
1 2
0
1
下位上位
00 01 01 03 04 05 06 07 08 09
0A 0B 0C 0D 0E 0F 10 11 12 13
14 15 16 17 18 19 1A 1B 1C 1D
1E 1F 20 21 22 23 24 25 26 27
28 29 2A 2B 2C 2D 2E 2F 30 31
32 33 34 35 36 37 38 39 3A 3B
3C 3D 3E 3F 40 41 42 43 44 45
46 47 48 49 4A 4B 4C 4D 4E 4F
50 51 52 53 54 55 56 57 58 59
5A 5B 5C 5D 5E 5F 60 61 62 63
64 65 66 67 68 69 6A 6B 6C 6D
6E 6F 70 71 72 73 74 75 76 77
78 79 7A 7B 7C 7D 7E 7F 80 81
82 83 84 85 86 87 88 89 8A 8B
8C 8D 8E 8F 90 91 92 93 94 95
96 97 98 99 9A 9B 9C 9D 9E 9F
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
AA AB AC AD AE AF B0 B1 B2 B3
B4 B5 B6 B7 B8 B9 BA BB BC BD
BE BF C0 C1 C2 C3 C4 C5 C6 C7
C8 C9 CA CB CC CD CE CF D0 D1
D2 D3 D4 D5 D6 D7 D8 D9 DA DB
DC DD DE DF E0 E1 E2 E3 E4 E5
E6 E7 E8 E9 EA EB EC ED EE EF
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9
FA FB FC FD FE FF
230
240
250
G. 10進-16進変換表
190
200
210
220
150
160
170
180
7 82
80
90
100
110
40
9
140
130
3 4 5 6
120
0 1
50
60
70
0
10
20
30
上位
下位
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47
48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63
64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79
80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95
96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111
112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127
128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143
144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159
160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175
176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191
192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207
208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223
224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239
240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255
10進 16進 2進
05
04
03
02
00000100
00000101
4
09
08
07
06
0D
0C
0B
0A
0F
0E
00001100
00001101
00001110
00001111
00001000
00001001
00001010
00001011
00000110
00000111
3
00000001
00000011
01
00000010
7
6
5
2
15
14
13
12
11
10
9
8
H. 16進-10進変換表
I. 10進-16進-2進変換表
0
1
00 00000000
C D E F
E
F
0 1
A
B
C
D
6
7
8
9
2
3
4
5
0
1
6 72 3 4 5 8 9 A B
Z-80 CORDING SHEET
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
LINE No ADDRESS MACHINE CODE LABEL
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
／
42
MNEMONIC OPERAND COMMENT
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
PROGRAM PAGEDATECORDER
｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜ ｜
Ｚ-８
０ Ｃ
ＯＲ
ＤＩＮ
Ｇ Ｓ
ＨＥ
ＥＴ
1 8 9 16 17 28 29
