Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 1

Arquitetura de Sistemas Arquitetura de Sistemas OperacionaisOperacionais

Técnico em Informática Técnico em Informática Turmas: MBI1 e NBI1Turmas: MBI1 e NBI1

Conceitos de Hardware e SoftwareConceitos de Hardware e Software

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 2

Sumário

• Hardware– Processador, memória principal, cache e memória

secundária– Dispositivos de E/S e barramento– Pipelining e arquiteturas RISC e CISC– Análise de desempenho

• Software– Compilador, interpretador e linker– Loader e depurador– Interpretador de comandos e linguagem de

controle– Ativação/desativação do sistema

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 3

Hardware

• Sistema computacional

M em óriaPr in cip a l

D ispo sitivo sd e E/ S

Processad o r / U C P

U n id ad e Lóg icae A ri tm ética

Reg istra do res

U n id ad e deC on tro le

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 4

Processador

• Unidade Central de Processamento (UCP)

• Unidade de Controle (UC)• Unidade Lógica e Aritmética (ULA)• Clock• Registradores

– CI ou PC– AP ou SP– PSW (registrador de status)

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 5

Processador

• Unidade Central de Processamento (UCP)– Gerencia todo o sistema computacional– Composto por:

•Unidade de controle (UC)•Unidade lógica e aritmética (ULA)•Registradores

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 6

Processador

• Unidade de Controle (UC)• Gerencia as atividades de todos os

componentes do computador, como gravação de dados em disco ou a busca de instruções na memória

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 7

Processador

• Unidade Lógica e Aritmética (ULA)– Responsável por operações lógicas (testes

e comparações) e aritméticas (expressões matemáticas)

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 8

Processador

• Clock– A Unidade de Controle da UCP envia a

todos os componentes do computador um sinal elétrico regular - o pulso de "clock" - que fornece uma referência de tempo para todas as atividades e permite o sincronismo das operações internas. O clock é um pulso alternado de sinais de tensão, gerado pelos circuitos de relógio (composto de um cristal oscilador e circuitos auxiliares).

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 9

Processador• Registradores

– Dispositivos com a função principal de armazenar dados temporariamente. Memória de alta velocidade interna do processador. Capacidade de armazenamento baixa e alto custo

– Tipos de registradores:• Contador de instruções (CI) ou program counter (PC)

– Contém o endereço da próxima instrução que o processador deve buscar e executar

• Apontador da pilha (AP) ou stack pointer (SP)– Contém o endereço de memória do topo da pilha,

estrutura de dados onde o SO mantém informações sobre os programas que estão sendo executados e foram interrompidos

• Registrador de status ou program status word (PSW)– Armazena informações sobre a execução de

instruções, como a ocorrência de overflow

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 10

overflow

• Na informática, buffer overflow ou transbordamento de dados acontece quando o tamanho de um buffer ultrapassa sua capacidade máxima de armazenamento.

• Se o programa não foi adequadamente escrito, esse excesso de dados pode acabar sendo armazenado em áreas de memória próximas, corrompendo dados ou travando o programa.

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 11

Memória Principal

• Memória principal com 64 Kbytes

célu la = 8 b its

end

ereç

os

0

2 - 116

2

1

i n s t r u ç ã o o u d a d o

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 12

Memória Principal

• Memória principal com 64 Kbytes– Composta por unidades de acesso

chamadas células. Cada célula é composta por um determinado número de bits

– O acesso ao conteúdo de uma célula é realizado através da especificação de um endereço (ponteiro)

– A memória principal é caracterizada pela volatilidade

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 13

Memória Cache

• Volátil• Alta velocidade• Pequena capacidade• Alto custo• Cache hit (dado encontrado na

memória cache) e cache miss (dado não encontrado em cache, a busca é efetuada na memória principal)

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 14

Memória Secundária

• Rel. dispositivos de armazenamento

m a io rca pa cid ad e d e

a rm a zena m en to

m a io r custo evelocida ded e acesso

M em ór ia Secu nd á r ia

M em ór ia C ache

M em ór ia Pr in cip a l

Reg istrad o res

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 15

Dispositivos de E/S

• Memória secundária– Discos– Fitas magnéticas

• Interface usuário-máquina– Teclados– Monitores– Impressoras– Plotters

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 16

Barramento

• Barramentos UCP-memória-E/S

Barram ento processa dor -m em ória

Ba

rra

me

nto

de

E/S

Ba

rra

me

nto

de

E/S

A da ptado r A da ptado r

M em ó r iaPr in cip a l

U C P

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 17

Barramento

• Barramento de backplane

Barram ento processa dor -m em ória

Ba

rra

me

nto

de

E/S

Ba

rra

me

nto

de

E/S

A da ptado r A da ptado r

M em ó r iaPr in cip a lU C P

A da ptado r

Ba

rra

me

nto

de

ba

ckp

lan

e

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 18

Barramento• Barramento ou bus é um meio físico de comunicação

entre as unidades funcionais de um sistema computacional

• São classificados em 3 tipos:– Processador-memória

• Curta extensão e alta velocidade. Transferência de informação entre processador e memória. Ex.: PCI

– E/S• Possuem maior extensão e permitem a conexão de

diferentes dispositivos. Ex.: SCSI– Backplane

• O barramento E/S não se conecta diretamente ao barramento processador-memória. O barramento de backplane é utilizado para efetuar esta conexão. A vantagem é a redução do número de adaptadores existentes no barramento processador-memória e baixo custo.

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 19

Pipelining

• Pipeline em quatro estágios

U nida de de b usca d ainstru çã o

P1 P4P3P2

A na lisad o rd a

instru çã o

U nida de de b usca d os

d ado s

U nida de de execu ção da

instru çã o

Instr.1 Instr.2 Instr.3 Instr.4 Instr.5 Instr.6 Instr.7

Instr.1 Instr.2 Instr.3 Instr.4 Instr.5 Instr.6

Instr.1 Instr.2 Instr.3 Instr.4 Instr.5

Instr.1 Instr.2 Instr.3 Instr.4

P1

P2

P3

P4

tem po

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 20

Arquiteuras RISC e CISC

• Máquina de níveis

U ti ltá rio s

C ircu ito s Eletrôn icos

M icrop ro gram açã o

Lin gu ag em d e M áq uin a

Arq

uit

etu

raR

ISC

Sistem a O p eracion a l

A p lica tivos

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 21

Arquiteuras RISC e CISC

• RISC (Reduced Instruction Set Computer)– Possui poucas instruções de máquina– Geralmente estas instruções não acessam

a memória principal– Grande número de registradores– Devido às características acima, a

implementação do pipelining é facilitada

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 22

Arquiteuras RISC e CISC

• CISC (Complex Instruction Set Computer)– Possui instruções complexas que são

interpretadas por microprogramas– Pequeno número de registradores– Devido às características acima, a

implementação do pipelining é dificultada

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 23

Tradutor

• Tradutor: montador e compilador

p rog ram a fon te p rog ram a ob jetoTrad u to r

C om pila do r

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 24

Linker

• Linker

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 25

Depurador

• Permite acompanhar a execução de um programa e detectar erros

• Visualização e alteração de variáveis• Breakpoints - Pontos de paradas dentro

do sistema• Watchpoints – Alerta quando o

conteúdo de uma variável for alterada.

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 26

Interpretador de Comandos

• Interpretador de comandos ou shell permite ao usuário interagir com o sistema

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 27

Ativação/Desativação do SO

• Ativação do sistema

D isco M em ó r iaPr in cip a l

bo o t

SistemaO pera cio na l

Á rea d oSistema

O pera cio na l

Arq

uit

etu

ra d

e S

iste

mas

Opera

cionais

– C

EEF

Cap. 2 – Conceitos de HW e SW 28

Lista 2