7/25/2019 Arhitektura_racunala
1/3
Naziv predmeta Arhitektura raunala
Kod
Vrsta predavanja i vjebe
Razinaosnovna
Godina II. Semestar IV.
ECTS
(uz odgovarajue
obrazloenje
5 ECTS30 k. sati predavanja i 30 k. sati vjebi ! "5 sati ! #.5
ECTS"5 sati sa$ostalno% rada u& kon&ulta'ije ! #.5 ECTS30
sati prouavanje literature ! # ECTS30 sati i&rada &avrno%
rada ! # ECTS
Nastavni! do'.dr.s'. Andrina (rani)* dipl.in%.
Kompeten"ije
!oje se stje#uStje'anje te$eljnih &nanja o arhitekturi
raunala* te nje&ino% utje'aja na sveaspekte raunarstva. +red$et
osi%urava ra&u$ijevanje,- strukture i or%ani&a'ije
raunalnih sustava*
- te$eljnih kon'epata i prin'ipa di&ajniranja pri$ijenjenih
kodarhitekture raunala*
- interak'ije i&$e-u pro%ra$ske podrke i sklopvske opre$e*
kao inaina i&vo-enja pro%ra$a*
- aktualnih trendova i budu)ih s$jerova u arhitekturi
raunala.
$reduvjeti za
upise postoje /or$alni preduvjeti
Sadraj Te$eljna teorijska i praktina &nanja o arhitekturi i
or%ani&a'iji raunala.Sadraj kole%ija ukljuuje, de/ini'iju i
klasi/ika'iju arhitekture raunala*arhitektonske i tehnoloke
%enera'ije raunala* standardnu arhitekturu$ikropro'esora upravljaka
jedini'a* arit$etiko1lo%ika jedini'a*aku$ulator* re%istri op)e
na$jene* adresni re%istri* unutranja sabirni'a2*
podrobniji dija%ra$ /a&e +ribavi1I&vri* sabirni'e
podatkovna* adresna*upravljaka2* $e$orijsku hijerarhiju*
ula&no1i&la&ne $e-usklopove*&naajke ISC i CISC
arhitekture raunala.
$reporu#ena
literatura
- S. ibari)*Arhitektura mikroprocesora* Tehnika knji%a*
4a%reb*
#0.- 6. 7. 8enness9 and :. +atterson, Computer Architecture,
A Quantitative Approach* ;or%an
7/25/2019 Arhitektura_racunala
3/3
$rere/uisites o /or$al prereGuisites
Course "ontents >unda$ental theoreti'al and pra'ti'al
knoFled%e about 'o$puterar'hite'ture and its or%ani&ation* here
in'ludin%, de/inition and'lassi/i'ation o/ 'o$puter ar'hite'ture*
'o$puter te'hnolo%i'al and
ar'hite'tural %enerations* $i'ropro'essor standard internal
ar'hite'ture'ontrol unit* arith$eti'al and lo%i'al unit*
a''u$ulators2* %eneral purposere%isters* address re%isters*
internal bus2* detailed dia%ra$ o/ the >et'h1Ee'ute phases*
buses data bus* address bus* 'ontrol bus2* hierar'hi'al$e$or9
or%ani&ation* input1output devi'es* ISC and CISC
'o$puterar'hite'ture 'hara'teristi's.
Re"ommended
reading- S. ibari)*Arhitektura mikroprocesora* Tehnika knji%a*
4a%reb*
#0.
- S. ibari)*Naprednije arhitekture mikroprocesora* Ele$ent*
4a%reb*
=. i&danje* #?.- 6. 7. 8enness9 and :. +atterson, Computer
Architecture,
A Quantitative Approach* ;or%an
