ADP5050 - Analog Devices

Rev. 0 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com

ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供

的最新英文版数据手册。

典型应用电路

CHANNEL 2BUCK REGULATOR

(1.2A/2.5A/4A)


(1.2A)

OSCILLATORINT VREG100mA

Q1

Q2

L1

L2

VREG

SYNC/MODE

RT

FB1

BST1

SW1

DL1

PGND

DL2

SW2

BST2

FB2

L3

BST3

SW3

FB3

PGND3

ALERT

L4

BST4

SW4

FB4

PGND4

nINT

VREG

PVIN1

COMP1

EN1

PVIN2

COMP2

EN2

PVIN3

SS34

COMP3

EN3

VDDIO

PVIN4

COMP4

EN4

SCLSDA

C2

C1

C4

C3

C5

C6 C7

C8 C9

C10

C11

C12

C13

4.5V TO 15V

VOUT1

VOUT2

VOUT3

VOUT4

RILIM1

RILIM2

I2CPWRGD

VREG

EXPOSED PAD

SS12

C0

VDD

CHANNEL 5200mA LDO

REGULATORFB5

PVIN5

EN5

VOUT5

C14 C15

VOUT51.7V TO 5.5V

ADP5050


(1.2A/2.5A/4A)


(1.2A)

1089

9-00

1

图1.

带四通道降压调节器和200 mA LDO调节器的5通道集成式电源解决方案

ADP5050产品特性宽输入电压范围：4.5 V至15 V 输出精度：±1.5%(整个温度范围内) 可调开关频率范围：250 kHz至1.4 MHz 可调/固定输出选项，可通过工厂熔丝或I2C接口调节 I2C接口，支持故障条件中断电源调节

通道1和通道2：带低端FET驱动器的可编程1.2 A/2.5 A/4 A同步降压调节器

通道3和通道4：1.2 A同步降压调节器通道5：200 mA低压差(LDO)调节器

8 A单通道输出(通道1和通道2并联工作) 通道1和通道4具有动态电压调整(DVS)功能精密使能，0.8 V精确阈值有源输出放电开关步进90°的可编程错相各通道均可选择FPWM或PSM模式频率同步输入或输出针对OVP/OCP故障提供可选的闩锁保护所选通道的电源良好指示低输入电压检测结温过热检测 UVLO、OCP和TSD保护 48引脚7 mm × 7 mm LFCSP封装结温范围：−40°C至+125°C

应用小型蜂窝基站 FPGA和处理器应用安防和监控医疗应用

概述 ADP5050在一个48引脚LFCSP封装中集成了四个高性能降

压调节器和一个200 mA低压差(LDO)调节器，可满足严苛的

性能和电路板空间要求。器件可直接连接高达15 V的输入电

压，无需使用前置调节器。

通道1和通道2集成高端功率MOSFET和低端MOSFET驱动

器。外部NFET可用于低端功率器件，以优化解决方案的

效率并提供1.2 A、2.5 A或4 A的可编程输出电流。以并联配

置方式组合通道1和通道2可提供高达8 A的单路输出电流。

通道3和通道4同时集成高端和低端MOSFET，以提供1.2 A输出电流。

ADP5050的开关频率可编程或同步至外部时钟。ADP5050的每个通道均集成一个精密使能引脚，可方便地设置上电

时序或改变可调节UVLO阈值。

ADP5050集成通用LDO调节器，具有低静态电流和低压差

特性，提供高达200 mA的输出电流。

可选I2C接口为用户提供灵活的配置选项，包括可调节和固

定输出电压选项、结温过热报警、低输入电压检测和动态

电压调节(DVS)。

https://form.analog.com/Form_Pages/feedback/documentfeedback.aspx?doc=ADP5050.pdf&product=ADP5050&rev=0

http://www.analog.com/en/content/technical_support_page/fca.html

http://www.analog.com/zh/adp5050





Rev. 0 | Page 2 of 60

目录

产品特性 ......................................................................................... 1应用.................................................................................................. 1典型应用电路 ................................................................................ 1概述.................................................................................................. 1修订历史 ......................................................................................... 3详细功能框图 ................................................................................ 4技术规格 ......................................................................................... 5

降压调节器规格....................................................................... 6LDO调节器规格 ...................................................................... 8I2C接口时序规格 ..................................................................... 9

绝对最大额定值.......................................................................... 10热阻 .......................................................................................... 10ESD警告................................................................................... 10

引脚配置和功能描述 ................................................................. 11典型工作特性 .............................................................................. 13工作原理 ....................................................................................... 19

降压调节器工作模式............................................................ 19可调和固定输出电压............................................................ 20动态电压调整(DVS).............................................................. 20内部调节器(VREG和VDD)................................................. 20独立电源应用 ......................................................................... 20低端器件选择 ......................................................................... 21自举电路.................................................................................. 21有源输出放电开关 ................................................................ 21精密使能.................................................................................. 21振荡器 ...................................................................................... 21同步输入/输出 ....................................................................... 22软启动 ...................................................................................... 23并联操作.................................................................................. 23带预充电输出的启动............................................................ 23限流保护.................................................................................. 24折频 .......................................................................................... 24打嗝保护.................................................................................. 24闩锁保护.................................................................................. 24欠压闭锁(UVLO)................................................................... 25电源良好功能 ......................................................................... 25中断功能.................................................................................. 25

热关断 ...................................................................................... 26过热检测.................................................................................. 26低输入电压检测..................................................................... 26LDO调节器 ............................................................................. 26

I2C接口 .......................................................................................... 27SDA和SCL引脚....................................................................... 27I2C地址 ..................................................................................... 27自清零寄存器位..................................................................... 27I2C接口时序图........................................................................ 28

应用信息 ....................................................................................... 29ADIsimPower设计工具......................................................... 29可调输出电压编程 ................................................................ 29电压转换限制 ......................................................................... 29限流设置.................................................................................. 29软启动设置 ............................................................................. 30电感选择.................................................................................. 30输出电容选择 ......................................................................... 30输入电容选择 ......................................................................... 31低端功率器件选择 ................................................................ 31UVLO输入编程 ...................................................................... 31补偿器件设计 ......................................................................... 32功耗 .......................................................................................... 32结温 .......................................................................................... 33

设计示例 ....................................................................................... 34设置开关频率 ......................................................................... 34设置输出电压 ......................................................................... 34设置电流限值 ......................................................................... 34选择电感.................................................................................. 34选择输出电容 ......................................................................... 35选择低端MOSFET................................................................. 35设计补偿网络 ......................................................................... 35选择软启动时间..................................................................... 35选择输入电容 ......................................................................... 35推荐外部器件 ......................................................................... 36

电路板布局建议.......................................................................... 37典型应用电路 .............................................................................. 38寄存器映射................................................................................... 41

ADP5050


ADP5050

寄存器描述................................................................................... 42寄存器1：PCTRL(通道使能控制)，地址0x01 .................................................................................. 42寄存器2：VID1(通道1的VID设置)，地址0x02 .................................................................................. 42寄存器3：VID23(通道2和通道3的VID设置)，地址0x03 .................................................................................. 43寄存器4：VID4(通道4的VID设置)，地址0x04 .................................................................................. 43寄存器5：DVS_CFG(通道1和通道4的DVS配置)，地址0x05 .................................................................................. 44寄存器6：OPT_CFG(FPWM/PSM模式和

输出放电功能配置)，地址0x06 ......................................... 45寄存器7：LCH_CFG(短路闩锁和过压闩锁配置)，地址0x07 .................................................................................. 46寄存器8：SW_CFG(开关频率和相移配置)，地址0x08 .................................................................................. 47寄存器9：TH_CFG(温度警告和低VIN警告阈值配置)，地址0x09 ................ 48

寄存器10：HICCUP_CFG(打嗝配置)，地址0x0A ........................................................ 49寄存器11：PWRGD_MASK(PWRGD引脚的通道屏蔽配置)，地址0x0B................... 50寄存器12：LCH_STATUS(闩锁状态回读)，地址0x0C ................................................................................. 51寄存器13：STATUS_RD(状态回读)，地址0x0D................................................................................. 51寄存器14：INT_STATUS(中断状态回读)，地址0x0E.................................................................................. 52寄存器15：INT_MASK(中断屏蔽配置)，地址0x0F...................................................................................53寄存器17：DEFAULT_SET(默认复位)，地址0x11........ 53

工厂编程选项 .............................................................................. 54工厂默认选项 ......................................................................... 56

外形尺寸 ....................................................................................... 57订购指南.................................................................................. 57

修订历史 2013年5月—修订版0：初始版


详细功能框图

Q1

QDG1

QPWRGD

QDG3

UVLO1 PVIN1

SW1

BST1

VREG

VREG

DRIVER

DRIVER

PGND

DL1

CONTROL LOGICAND MOSFETDRIVER WITHANTICROSS

PROTECTION

CONTROL LOGICAND MOSFETDRIVER WITHANTICROSS

PROTECTION

EN1

0.8V

1MΩ

HICCUPAND

LATCH-OFFOCP

COMP1

FB1

0.8V

CLK1

SLOPECOMP

CLK1

0.72V PWRGD1

ZEROCROSS

CURRENT-LIMITSELECTION

FREQUENCYFOLDBACK

+

–

+

–

+

–

–

+

+

–

+

–

+

–

CHANNEL 1 BUCK REGULATOR

DUPLICATE CHANNEL 1


CURRENT BALANCE

EN2

COMP2

FB2

DL2

PVIN2

SW2

BST2

DIS

CH

AR

GE

SW

ITC

H

VID1 0.99V

OVPLATCH-OFF

EA1

CMP1

RTOSCILLATOR

SYNC/MODE

SOFT STARTDECODER

SS12

SS34

VDD

VREGINTERNALREGULATOR

PVIN1

VDDIO

SCL

SDA

I2CINTERFACE

ANDREGISTERS

VREG

POWER-ONRESET

PWRGD

HOUSEKEEPINGLOGIC

nINT

UVLO3 PVIN3

SW3

BST3

VREG

VREG

DRIVERQ3

Q4DRIVER

PGND3

EN3

COMP3

FB3


DUPLICATE CHANNEL 3

CHANNEL 4 BUCK REGULATOREN4

COMP4

FB4 PGND4

PVIN4

SW4

BST4

ACS1

+

–

–

+

ACS3

Q7

PVIN5 VOUT5

EN5LDO

CONTROLFB5

0.5V

CHANNEL 5 LDO REGULATOR

0.8V

1MΩ

+

–

DIS

CH

AR

GE

SW

ITC

H

0.8V

1M

HICCUPAND

LATCH-OFFOCP

0.8V

CLK3

SLOPECOMP

CLK3

0.72V PWRGD3

FREQUENCYFOLDBACK

+

–

+

–

+

–

–

+

+

–

+

–

VID3 0.99V

OVPLATCH-OFF

EA3

CMP3

ZEROCROSS

EA5

1089

9-20

2

图2.

ADP5050


表1. 参数符号最小值典型值最大值单位测试条件/注释

输入电源电压范围 VIN 4.5 15.0 V PVIN1、PVIN2、PVIN3、PVIN4引脚

静态电流 PVIN1、PVIN2、PVIN3、PVIN4引脚工作静态电流 IQ(4-BUCKS) 4.8 6.25 mA 无切换，所有ENx引脚均为高电平

ISHDN(4BUCKS+LDO) 25 65 µA 所有ENx引脚均为低电平

欠压闭锁 UVLO PVIN1、PVIN2、PVIN3、PVIN4引脚上升阈值 VUVLO-RISING 4.2 4.36 V 下降阈值 VUVLO-FALLING 3.6 3.78 V 迟滞 VHYS 0.42 V

振荡器电路开关频率 fSW 700 740 780 kHz RT = 25.5 kΩ 开关频率范围 250 1400 kHz SYNC输入输入时钟范围 fSYNC 250 1400 kHz 输入时钟脉冲宽度

最短导通时间 tSYNC_MIN_ON 100 ns 最短关断时间 tSYNC_MIN_OFF 100 ns

输入时钟高电压 VH(SYNC) 1.3 V 输入时钟低电压 VL(SYNC) 0.4 V

SYNC输出时钟频率 fCLK fSW kHz 正脉冲占空比 tCLK_PULSE_DUTY 50 % 上升或下降时间 tCLK_RISE_FALL 10 ns 高电平电压 VH(SYNC_OUT) VVREG V

精密使能 EN1、EN2、EN3、EN4、EN5输入

高电平阈值 VTH_H(EN) 0.806 0.832 V 低电平阈值 VTH_L(EN) 0.688 0.725 V 下拉电阻 RPULL-DOWN(EN) 1.0 MΩ

电源良好内部电源良好上升阈值 VPWRGD(RISE) 86.3 90.5 95 % 内部电源良好迟滞 VPWRGD(HYS) 3.3 % 内部电源良好下降延迟 tPWRGD_FALL 50 µs PWRGD引脚的上升延迟 tPWRGD_PIN_RISE 1 ms PWRGD引脚的漏电流 IPWRGD_LEAKAGE 0.1 1 µA PWRGD引脚的输出低电压 VPWRGD_LOW 50 100 mV IPWRGD = 1 mA

逻辑输入(SCL和SDA引脚) VDDIO = 3.3 V 高电平阈值 VLOGIC_HIGH 0.7 × VDDIO V 低电平阈值 VLOGIC_LOW 0.3 × VDDIO V

逻辑输出低电平输出电压

SDA引脚 VSDA_LOW 0.4 V VDDIO = 3.3 V, ISDA = 3 mA nINT引脚 VnINT_LOW 0.4 V InINT = 3 mA

内部调节器 VDD输出电压 VVDD 3.2 3.305 3.4 V IVDD = 10 mA VDD电流限值 ILIM_VDD 20 51 80 mA VREG输出电压 VVREG 4.9 5.1 5.3 V VREG压差电压 VDROPOUT 225 mV IVREG = 50 mA VREG电流限值 ILIM_VREG 50 95 140 mA

技术规格除非另有说明，对于最小值/最大值规格，VIN = 12 V，VVREG = 5.1 V，TJ = −40°C至+125°C；对于典型值规格，TA = 25°C。

ADP5050


低输入电压检测

低输入电压阈值 VLVIN-TH 4.07 4.236 4.39 V LVIN_TH[3:0] = 0000 10.05 10.25 10.4 V LVIN_TH[3:0] = 1100 低输入电压阈值范围 4.2 11.2 V I2C可编程(4位值)

热关断热关断阈值 TSHDN 150 °C 热关断迟滞 THYS 15 °C

过热警告过热阈值 THOT 115 °C TEMP_TH[1:0] = 10 过热范围 105 125 °C I2C可编程(2位值) 过热迟滞 THOT(HYS) 5 °C

表2.

通道1同步降压调节器 FB1引脚固定输出选项 VOUT1 0.85 1.60 V 熔丝调整或I2C接口(5位值)可调反馈电压 VFB1 0.800 V 反馈电压精度 VFB1(DEFAULT) −0.55 +0.55 % TJ = 25°C

−1.25 +1.0 % 0°C ≤ TJ ≤ 85°C −1.5 +1.5 % −40°C ≤ TJ ≤ +125°C

反馈偏置电流 IFB1 0.1 µA 可调电压 SW1引脚高端功率FET导通电阻 RDSON(1H) 100 mΩ 引脚对引脚测量

限流阈值 ITH(ILIM1) 3.50 4.4 5.28 A RILIM1 = 悬空 1.91 2.63 3.08 A RILIM1 = 47 kΩ 4.95 6.44 7.48 A RILIM1 = 22 kΩ

最短导通时间 tMIN_ON1 117 155 ns fSW = 250 kHz至1.4 MHz最短关断时间 tMIN_OFF1 1/9 × tSW ns fSW = 250 kHz至1.4 MHz

低端驱动器，DL1引脚上升时间 tRISING1 20 ns CISS = 1.2 nF 下降时间 tFALLING1 3.4 ns CISS = 1.2 nF 源电流电阻 tSOURCING1 10 Ω 吸电流电阻 tSINKING1 0.95 Ω

误差放大器(EA)，COMP1引脚 EA跨导 gm1 310 470 620 µS

软启动软启动时间 tSS1 2.0 ms SS12连接到VREG 可编程软启动范围 2.0 8.0 ms

打嗝时间 tHICCUP1 7 × tSS1 ms COUT放电开关导通电阻 RDIS1 250 Ω

参数符号最小值典型值最大值单位测试条件/注释


降压调节器规格

除非另有说明，对于最小值/最大值规格，VIN = 12 V，VVREG = 5.1 V，fSW = 600 kHz(所有通道)，TJ = −40°C至+125°C；对

于典型值规格，TA = 25°C。

ADP5050


通道2同步降压调节器

FB2引脚固定输出选项 VOUT2 3.3 5.0 V 熔丝调整或I2C接口(3位值)可调反馈电压 VFB2 0.800 V 反馈电压精度 VFB2(DEFAULT) −0.55 +0.55 % TJ = 25°C

−1.25 +1.0 % 0°C ≤ TJ ≤ 85°C −1.5 +1.5 % −40°C ≤ TJ ≤ +125°C

反馈偏置电流 IFB2 0.1 µA 可调电压

SW2引脚高端功率FET导通电阻 RDSON(2H) 110 mΩ 引脚对引脚测量

限流阈值 ITH(ILIM2) 3.50 4.4 5.28 A RILIM2 = 悬空 1.91 2.63 3.08 A RILIM2 = 47 kΩ 4.95 6.44 7.48 A RILIM2 = 22 kΩ

最短导通时间 tMIN_ON2 117 155 ns fSW = 250 kHz至1.4 MHz 最短关断时间 tMIN_OFF2 1/9 × tSW ns fSW = 250 kHz至1.4 MHz

低端驱动器，DL2引脚上升时间 tRISING2 20 ns CISS = 1.2 nF 下降时间 tFALLING2 3.4 ns CISS = 1.2 nF 源电流电阻 tSOURCING2 10 Ω 吸电流电阻 tSINKING2 0.95 Ω




通道3同步降压调节器 FB3引脚固定输出选项 VOUT3 1.20 1.80 V 熔丝调整或I2C接口(3位值)可调反馈电压 VFB3 0.800 V 反馈电压精度 VFB3(DEFAULT) −0.55 +0.55 % TJ = 25°C

−1.25 +1.0 % 0°C ≤ TJ ≤ 85°C −1.5 +1.5 % −40°C ≤ TJ ≤ +125°C

反馈偏置电流 IFB3 0.1 µA 可调电压

SW3引脚高端功率FET导通电阻 RDSON(3H) 225 mΩ 引脚对引脚测量

低端功率FET导通电阻 RDSON(3L) 150 mΩ 引脚对引脚测量

限流阈值 ITH(ILIM3) 1.7 2.2 2.55 A 最短导通时间 tMIN_ON3 90 120 ns fSW = 250 kHz至1.4 MHz 最短关断时间 tMIN_OFF3 1/9 × tSW ns fSW = 250 kHz至1.4 MHz





ADP5050


通道4同步降压调节器

FB4引脚固定输出选项 VOUT4 2.5 5.5 V 熔丝调整或I2C接口(5位值)可调反馈电压 VFB4 0.800 V 反馈电压精度 VFB4(DEFAULT) −0.55 +0.55 % TJ = 25°C

−1.25 +1.0 % 0°C ≤ TJ ≤ 85°C −1.5 +1.5 % −40°C ≤ TJ ≤ +125°C

反馈偏置电流 IFB4 0.1 µA SW4引脚高端功率FET导通电阻 RDSON(4H) 225 mΩ 引脚对引脚测量

低端功率FET导通电阻 RDSON(4L) 150 mΩ 引脚对引脚测量

限流阈值 ITH(ILIM4) 1.7 2.2 2.55 A 最短导通时间 tMIN_ON4 90 120 ns fSW = 250 kHz至1.4 MHz 最短关断时间 tMIN_OFF4 1/9 × tSW ns fSW = 250 kHz至1.4 MHz


软启动软启动时间 tSS4 2.0 ms SS34连接到VREG可编程软启动范围 2.0 8.0 ms


表3. 参数最小值典型值最大值单位测试条件/注释

输入电源电压范围 1.7 5.5 V PVIN5引脚工作电源电流

LDO调节器的偏置电流 30 130 µA IOUT5 = 200 µA 60 170 µA IOUT5 = 10 mA 145 320 µA IOUT5 = 200 mA

电压反馈(FB5引脚) 可调反馈电压 0.500 V 反馈电压精度 −1.0 +1.0 % TJ = 25°C

−1.6 +1.6 % 0°C ≤ TJ ≤ 85°C −2.0 +2.0 % −40°C ≤ TJ ≤ +125°C

压差 IOUT5 = 200 mA 80 mV VOUT5 = 3.3 V 100 mV VOUT5 = 2.5 V 180 mV VOUT5 = 1.5 V

限流阈值 250 510 mA 输出电压降至额定典型值的90%输出噪声 92 µV rms 10 Hz至100 kHz，VPVIN5 = 5 V，

VOUT5 = 1.8 V电源抑制比 VPVIN5 = 5 V, VOUT5 = 1.8 V, IOUT5 = 1 mA

77 dB 10 kHz 66 dB 100 kHz


LDO调节器规格

除非另有说明，VIN5 = (VOUT5 + 0.5 V)或1.7 V(取较大值)至5.5 V；CIN = COUT = 1 µF；对于最小值/最大值规格，TJ = −40°C至+125°C；对于典型值规格，TA = 25°C。

ADP5050


表4.

fSCL 400 kHz SCL时钟频率

tHIGH 0.6 µs SCL高电平时间

tLOW 1.3 µs SCL低电平时间

tSU,DAT 100 ns 数据建立时间

tHD,DAT 0 0.9 µs 数据保持时间1

tSU,STA 0.6 µs 重复起始条件的建立时间

tHD,STA 0.6 µs 起始或重复起始条件的保持时间

tBUF 1.3 µs 一个结束条件和起始条件之间的总线空闲时间

tSU,STO 0.6 µs 停止条件的建立时间

tR 20 + 0.1CB2 300 ns SCL和SDA的上升时间

tF 20 + 0.1CB2 300 ns SCL和SDA的下降时间

tSP 0 50 ns 抑制尖峰的脉冲宽度

CB2 400 pF 各条总线的容性负载

时序图

S SPSr

S = START CONDITIONSr = REPEATED START CONDITIONP = STOP CONDITION

SCL

SDA

tHD,DAT

tSU,DAT

tHD,STA

tSU,STA tSU,STOtHIGH

tR tFtF tSP tRtLOW

tBUF

1089

9-10

2

图3. I2C接口时序图

参数最小值典型值最大值单位测试条件/注释

I2C接口时序规格

除非另有说明，TA = 25°C，VVDD = 3.3 V，VVDDIO = 3.3 V。

1 主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。2 CB是一条总线的总电容(单位：pF)。

ADP5050


绝对最大额定值表5.参数额定值 PVIN1至PGND −0.3 V至+18 V PVIN2至PGND −0.3 V至+18 V PVIN3至PGND3 −0.3 V至+18 V PVIN4至PGND4 −0.3 V至+18 V PVIN5至GND −0.3 V至+6.5 V SW1至PGND −0.3 V至+18 V SW2至PGND −0.3 V至+18 V SW3至PGND3 −0.3 V至+18 V SW4至PGND4 −0.3 V至+1 8 V PGND至GND −0.3 V至+0.3 V PGND3至GND −0.3 V至+0.3 V PGND4至GND −0.3 V至+0.3 V BST1至SW1 −0.3 V至+6.5 V BST2至SW2 −0.3 V至+6.5 V BST3至SW3 −0.3 V至+6.5 V BST4至SW4 −0.3 V至+6.5 V DL1至PGND −0.3 V至+6.5 V DL2至PG ND −0.3 V至+6.5 V SS12, SS34至GND −0.3 V至+6.5 V EN1, EN2, EN3, EN4, EN5至GND −0.3 V至+6.5 V VREG至GND −0.3 V至+6.5 V SYNC/MODE至GND −0.3 V至+6.5 V VOUT5, FB5至GND −0.3 V至+6.5 V RT至GND −0.3 V至+3.6 V nINT, PWRGD至GND −0.3 V至+6.5 V FB1, FB2, FB3, FB4至GND1 −0.3 V至+3.6 V FB2至GND 2 −0.3 V至+6.5 V FB4至GND 2 −0.3 V至+7 V COMP1, COMP2, COMP3, COMP4

至GND −0.3 V至+3.6 V

VDD, VDDIO至GND −0.3 V至+3.6 V SCL, SDA −0.3 V至VDDIO + 0.3 V 存储温度范围 −65°C至+150°C 工作结温范围 −40°C至+125°C

表6. 热阻封装类型 θJA θJC 单位 48引脚 LFCSP 27.87 2.99 °C/W

ESD警告

ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽

管本产品具有专利或专有保护电路，但在遇到高能量

ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

1 此额定值适用于ADP5050的可调输出电压型号。2 此额定值适用于ADP5050的固定输出电压型号。

注意，超出上述绝对最大额定值可能会导致器件永久性

损坏。这只是额定最值，并不能以这些条件或者在任何其

它超出本技术规范操作章节中所示规格的条件下，推断器

件能否正常工作。长期在绝对最大额定值条件下工作会影

响器件的可靠性。

热阻

θJA针对最差条件，即焊接在电路板上的器件为表贴封装。

ADP5050




引脚配置和功能描述

123

PVIN1PVIN1SW1

4 SW15 BST16 DL17 PGND

422

NIV

P32

2N

E22

2P

MO

C12

2B

F02

DG

RW

P91

CS

L81

DS

A71

OID

DV

614

BF

514

PM

OC

414

NE

31T

NIn

44G

ER

V54

3B

F64

3P

MO

C74

43S

S84

3N

E

34E

DO

M/C

NY

S24

DD

V14

TR

041

BF

931

PM

OC

8321

SS

731

NE

TOPVIEW

(Not to Scale)

ADP5050

25BST426PGND427SW428PVIN429PVIN530VOUT531FB532EN533PVIN334SW335PGND336BST3

NOTES1. THE EXPOSED PAD MUST BE CONNECTED AND SOLDERED TO AN EXTERNAL GROUND PLANE.

8 DL29 BST2

10 SW211 SW212 PVIN2

1089

9-00

2

图4. 引脚配置

表7. 引脚功能描述

引脚编号引脚名称说明 1 BST3 通道3的高端FET驱动器电源。

2 PGND3 通道3的电源地。

3 SW3 通道3的开关节点输出。

4 PVIN3 通道3的电源输入。在此引脚和地之间连接一个旁路电容。

5 EN5 通道5的使能输入引脚。可使用外部电阻分压器来设定启动阈值。

6 FB5 通道5的反馈检测输入引脚。

7 VOUT5 通道5的电源输出。



10 SW4 通道4的开关节点输出。

11 PGND4 通道4的电源地。

12 BST4 通道4的高端FET驱动器电源。

13 nINT 故障条件的中断输出。开漏输出端口。


15 COMP4 通道4的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。


17 VDDIO I2C接口的电源。

18 SDA I2C接口的数据输入/输出。开漏I/O端口。

19 SCL I2C接口的时钟输入。

20 PWRGD 电源良好信号输出。此开漏输出是所选通道的电源良好信号。工厂可将此引脚编程为器件的I2C地址设置引脚；I2C地址设置功能会取代此引脚的电源良好功能。更多信息见I2C地址部分。




24, 25 PVIN2 通道2的电源输入。在此引脚和地之间连接一个旁路电容。

26, 27 SW2 通道2的开关节点输出。


29 DL2 通道2的低端FET栅极驱动器。在此引脚与地之间连接一个电阻可设置通道2的限流阈值。

ADP5050


引脚编号引脚名称说明 30 PGND 通道1和通道2的电源地。

31 DL1 通道1的低端FET栅极驱动器。在此引脚与地之间连接一个电阻可设置通道1的限流阈值。


33, 34 SW1 通道1的开关节点输出。

35, 36 PVIN1 内部5.1 V VREG线性调节器和通道1降压调节器的电源输入。在此引脚和地之间连接一个旁路电容。


38 SS12 在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道1和通道2的软启动时间(参见“软启动”部分)。此引脚还用来配置通道1和通道2的并联操作(参见“并联操作”部分)。



41 RT 将一个电阻连接在RT和地之间，用以在250 kHz至1.4 MHz之间设置开关频率。更多信息参见“振荡器”部分。

42 VDD 内部3.3 V线性调节器的输出。在此引脚与地之间连接一个1 μF陶瓷电容。

43 SYNC/MODE

44 VREG 内部5.1 V线性调节器的输出。在此引脚与地之间连接一个1 μF陶瓷电容。



47 SS34 在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道3和通道4的软启动时间(参见“软启动”部分)。48 EN3 通道3的使能输入引脚。可使用外部电阻分压器来设定启动阈值。

EPAD 裸露焊盘(模拟地)。裸露焊盘必须连接并焊接到外部接地层。

同步输入/输出(SYNC)。要将器件的开关频率与外部时钟同步，可将该引脚连接至频率为250 kHz至1.4 MHz的外部时钟。也可利用I2C接口或工厂熔丝将此引脚配置为同步输出。强制PWM或自动PWM/PSM选择引脚(MODE)。此引脚为逻辑高电平时，各通道按照寄存器6 PSMx_ON位的设置，工作在强制PWM或自动PWM/PSM模式。此引脚为逻辑低电平时，所有通道工作在自动PWM/PSM模式，忽略寄存器6 PSMx_ON位的设置。

ADP5050


典型工作特性

0

10

20

30

40

50

60

70

80

90

100

0 1 2 3 4

EF

FIC

IEN

CY

(%

)

IOUT (A)

VOUT = 1.2VVOUT = 1.5VVOUT = 1.8VVOUT = 2.5VVOUT = 3.3VVOUT = 5.0V

1089

9-00

3

图5. 通道1/通道2效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM模式

0

10

20

30

40

50

60

70

80

90

100

0 1 2 3 4

EF

FIC

IEN

CY

(%

)

IOUT (A)

VOUT = 1.2VVOUT = 1.5VVOUT = 1.8VVOUT = 2.5VVOUT = 3.3V

1089

9-00

4

图6. 通道1/通道2效率曲线，VIN = 5.0 V，fSW = 600 kHz，FPWM模式

0

10

20

30

40

50

60

70

80

90

100

0 1 2 3 4

EF

FIC

IEN

CY

(%

)

IOUT (A)

fSW = 1.0MHzfSW = 600kHzfSW = 300kHz

1089

9-00

5

图7. 通道1/通道2效率曲线，VIN = 12 V，VOUT = 1.8 V，FPWM模式

0

10

20

30

40

50

60

70

80

90

100

0 0.1 1 10

EF

FIC

IEN

CY

(%

)

IOUT (A)

VOUT = 1.2V, FPWMVOUT = 1.2V, AUTO PWM/PSMVOUT = 1.8V, FPWMVOUT = 1.8V, AUTO PWM/PSMVOUT = 3.3V, FPWMVOUT = 3.3V, AUTO PWM/PSM

1089

9-00

6

图8. 通道1/通道2效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM和自动PWM/PSM模式

0

10

20

30

40

50

60

70

80

90

100

0 0.2 0.4 0.6 0.8 1.0 1.2

EF

FIC

IEN

CY

(%

)

IOUT (A)

VOUT = 1.2VVOUT = 1.5VVOUT = 1.8VVOUT = 2.5VVOUT = 3.3VVOUT = 5.0V

1089

9-00

7

图9. 通道3/通道4效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM模式

0

10

20

30

40

50

60

70

80

90

100

0 0.2 0.4 0.6 0.8 1.0 1.2

EF

FIC

IEN

CY

(%

)

IOUT (A)

VOUT = 1.2VVOUT = 1.5VVOUT = 1.8VVOUT = 2.5VVOUT = 3.3V

1089

9-00

8

图10. 通道3/通道4效率曲线，VIN = 5.0 V，fSW = 600 kHz，FPWM模式

ADP5050


0

10

20

30

40

50

60

70

80

90

100

0 0.2 0.4 0.6 0.8 1.0 1.2

EF

FIC

IEN

CY

(%

)

IOUT (A)

fSW = 1.0MHzfSW = 600kHzfSW = 300kHz

1089

9-00

9

图11. 通道3/通道4效率曲线，VIN = 12 V，VOUT = 1.8 V，FPWM模式

0

10

20

30

40

50

60

70

80

90

100

0 0.1 1 2

EF

FIC

IEN

CY

(%

)

IOUT (A)

VOUT = 1.2V, FPWMVOUT = 1.2V, AUTO PWM/PSMVOUT = 1.8V, FPWMVOUT = 1.8V, AUTO PWM/PSMVOUT = 3.3V, FPWMVOUT = 3.3V, AUTO PWM/PSM

1089

9-01

0

图12. 通道3/通道4效率曲线，VIN = 12 V，fSW = 600 kHz，

FPWM和自动PWM/PSM模式

–0.4

–0.3

–0.2

–0.1

0

0.1

0.2

0.3

0.4

0 1 2 3 4

LO

AD

RE

GU

LA

TIO

N (

%)

IOUT (A)

1089

9-01

1

图13. 通道1负载调整率，VIN = 12 V，VOUT = 3.3 V，

fSW = 600 kHz，FPWM模式

–0.4

–0.3

–0.2

–0.1

0

0.1

0.2

0.3

0.4

4.5 6.0 7.5 9.0 10.5 12.0 13.5 15.0

LIN

E R

EG

UL

AT

ION

(%

)

INPUT VOLTAGE (V) 1089

9-01

2

图14. 通道1电压调整率，VOUT = 3.3 V，IOUT = 4 A，


–0.4

–0.3

–0.2

–0.1

0

0.1

0.2

0.3

0.4

0 0.2 0.4 0.6 0.8 1.0 1.2

LO

AD

RE

GU

LA

TIO

N (

%)

IOUT (A)

1089

9-01

3

图15. 通道3负载调整率，VIN = 12 V，VOUT = 3.3 V，


–0.4

–0.3

–0.2

–0.1

0

0.1

0.2

0.3

0.4

4.5 6.0 7.5 9.0 10.5 12.0 13.5 15.0

LIN

E R

EG

ULA

TIO

N (

%)

INPUT VOLTAGE (V)

1089

9-01

4

图16. 通道3电压调整率，VOUT = 3.3 V，IOUT = 1 A，fSW = 600 kHz，FPWM模式

ADP5050


–0.5

–0.4

–0.3

–0.2

–0.1

0

0.1

0.2

0.3

0.4

0.5

–50 –20 10 40 70 100 130

FE

ED

BA

CK

VO

LTA

GE

AC

CU

RA

CY

(%

)

TEMPERATURE (°C) 1089

9-01

5

图17. 0.8 V反馈电压精度与温度的关系(通道1，可调输出型号)

–2.0

–1.5

–1.0

–0.5

0

0.5

1.0

1.5

2.0

0 5 10 15 20 25 30 35

OU

TP

UT

VO

LTA

GE

ER

RO

R (

%)

VID CODE 1089

9-01

6

VID1VID2VID3VID4

图18. 输出电压误差与VID码的关系(可调输出型号)

550

600

650

700

750

800

850

–50 –20 10 40 70 100 130

FR

EQ

UE

NC

Y (

kHz)


9-01

7

图19. 频率与温度的关系，VIN = 12 V

3.0

3.5

4.0

4.5

5.0

5.5

6.0

–50 0 25–25 50 75 125100 150

QU

IES

CE

NT

CU

RR

EN

T (

mA

)


9-01

8

图20. 静态电流与温度的关系(包括PVIN1、PVIN2、PVIN3和PVIN4)

15

25

35

45

55

65

75

SH

UT

DO

WN

CU

RR

EN

T (

µA)

TEMPERATURE (°C)–50 0 25–25 50 75 125100 150

VIN = 4.5VVIN = 7.0VVIN = 12VVIN = 15V

1089

9-01

9

图21. 关断电流与温度的关系(EN1、EN2、EN3、EN4和EN5均为低电平)

3.0

3.2

3.4

3.6

3.8

4.0

4.2

4.4

4.6

4.8

5.0

–50 –20 10 40 70 100 130

UV

LO

TH

RE

SH

OL

D (

V)

TEMPERATURE (°C)

RISING

FALLING

1089

9-02

0

图22. 欠压闭锁(UVLO)阈值与温度的关系

ADP5050


0

1

2

3

4

5

6

7

4 6 8 10 12 14 16

CU

RR

EN

T L

IMIT

(A

)

INPUT VOLTAGE (V)

RILIM = 22kΩ

RILIM = OPEN

RILIM = 47kΩ

1089

9-02

1

图23. 通道1/通道2电流限值与输入电压的关系

0

20

40

60

80

100

120

140

160

180

200

–50 –20 10 40 70 100 130

MIN

IMU

M O

N T

IME

(n

s)

TEMPERATURE (°C)

CH1/CH2

CH3/CH4

1089

9-02

2

图24. 最短导通时间与温度的关系

2.0

2.1

2.2

2.3

2.4

2.5

2.6

2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0

OU

TP

UT

VO

LTA

GE

(V

)

INPUT VOLTAGE (V)

IOUT = 1mAIOUT = 10mAIOUT = 50mAIOUT = 100mAIOUT = 150mAIOUT = 200mA

1089

9-02

3

图25. 不同输出负载下的通道5(LDO调节器)电压调整率

0.01

0.1

1

10

100

10 100 1k 10k 100k

NO

ISE

(µ

V/√

Hz)

FREQUENCY (Hz)

VOUT = 1.2VVOUT = 1.8V

VOUT = 3.3VVOUT = 2.5V

1089

9-02

4

图26. 通道5(LDO调节器)输出噪声频谱，

VIN = 5 V，COUT = 1 µF，IOUT = 10 mA

0

20

40

60

80

100

120

140

160

180

1 10 100

RM

S N

OIS

E (

µV)

IOUT (mA)

VOUT = 1.2V

VOUT = 1.8V

VOUT = 3.3V

VOUT = 2.5V

1089

9-02

5

图27. 通道5(LDO调节器)输出噪声与输出负载的关系，

VIN = 5 V，COUT = 1 µF

–120

–100

–80

–60

–40

–20

0

10 100 1k 10k 100k 1M 10M

PS

RR

(d

B)

FREQUENCY (Hz)

IOUT = 1mAIOUT = 10mAIOUT = 50mAIOUT = 100mAIOUT = 150mAIOUT = 200mA

1089

9-02

6

图28. 不同输出负载下的通道5(LDO调节器)PSRR，

VIN = 5 V，VOUT = 3.3 V，COUT = 1 µF

ADP5050


–100

–90

–80

–70

–60

–50

–40

–30

–20

–10

0

10 100 1k 10k 100k 1M 10M

PS

RR

(d

B)

FREQUENCY (Hz)

PVIN5 = 4.0V; IOUT = 1mAPVIN5 = 3.6V, IOUT = 1mAPVIN5 = 4.0V, IOUT = 100mAPVIN5 = 3.6V, IOUT = 100mAPVIN5 = 4.0V, IOUT = 200mAPVIN5 = 3.6V, IOUT = 200mA

1089

9-02

7

图29. 不同负载和压差电压下的通道5(LDO调节器)PSRR，

VOUT = 3.3 V，COUT = 1 µF

CH1 5.00V CH2 10.0mV BW M1.00µs A CH1 7.40V

2

1

VOUT

SW

1089

9-02

8

图30. 重负载下的稳态波形，VIN = 12 V，VOUT = 3.3 V，IOUT = 3 A，fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 2，FPWM模式

1089

9-02

9

CH1 5.00V CH2 50.0mV BW M100µs A CH1 11.0mV

2

1

VOUT

SW

图31. 轻负载下的稳态波形，VIN = 12 V，VOUT = 3.3 V，IOUT = 30 mA，fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 2，自动PWM/PSM模式

CH1 50.0mV BW

CH4 2.00A ΩM100µs A CH1 –22.0mV

1

4

VOUT

IOUT

1089

9-03

0

图32. 通道1/通道2负载瞬态响应，1 A至4 A，VIN = 12 V，VOUT = 3.3 V，fSW = 600 kHz，L = 2.2 µH，COUT = 47 µF × 2

CH3 2.00A Ω BW CH4 2.00A Ω B

W

CH2 100mV BW M100µs A CH2 –56.0mV

2

4

VOUT

IOUT2

IOUT1

1089

9-03

1

图33. 负载瞬态响应，通道1/通道2并联输出，0 A至6 A，VIN = 12 V，

VOUT = 3.3 V，fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 4

CH1 500mV BW CH2 5.00V

CH3 5.00V BW CH4 2.00A Ω

M1.00ms A CH1 650mV

1

3

2

4

VOUT

IOUT

EN

PWRGD

1089

9-03

2

图34. 通道1/通道2软启动，4 A阻性负载，VIN = 12 V，

VOUT = 1.2 V，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2

ADP5050


CH3 1.00V BW

CH1 10.0V BW

CH4 1.00A Ω BW

CH2 5.00V BW M400µs A CH2 2.80V

1

4

2

3

1089

9-03

3

VIN

VOUT

EN

IOUT

图35. 带预充电输出的软启动，VIN = 12 V，VOUT = 3.3 V

CH3 5.00V BW

CH1 500mV BW

CH4 5.00A Ω BW

CH2 5.00V BW M10.0ms A CH1 650mV

1

4

2

3

1089

9-03

4

VOUT

IOUT

EN

PWRGD

图36. 通道1/通道2关断，有源输出放电，

VIN = 12 V，VOUT = 1.2 V，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2

CH1 500mV BW

CH4 5.00A ΩCH2 10.00V B

W M10.0ms A CH1 970mV

1

4

2

1089

9-13

5

VOUT

IOUT

SW

图37. 短路保护进入，VIN = 12 V，VOUT = 1.2 V，

fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2

CH1 500mV BW

CH4 5.00A Ω BW

CH2 10.0V BW M10.0ms A CH1 970mV

1

4

2

1089

9-13

6

VOUT

IOUT

SW

图38. 短路保护恢复，VIN = 12 V，VOUT = 1.2 V，

fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2

CH2 200mV BW M200µs A CH2 1.21V

2

1089

9-13

7

VOUT

图39. 通道1动态电压调整(DVS)，1.1 V至1.3 V，62.5 µs间隔，VIN = 12 V，IOUT = 4 A，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2

CH2 200mV BW M200µs A CH2 1.18V

2

1089

9-13

8

VOUT

图40. 通道1动态电压调整(DVS)，1.3 V至1.1 V，62.5 µs间隔，

VIN = 12 V，IOUT = 4 A，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2

ADP5050


表8. 使用SYNC/MODE引脚配置工作模式

SYNC/MODE引脚各通道的工作模式

高电平

时钟输入/输出

低电平

工作原理ADP5050是一款微功耗电源管理单元，在一个48引脚

LFCSP封装中集成了四个高性能降压调节器和一个200 mA低压差(LDO)调节器，可满足严苛的性能和电路板空间要

求。器件可直接连接高达15 V的输入电压，无需使用前置调

节器，因此应用更简单、效率更高。

降压调节器工作模式PWM模式

在脉宽调制(PWM)模式下，ADP5050中的降压调节器以固

定频率工作，此频率由内部振荡器设置，该振荡器通过RT引脚编程。每个振荡器周期开始时，高端MOSFET开启，

给电感两端产生一个正电压。电感电流增加，直至电流检

测信号超过可关断高端MOSFET的峰值电感电流阈值。此

阈值由误差放大器的输出设定。

在高端MOSFET关断期间，电感电流流经低端MOSFET并下降，直到下个振荡时钟脉冲开始另一个新的周期。

ADP5050中的降压调节器通过调节峰值电感电流阈值来调

节输出电压。

PSM模式

为了实现更高的效率，当输出负载低于PSM电流阈值时，

ADP5050中的降压调节器平稳过渡到可变频率省电工作模

式(PSM)。当输出电压跌至规定值以下时，降压调节器进

入PWM模式，并停留数个振荡器周期，直至输出电压升

至规定值。在突发脉冲之间的空闲时间内，MOSFET关断，由输出电容提供所有输出电流。

PSM比较器监测可提供峰值电感电流信息的内部补偿节

点。平均PSM电流阈值取决于输入电压(VIN)、输出电压

(VOUT)、电感和输出电容。由于输出电压会不定期地降到

规定值以下然后恢复，因此在轻负载调节下，PSM模式下

的输出电压纹波比强制PWM模式下的纹波要大。

强制PWM和自动PWM/PSM模式

利用SYNC/MODE引脚和I2C接口，可以将降压调节器配置

为始终以PWM模式工作。在强制PWM (FPWM)模式下，即

使输出电流小于PWM/PSM阈值，调节器仍然以固定频率

工作。在轻载条件下，PWM模式下的效率低于PSM模式。

当电感电流降至0 A以下时，低端MOSFET仍然接通，导致

ADP5050进入连续导通模式(CCM)。

例如，当SYNC/MODE引脚为高电平时，写入1到寄存器6的PSM4_ON位可将通道4配置为自动PWM/PSM工作模式；写

入0到PSM1_ON、PSM2_ON和PSM3_ON位可将通道1、通

道2和通道3配置为强制PWM模式。

由寄存器6的PSMx_ON位设置决定(0 = 强制PWM模式；1 = 自动PWM/PSM模式)由寄存器6的PSMx_ON位设置决定(0 = 强制PWM模式；1 = 自动PWM/PSM模式)自动 PWM/PSM模式 (忽略寄存器 6的PSMx_ON位设置)

利用SYNC/MODE引脚和I2C接口，可以将降压调节器配置

为自动PWM/PSM工作模式。在自动PWM/PSM模式下，降

压调节器以PWM模式或PSM模式工作，具体取决于输出电

流。当平均输出电流降至PWM/PSM阈值以下时，降压调

节器进入PSM工作模式；在PSM模式下，为保持高效率，

调节器以降低的开关频率工作。当输出电流达到0 A时，低

端MOSFET开关断开，致使调节器以断续导通模式(DCM)工作。

工作期间，用户可以交替使用强制PWM (FPWM)模式和自

动PWM/PSM模式。灵活的配置能力使得器件可以实现高

效率电源管理。

对SYNC/MODE引脚施加逻辑高电平时(或当SYNC/MODE配置为时钟输入或输出时)，各通道的工作模式由寄存器6的PSMx_ON位设置。PSMx_ON位的值为0时，相应的通道以

强制PWM模式工作；值为1时，以自动PWM/PSM模式工作。

对SYNC/MODE引脚施加逻辑低电平时，所有四个降压调

节器的工作模式均为自动PWM/PSM模式，忽略寄存器6的PSMx_ON位的设置。

表8说明了SYNC/MODE引脚在设置器件工作模式时的功能。

ADP5050

http://designtools.analog.com/zh/adp5050






表9. VIDx位设置的固定输出电压范围

通道 VIDx位设置的固定输出电压范围

通道1 0.85 V至1.6 V，步进为25 mV通道2 3.3 V至5.0 V，步进为300 mV或200 mV通道3 1.2 V至1.8 V，步进为100 mV通道4 2.5 V至5.5 V，步进为100 mV

OUTPUT

NEW VID CODE

OLD VID CODE

OLD VID NEW VIDVIDx

VID FORCH1 OR CH4

DVSx_INTVAL SETTING

25mV FOR CH1(100mV FOR CH4)

1089

9-03

5

图41. 动态电压调整

PVIN1BUCK 1

BUCK 2

VOUT1

PVIN2TO

PVIN4 VOUT2 TO VOUT4

VIN

1089

9-03

6

图42. 级联电源应用

可调和固定输出电压

ADP5050通过I2C接口或工厂熔丝提供可调和固定输出电压

设置。对于可调输出设置，应利用外部电阻分压器，通过

反馈基准电压(通道1和通道4为0.8 V，通道5为0.5 V)设置所

需的输出电压。

对于固定输出设置，反馈电阻分压器内置于ADP5050，必

须将反馈引脚(FBx)直接与输出相连。利用寄存器2至寄存

器4中的VIDx位，可在特定输出电压范围内设置各降压调

节器通道的输出电压。表9列出了VIDx位配置的固定输出

电压范围。

输出范围也可通过工厂熔丝设置。如需其它输出电压范围，

请联系当地的ADI公司办事处或代理商。

动态电压调整(DVS)ADP5050为通道1和通道4提供了动态电压调整(DVS)功能，这

些输出可通过I2C接口(寄存器5，DVS_CFG)实时编程。

DVS_CFG寄存器用于使能DVS，以及在过渡期间设置步进

间隔(见表28)。

建议用户先使能DVS功能，再设置通道1或通道4的输出电

压。(通道1的输出电压利用寄存器2的VID1位设置；通道4的输出电压利用寄存器4的VID4位设置。)如果在VID值设

置之后使能DVS，输出电压会迅速变化到下一目标电压，

导致PWRGD故障或OVP/OCP等问题。图41显示了动态电

压调整功能。

在DVS过渡期间，调节器进入强制PWM工作模式，OVP闩锁、SCP闩锁和打嗝保护均被屏蔽。

内部调节器(VREG和VDD)ADP5050的内部VREG调节器提供稳定的5.1 V电源作为

MOSFET驱动器的偏置电压。ADP5050的内部VDD调节器

为内部控制电路提供稳定的3.3 V电源。VREG与地之间连接

一个1.0 µF陶瓷电容，VDD与地之间连接一个1.0 µF陶瓷电

容。只要PVIN1可用，内部VREG和VDD调节器即有效。

内部VREG调节器可提供总共95 mA的负载电流，包括

MOSFET驱动电流；对于较低的系统电流需求，它可用作

始终有效的5.1 V电源。VREG调节器内置限流电路，在重负

载下可保护电路。

VDD调节器用于内部电路，建议不要用于其他目的。

独立电源应用

ADP5050的4个降压调节器可接受独立的输入电压。这意

味着，4个降压调节器的输入电压可连接至不同的电源电压。

PVIN1电压为内部调节器和控制电路提供电源。因此，如

果用户打算为降压调节器提供不同的电源电压，PVIN1电压必须高于UVLO阈值，然后其他通道才能开始工作。

可以利用精密使能来监测PVIN1电压，延迟输出的启动，

确保PVIN1足够高以便支持输出调节。更多信息，请参见

“精密使能”部分。

ADP5050的4个降压调节器支持级联电源操作。如图42所示，PVIN2、PVIN3和PVIN4由通道1输出供电。这种配置

中，通道1输出电压必须高于PVIN2、PVIN3和PVIN4的UVLO阈值。

ADP5050









0.8VDEGLITCH

TIMER

INTERNALENABLE

ENxR1

R21MΩ

INPUT/OUTPUTVOLTAGE

ADP5050

1089

9-03

7

图43. 一个通道的精密使能图

RRT (kΩ) = [14,822/fSW (kHz)]1.081

1.6M

1.4M

1.2M

1.0M

800k

FR

EQ

UE

NC

Y (

Hz)

600k

400k

200k

00 20 40

RT RESISTOR (kΩ)60 80

1089

9-04

4

图44. 开关频率与RT电阻的关系

低端器件选择

通道1和通道2中的降压调节器集成4 A高端功率MOSFET和低端MOSFET驱动器。选择用于ADP5050的N沟道MOSFET必须能配合同步降压调节器工作。一般而言，使用低RDSON N沟道MOSFET可实现更高的效率；建议使用单封装的双

MOSFET(用于通道1和通道2)以节省PCB空间。更多信息，

请参见“低端功率器件选择”部分。

自举电路

ADP5050的各降压调节器均集成一个自举调节器。自举调

节器要求在BSTx和SWx引脚之间放置一个0.1 µF陶瓷电容(X5R或X7R)，以提供高端MOSFET的栅极驱动电压。

有源输出放电开关

ADP5050的每个降压调节器均集成一个放电开关，它连接

在开关节点与地之间。当其相关调节器禁用时，开关接通，

有助于使输出电容快速放电。通道1至通道4的放电开关的

典型值为250 Ω。

各通道的放电开关功能可利用工厂熔丝或I2C接口(寄存器6，OPT_CFG)使能/禁用。

精密使能

ADP5050的每个调节器都有一个使能控制引脚，包括LDO调节器。使能控制引脚(ENx)具有一个0.8 V基准电压的精密

使能电路。当ENx引脚电压大于0.8 V时，调节器使能。当ENx引脚电压低于0.725 V时，调节器禁用。内部1 MΩ下拉电阻

可以防止ENx引脚悬空时发生错误。

利用精密使能阈值电压，很容易控制器件内各通道以及

ADP5050与其它输入/输出电源的时序。借助电阻分压器，

也可以将ENx引脚用作可编程UVLO输入(参见图43)。更多

信息请参见“UVLO输入编程”部分。

除ENx引脚以外，也可以利用I2C接口(寄存器1，PCTRL)来使能和禁用各通道。一个通道的开/关状态由该通道的I2C使能位(CHx_ON)和外部硬件使能引脚(逻辑“和”)控制。

I2C使能位的默认值(CHx_ON = 1)指定通道使能由外部硬件

使能引脚控制。拉低外部ENx引脚将复位通道并迫使对应

的CHx_ON位恢复默认值1，以支持下一次启动(外部ENx引脚被再次拉高时)。

振荡器

将一个电阻连接在RT引脚与地之间，可将ADP5050的开关

频率(fSW)设置为250 kHz到1.4 MHz的值。RT电阻的值可通

过下式计算：

通道1和通道3的频率可设置为RT引脚所设置的主开关频率

的一半。此设置利用寄存器8进行配置(位7用于通道3，位6用于通道1)。如果主开关频率低于250 kHz，不建议将通道1或通道3的频率设置为其一半。

图44所示为开关频率(fSW)和RT电阻之间的典型关系。可调

频率特性允许用户在效率与解决方案尺寸之间权衡取舍，

做出适当选择。

ADP5050








CH2

CH1(½ fSWOPTIONAL)

CH4

SW

180° PHASE SHIFT

0° REFERENCE

90° PHASE SHIFT

270° PHASE SHIFT

0°, 90°,180°, OR 270°ADJUSTABLE

CH3(½ fSWOPTIONAL)

1089

9-04

0

图45. 相移图(四个降压调节器)

CH3 10.0V BW

CH1 10.0V BW

CH4 10.0V BW

CH2 10.0V BW M400ns A CH1 7.40V

1

2

3

4

1089

9-14

6

SW1

SW2

SW3

SW4

图46. I2C可配置的90˚相移波形(四个降压调节器)

ADP5050

100kΩ

VREG

SYNC/MODE SYNC/MODE

ADP5050

1089

9-03

9

图47. 两个配置为同步模式的ADP5050器件

CH3 5.00V BW

CH1 2.00V BW CH2 5.00V B

W M400ns A CH1 560mV

1

2

3

1089

9-14

8

SW1AT FIRSTADP5050

SW1AT SECOND

ADP5050

SYNC-OUTAT FIRSTADP5050

图48. 两个以同步模式工作的ADP5050器件的波形

相移

默认情况下，通道1和通道2之间以及通道3和通道4之间的

相移为180°(见图45)。此值可提供反相操作的优势，降低

输入纹波电流和接地噪声。

通道 2至通道 4相对于通道 1的相移可利用寄存器 8的SW_CFG设置为0˚、90˚、180˚或270˚(参见图46)。通道1和通道2配置为并联操作时，通道2的开关频率相对于通道1锁定至180˚相移。

同步输入/输出

ADP5050的开关频率可与250 kHz至1.4 MHz的外部时钟同

步。ADP5050自动检测SYNC/MODE引脚上有无施加外部时

钟，如有，开关频率将平稳过渡至外部时钟的频率。当外部

时钟信号停止时，器件自动切换到内部时钟并继续工作。

在图47所示配置中，第一个ADP5050器件的通道1与第二个

ADP5050器件的通道1之间的相移为0˚(参见图48)。

注意，为成功同步，必须将RT引脚所设置的内部开关频率

编程为接近于外部时钟值的值。对于典型应用，频率差建

议小于±15%。

利用工厂熔丝或I2C接口(寄存器10，HICCUP_CFG)，可将

SYNC/MODE引脚配置为同步时钟输出。当频率等于RT引脚设置的内部开关频率时，SYNC/MODE引脚产生50%占

空比的正时钟脉冲。从产生同步时钟到通道1开关节点有

一个较短的延迟时间(约为tSW的15%)。

图47显示了两个配置为频率同步模式的ADP5050：一个

ADP5050器件配置为时钟输出以同步另一个ADP5050器件。建议使用100 kΩ上拉电阻，防止SYNC/MODE引脚悬空

时发生逻辑错误。

ADP5050











LEVEL DETECTORAND DECODER

VREG

TOPRESISTOR

BOTTOMRESISTOR

SS12OR

SS34

ADP5050

1089

9-04

1

图49. 用于软启动的电平检测电路

表10. SS12和SS34引脚设置的软启动时间

软启动时间软启动时间 RTOP (kΩ) RBOT (kΩ) 通道1 通道2 通道3 通道4 0 N/A 2 ms 2 ms 2 ms 2 ms 100 600 2 ms 并联 2 ms 4 ms 200 500 2 ms 8 ms 2 ms 8 ms 300 400 4 ms 2 ms 4 ms 2 ms 400 300 4 ms 4 ms 4 ms 4 ms 500 200 8 ms 2 ms 4 ms 8 ms 600 100 8 ms 并联 8 ms 2 ms N/A 0 8 ms 8 ms 8 ms 8 ms


(4A)


(4A)

FB1

PVIN1

VOUT(UP TO 8A)

VIN

EN1

EN2

COMP1

SS12

SW1 L1

FB2

SW2 L2

PVIN2

COMP2

VREG

1089

9-04

2

图50. 通道1和通道2并联操作

0

1

2

3

4

5

6

0 2 4 6 8 10

CH

AN

NE

L C

UR

RE

NT

(A

)

TOTAL OUTPUT LOAD (A)

CH1CH2IDEAL

1089

9-15

1

图51. 并联输出配置下的电流平衡，VIN = 12 V，VOUT = 1.2 V，


软启动

ADP5050的降压调节器内置软启动电路，启动时输出电压

以可控方式缓升，从而限制浪涌电流。当SS12和SS34引脚

连接至VREG时，各降压调节器的软启动时间为典型值2 ms。

要将软启动时间设置为2 ms、4 ms或8 ms的值，应在SS12或SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见

图49)。为了支持特定启动序列或具有大输出电容的值，可

能需要这种配置。

SS12引脚可用来设置通道1和通道2的软启动时间和并联操

作。SS34引脚可用来设置通道3和通道4的软启动时间。表10给出了设置软启动时间所需的电阻值。

并联操作

ADP5050支持通道1和通道2两相并联并联操作，以提供高

达8 A的单路输出电流。要将通道1和通道2配置为两相单路

输出的并联操作，请执行以下步骤(参见图50)：

• 按照表10的规定，使用SS12引脚选择并联操作。

• COMP2引脚保持开路。

• 使用FB1引脚设置输出电压。

• 将FB2引脚连接到地(忽略FB2)。• 将EN2引脚连接到地(忽略EN2)。

当通道1和通道2以并联配置工作时，应按如下方式配置

通道：

• 通道1和通道2的输入电压和限流设置应设置为相同的值。

• 两个通道均以强制PWM模式工作。

不能使用配置寄存器中与通道2相关的位。这些位包括：

寄存器1的CH2_ON、寄存器3的VID2、寄存器7的OVP2_ ON和SCP2_ON、寄存器8的PHASE2、寄存器13的PWRG2。

并联配置下的电流平衡由内部控制环路进行调节。图51显示了并联输出配置下的典型电流平衡匹配。

带预充电输出的启动

ADP5050的降压调节器具有预充电启动特性，可防止启动

期间低端FET受损。如果输出电压在调节器开启前已预充

电，则调节器可在内部软启动基准电压超过反馈(FBx)引脚

电压之前防止反向电感电流(该电流会导致输出电容放电)。

ADP5050





表11. 通道1和通道2的峰值电流限制阈值设置

RILIM1 或RILIM2 典型峰值电流限制阈值

悬空 4.4 A 47 kΩ 2.63 A 22 kΩ 6.44 A

OUTPUTVOLTAGE

TIME

LATCH-OFF

CHx_LCH

LATCH OFFTHIS

REGULATOR

SHORT CIRCUIT DETECTEDBY COUNTER OVERFLOW

PWRGD

7 × tSS

SCP LATCH-OFFFUNCTION ENABLED AFTER

7 RESTART ATTEMPTS

WRITE 1TO

CHx_LCH BIT

ATTEMPT TORESTART

1089

9-04

5

图52. 短路闩锁保护

限流保护

ADP5050的降压调节器内置峰值电流限制保护电路，可限

制流过高端MOSFET的正电流。功率开关的峰值电流限值

限制可从输入端流向输出端的电流量。可编程限流阈值特

性允许低电流应用使用小尺寸电感。

要配置通道1的限流阈值，应将一个电阻连接在DL1引脚与

地之间；要配置通道2的限流阈值，应将一个电阻连接在

DL2引脚与地之间。表11列出了通道1和通道2的峰值电流

限制阈值设置。

ADP5050的降压调节器内置负电流限制保护电路，可限制

一定量的负电流流过低端MOSFET。

折频

ADP5050的降压调节器具有折频特性，当输出发生硬短路

时，可防止输出电流失控。折频按如下方式实现：

• 如果FBx引脚电压低于目标输出电压的一半，则开关频

率减半。

• 如果FBx引脚电压低于目标输出电压的四分之一，则开

关频率降至其当前值的一半，即fSW的四分之一。

降低开关频率可使电感电流有更多时间来减小，但也会提

高峰值电流调节期间的纹波电流。这导致平均电流下降，

以阻止输出电流失控。

最大占空比下的跳脉冲模式

在最大占空比条件下，折频使输出受到调节。如果达到最

大占空比(例如当输入电压降低时)，PWM调制器会跳开

1/2的PWM脉冲，导致开关频率折返到一半。如果占空比

进一步提高，PWM调制器将跳开2/3的PWM脉冲，导致开

关频率折返为1/3。折频可提高有效最大占空比，从而降低

输入与输出电压之间的压差。

打嗝保护

ADP5050的降压调节器利用打嗝模式实现过流保护(OCP)。当电感峰值电流达到限流阈值时，高端MOSFET关断，低

端MOSFET开启，直到进入下一个周期。

打嗝模式有效时，过流故障计数器会递增。如果过流故

障计数器达到15并溢出 (表示短路状况 )，高端和低端

MOSFET将同时关断。降压调节器在打嗝模式下保持七个

软启动周期，然后尝试从软启动重启。如果短路故障已清

除，调节器将恢复正常工作；否则软启动后重新进入打嗝

模式。

在初始软启动周期中，打嗝保护被屏蔽，以便降压调节器

能在重负载下启动。注意，为确保降压调节器能在重负载

下从打嗝模式恢复，需要精心设计并选择适当的器件。寄

存器10的HICCUPx_OFF位可用来禁用各降压调节器的打

嗝保护。打嗝保护禁用时，折频特性仍可用来防止过流。

闩锁保护

ADP5050的降压调节器有一个可选的闩锁模式，用以保护

器件不受短路和过压等严重问题影响。闩锁模式可通过I2C接口或工厂熔丝使能。

短路闩锁模式

通过工厂熔丝，或将1写入寄存器7 (LCH_CFG)的SCPx_ON位，可使能短路闩锁模式。当短路闩锁模式使能且软启动

后保护电路检测到过流状态，降压调节器就会进入打嗝模

式并尝试重启。连续7次尝试重启后，如果调节器仍然处

于故障状况，调节器就会关断。此关断(闩锁)状况只能通

过重新使能通道或复位通道电源才能清除。

图52显示了短路闩锁保护功能。

ADP5050







OUTPUTVOLTAGE

TIME

LATCH OFFTHIS

REGULATORLATCH-OFF

CHx_LCHWRITE 1

TOCHx_LCH BIT

124%NOMINAL OUTPUT

100%NOMINAL OUTPUT

1089

9-04

6

CHx ON

图53. 过压闩锁保护

表12. 器件中断的故障状况(寄存器14)中断说明 TEMP_INT 结温超过所配置的阈值(通过寄存器9选择)LVIN_INT PVIN1电压低于所配置的阈值(通过寄存器9选择)PWRG4_INT 通道4上检测到电源良好故障

PWRG3_INT 通道3上检测到电源良好故障



短路闩锁状态可从寄存器12 LCH_STATUS读取。要清除该

状态位，应将1写入该位(前提是故障不再存在)。该状态位

保持锁存，直到将1写入该位，或者器件由内部VDD上电

复位信号复位。注意，如果打嗝模式禁用，短路闩锁模式

将不起作用。

过压闩锁模式

通过工厂熔丝，或将1写入寄存器7 (LCH_CFG)的OVPx_ON位，

可使能过压闩锁模式。过压闩锁阈值为标称输出电压的

124%。当输出电压超过此阈值时，保护电路即检测到过压

状态，调节器关断。此关断(闩锁)状况只能通过重新使能

通道或复位通道电源才能清除。

图53显示了过压闩锁保护功能。

过压闩锁状态可从寄存器12 LCH_STATUS读取。要清除该状

态位，应将1写入该位(前提是故障不再存在)。该状态位保

持锁存，直到将1写入该位，或者器件由内部VDD上电复

位信号复位。

欠压闭锁(UVLO)欠压闭锁电路监测ADP5050中各降压调节器的输入电压。

若有任何输入电压(PVINx引脚)低于3.78 V(典型值)，相应的

通道就会关断。输入电压升到4.2 V(典型值)以上后，启动软

启动周期，并使能相应的通道(ENx引脚为高电平时)。

注意，通道1(PVIN1引脚)上的UVLO条件的优先级高于其

他通道上的UVLO条件，这意味着，PVIN1电源必须在其

他通道工作之前可用。要清除中断，应将1写入寄存器14 (INT_STATUS)的相应位，

将所有ENx引脚拉低，或利用内部VDD上电复位信号复位

器件。读取中断或写入0到该位不会清除中断。

电源良好功能

ADP5050具有一个开漏电源良好输出(PWRGD引脚)，当所

选降压调节器正常工作时，它变为高电平有效。默认情况

下，PWRGD引脚监测通道1的输出电压。订购ADP5050时，

可要求配置其他通道来控制PWRGD引脚(参见表56)。

各通道的电源良好状态(PWRGx位)可通过I2C接口(寄存器13，STATUS_RD)回读。PWRGx位的值为1时，表示降压调节

器的调节输出电压高于标称输出的90.5%(典型值)。当降压

调节器的调节输出电压低于标称输出的87.2%(典型值)且延

迟时间大于约50 µs时，PWRGx位设为0。

PWRGD引脚的输出是内部未屏蔽PWRGx信号的逻辑和。

内部PWRGx信号必须为高电平且持续1 ms的验证时间，

PWRGD引脚才能变为高电平；如果一个PWRGx信号发生

故障，则PWRGD引脚毫无延迟地变为低电平。控制

PWRGD引脚的通道(通道1至通道4)由工厂熔丝指定，或通

过I2C接口设置寄存器11 (PWRGD_MASK)的相应位来指定。

中断功能

ADP5050为故障状况提供中断输出(nINT引脚)。正常工作

期间，nINT引脚为高电平(应使用外部上拉电阻)。发生故

障状况时，ADP5050拉低nINT引脚，提醒I2C主机处理器

发生了故障状况。

共有6个中断源可触发nINT引脚。默认未配置中断源。要

选择一个或多个中断源来触发nINT引脚，请将寄存器15 INT_MASK中的相应位设为1(参见表48)。

触发nINT引脚时，寄存器14(位[5:0])中的一位或多位设为1。触发nINT引脚的故障状况可从寄存器14 INT_STATUS读取

(参见表12)。

ADP5050







JUNCTION TEMPERATURE

TIME

TEMP_INT(HEAT STATUS)

OVERHEATCONDITIONDETECTED

NORMALTEMPERATURE

115°C(ADJUSTABLE)

1089

9-04

7

图54. 过热警告功能

INPUT VOLTAGE ON PVIN1

TIME

LVIN_INT(LVIN STATUS)

LOW INPUTVOLTAGECONDITIONDETECTED

12V INPUTVOLTAGE

10.7V(ADJUSTABLE)

1089

9-04

8

图55. 低输入电压警告功能(VIN = 12 V)

LDOFB5

VOUT5

EN5

PVIN5C1

1µFRA

RB

C21µF

1.7V TO 5.5V

1089

9-04

9

图56. 200 mA LDO调节器

热关断

ADP5050的结温超过150°C时，热关断电路会关闭除内部线

性调节器以外的IC。极端的结温可能由工作电流高、电路

板设计欠佳或环境温度高等原因引起。热关断有15°C的迟

滞，因此片内温度必须低于135°C，ADP5050才会从热关断

中恢复。器件退出热关断时，各使能通道开始软启动过程。

热关断状态可通过I2C接口(寄存器12 LCH_STATUS)读取。

检测到热关断时，TSD_LCH位(位4)置1。要清除该状态

位，应将1写入该位(前提是故障不再存在)。该状态位保持

锁存，直到将1写入该位，或者器件由内部VDD上电复位

信号复位。

过热检测

除热关断保护外，ADP5050还提供过热警告功能，比较结

温与指定的过热阈值：105°、115°或125°。过热阈值在寄存

器9 TH_CFG中配置。与热关断不同的是，过热检测功能发

送警告信号，而不关断器件。当结温超过过热阈值时，寄

存器14的状态位TEMP_INT置1。该状态位保持锁存，直到

将1写入该位，所有ENx引脚拉低，或者器件由内部VDD上电复位信号复位。

过热检测功能可用来将警告信号发送到主机处理器。主机

检测到过热警告信号后，处理器便可采取措施来准备应对

可能即将发生的热关断。

图54显示了过热警告功能。

低输入电压检测

除欠压闭锁(UVLO)外，ADP5050还提供低输入电压检测电

路来监控PVIN1，此电路比较输入电压与指定的电压阈值。

电压阈值可利用寄存器9 (TH_CFG)，在4.2 V至11.2 V的范围

内以0.5 V的步进设置。与UVLO关断不同的是，低输入电压

检测功能发送警告信号，而不关断器件。当PVIN1输入电

压低于阈值时，寄存器14的状态位LVIN_INT置1。该状态

位保持锁存，直到将1写入该位，所有ENx引脚拉低，或者

器件由内部VDD上电复位信号复位。

低输入电压检测功能可用来将警告信号发送到主机处理

器。主机检测到低输入电压警告信号后，处理器便可采取

措施来准备应对可能即将发生的UVLO关断。

图55显示了低输入电压警告功能。

LDO调节器

ADP5050集成通用LDO调节器，具有低静态电流和低压差

特性，提供高达200 mA的输出电流。

LDO调节器采用1.7 V至5.5 V的输入电压工作。宽电源范围

使得该调节器适合于LDO电源电压来自一个降压调节器的

级联配置。LDO输出电压通过外部电阻分压器设置(参见

图56)。

LDO调节器使用1 μF小陶瓷输入和输出电容，可提供高电源

抑制比(PSRR)、低输出噪声和出色的线路与负载瞬态响应。

ADP5050







I2C REGISTER

SCL

SDA

LEVELSHIFTER

VDDIO

VDD

VDDIO UVLO_VDDIO

TRIM DATA

SCP/OVP

VDDIO VDDVDD VDD

VDDIO

1089

9-05

1

图57. I2C接口模块图

1089

9-05

0

SCL

VDDIO

I2C INTERFACE

I2C ADDRESS = 0x48 I2C ADDRESS = 0x49

A0

SDA

SCL

VDDIO

A0

VREG

SDA

图58. 配置为不同I2C地址的两个ADP5050器件

(A0功能取代引脚20的PWRGD功能)

I2C接口ADP5050具有一个I2C兼容串行接口，用于控制电源管理模

块和回读系统状态(参见图57)。I2C接口工作时钟频率最高

达400 kHz。

自清零寄存器位

寄存器12和寄存器14是包含自清零寄存器位的状态寄存器。

将1写入状态位时，这些位自动清零。因此，无需将0写入

状态位以清除它。

注意，ADP5050不响应广播。ADP5050支持多个主机，但

如果器件处于读取模式，则只有一个主机能够访问，直到

数据传输完成为止。

I2C串行接口可用来访问ADP5050的内部寄存器。有关

ADP5050寄存器的详细信息，请参见“寄存器映射”部分。

SDA和SCL引脚

ADP5050有两个专用I2C接口引脚：SDA和SCL。SDA是开

漏线，用于接收和传输数据。SCL是输入线，用于接收时

钟信号。利用外部电阻将这些引脚上拉至VDDIO电源。

串行数据在SCL的上升沿传输。读取模式下，读取数据在

SDA引脚产生。

I2C地址

ADP5050的默认7位I2C芯片地址为0x48(二进制为1001000)。利用可选的A0引脚可以配置不同的I2C地址，它可取代引

脚20的电源良好功能。(有关获得引脚20用作A0引脚的

ADP5050型号的信息，请联系当地的ADI公司办事处或代

理商)。

A0引脚允许两个ADP5050器件在同一I2C通信总线上使用。

图58显示了利用A0引脚配置为不同I2C地址的两个ADP5050器件。

ADP5050













SCL

CHIP ADDRESS

SDAA0A1A2A3A4A5A6 A0A1A2A3A4A5A6A7

0 0001001

D0D1D2D3D4D5D6D7

SUBADDRESS WRITE DATA

AC

K B

Y S

LA

VE

WR

ITE

ST

AR

T

AC

K B

Y S

LA

VE

AC

K B

Y S

LA

VE

R/W

ST

OP

NOTES1. MAXIMUM SCL FREQUENCY IS 400kHz.2. NO RESPONSE TO GENERAL CALLS.

OUTPUT BY PROCESSOR

OUTPUT BY ADP5050

1089

9-05

2

图59. I2C写入寄存器

SCL

CHIP ADDRESS

SDAA0A1A2A3A4A5A6 A0A1A2A3A4A5A6A7

0 0001001 10001001

D0D1D2D3D4D5D6D7

SUBADDRESS CHIP ADDRESS READ DATA

NOTES1. MAXIMUM SCL FREQUENCY IS 400kHz.2. NO RESPONSE TO GENERAL CALLS.

OUTPUT BY PROCESSOR

OUTPUT BY ADP5050

AC

K B

Y S

LA

VE

WR

ITE

ST

AR

T

AC

K B

Y S

LA

VE

RE

AD

AC

K B

Y S

LA

VE

NO

AC

K B

Y M

AS

TE

RT

O S

TO

P R

EA

DIN

G

R/W A0A1A2A3A4A5A6 R/W

ST

OP

1089

9-05

3

图60. I2C读取寄存器

I2C接口时序图

图59显示了I2C写操作的时序图。图60显示了I2C读操作的

时序图。

子地址用于选择ADP5050中的一个用户寄存器。ADP5050发送数据到子地址指定的寄存器，或读出指定寄存器的

数据。

ADP5050




VOUT = VREF × (1 + (RTOP/RBOT))

VOUT_MIN = VIN × tMIN_ON × fSW − (RDSON1 − RDSON2) × IOUT_MIN × tMIN_ON × fSW − (RDSON2 + RL) × IOUT_MIN (1)

VOUT_MAX = VIN × (1 − tMIN_OFF × fSW) − (RDSON1 − RDSON2) × IOUT_MAX × (1 − tMIN_OFF × fSW) − (RDSON2 + RL) × IOUT_MAX (2)

应用信息ADIsimPower设计工具

ADIsimPower™设计工具集支持ADP5050。ADIsimPower是一个工具集合，可以根据特定设计目标产生完整的电源设

计。利用这些工具，用户只需几分钟就能生成完整原理图

和物料清单并计算性能。ADIsimPower可以考虑IC和所有

真实外部器件的工作条件与限制，并针对成本、面积、效

率和器件数量优化设计。 ADIsimPower工具可通过

www.analog.com/ADIsimPower网站获得，用户可以通过该

工具申请未填充的电路板。

可调输出电压编程

通过输出电压与FBx引脚之间的一个电阻分压器，可从外

部设置ADP5050的输出电压。为降低反馈偏置电流对输出

电压精度的影响，应确保分压器的底部电阻不能太大，建

议使用50 kΩ以下的值。

输出电压设置的方程式为：

其中：

VOUT为输出电压。

VREF为反馈基准电压：通道1至通道4为0.8 V，通道5为0.5 V。RTOP为VOUT到FB之间的反馈电阻。

RBOT为FB到地之间的反馈电阻。

对于固定输出选项，无需电阻分压器。每个通道都有VIDx位来设置特定范围的输出电压(见表9)。如需其它固定输出

电压(默认VID码)，请联系当地的ADI公司办事处或代理商。

电压转换限制

对于给定的输入电压，由于最小导通时间和最小关断时间

的原因，输出电压有上下限。

输入电压和开关频率给定时的最小输出电压受最短导通时

间的限制。通道1和通道2的最小导通时间为117 ns(典型值)；通道3和通道4的最小导通时间为90 ns(典型值)。结温越高，

则最小导通时间越长。

注意，在强制PWM模式下，当超过最小导通时间限值

时，通道1和通道2可能会超过标称输出电压。避免此问题

需要精心选择开关频率。

其中：

VOUT_MIN为最小输出电压。

tMIN_ON为最小导通时间。

fSW为开关频率。

RDSON1为高端MOSFET的导通电阻。

RDSON2为低端MOSFET的导通电阻。

IOUT_MIN为最小输出电流。

RL为输出电感的电阻。

输入电压和开关频率给定时的最大输出电压受最短关断时

间和最大占空比的限制。注意，折频特性可通过降低开关

频率来提高有效最大占空比，从而降低输入与输出电压之

间的压差(参见“折频”部分)。

给定输入电压和开关频率，则最大输出电压的计算公式

如下：

其中：

VOUT_MAX为最大输出电压。

tMIN_OFF为最小关断时间。


RDSON1为高端MOSFET的导通电阻。

RDSON2为低端MOSFET的导通电阻。

IOUT_MAX为最大输出电流。

RL为输出电感的电阻。

如公式1和公式2所示，降低开关频率可减少最小导通时间

和关断时间的限制。

限流设置

ADP5050的通道1和通道2有三种可选的限流阈值。确保选

定的限流值大于电感的峰值电流IPEAK。通道1和通道2的限

流配置参见表11。

在连续导通模式(CCM)下，给定输入电压和开关频率，则

最小输出电压的计算公式如下：

ADP5050




http://designtools.analog.com/dtPowerWeb/dtPowerMain.aspx







L = [(VIN − VOUT) × D]/(ΔIL × fSW)

IPEAK = IOUT + (ΔIL/2)

12

22 L

OUTRMSIII ∆

+=

表13. 推荐电感

供应商产品型号值(µH)

ISAT (A)

IRMS (A)

DCR (mΩ)

尺寸(mm)

Coilcraft XFL4020-102 1.0 5.4 11 10.8 4 × 4 XFL4020-222 2.2 3.7 8.0 21.35 4 × 4 XFL4020-332 3.3 2.9 5.2 34.8 4 × 4 XFL4020-472 4.7 2.7 5.0 52.2 4 × 4 XAL4030-682 6.8 3.6 3.9 67.4 4 × 4 XAL4040-103 10 2.8 2.8 84 4 × 4 XAL6030-102 1.0 23 18 5.62 6 × 6

XAL6030-222 2.2 15.9 10 12.7 6 × 6 XAL6030-332 3.3 12.2 8.0 19.92 6 × 6 XAL6060-472 4.7 10.5 11 14.4 6 × 6 XAL6060-682 6.8 9.2 9.0 18.9 6 × 6 TOKO FDV0530-1R0 1.0 11.2 9.1 9.4 6.2 × 5.8

FDV0530-2R2 2.2 7.1 7.0 17.3 6.2 × 5.8 FDV0530-3R3 3.3 5.5 5.3 29.6 6.2 × 5.8 FDV0530-4R7 4.7 4.6 4.2 46.6 6.2 × 5.8

( ) UVOUTOUTIN

STEPUVUVOUT

VVV

LIKC

_

2

_2 ∆×−×

×∆×=

( ) 22

2

_OUTOUT_OVOUT

STEPOVOVOUT

VVV

LIKC

−∆+

×∆×=

软启动设置

ADP5050的降压调节器内置软启动电路，启动时输出电压

以可控方式缓升，从而限制浪涌电流。要将软启动时间设

置为2 ms、4 ms或8 ms的值，应在SS12或SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见“软启动”部分)。

电感选择

电感值取决于开关频率、输入电压、输出电压和电感纹波

电流。使用小电感值可产生较快的瞬态响应，但会因为电

感纹波电流较大而降低效率。使用大电感值则会实现较小

的纹波电流和较高的效率，但会导致瞬态响应变慢。因此，

需要在瞬态响应和效率之间进行权衡。原则上讲，电感纹

波电流ΔIL通常设置为最大负载电流的30%到40%。电感值

计算公式如下：

其中： VIN为输入电压。 VOUT为输出电压。 D为占空比(D = VOUT/VIN)。 ΔIL为电感纹波电流。 fSW为开关频率。

ADP5050在电流环路中使用内部斜率补偿，以防止当占空

比大于50%时产生次谐波振荡。

电感峰值电流可通过以下公式计算：

电感的饱和电流必须大于峰值电感电流。对于具有快速饱

和特性的铁氧体磁芯电感，应确保电感饱和电流额定值大

于降压调节器的限流阈值，以防止电感饱和。

电感的RMS电流可通过以下公式计算：

建议使用屏蔽铁氧体磁芯材料，以实现低铁损、低EMI。表13列出了推荐电感。

输出电容选择

选择的输出电容会影响输出电压纹波和稳压器的环路动态

特性。例如，在输出端出现负载阶跃瞬态期间，当负载突

然增加时，输出电容向负载供电，直到控制环路可以提高

电感电流，此电流可造成输出电压欠冲。

可通过以下公式计算达到欠冲(压降)要求所需的输出电容：

其中： KUV为系数值(通常设置为2)。 ΔISTEP为负载阶跃。 ΔVOUT_UV为容许的输出电压欠冲。

再举一例说明输出电容对调节器环路动态特性的影响：从

输出端突然移除负载时，电感中存储的能量会涌入输出电

容，导致输出电压过冲。

可通过以下公式计算达到过冲要求所需的输出电容：

其中： KOV为系数值(通常设置为2)。 ΔISTEP为负载阶跃。 ΔVOUT_OV为容许的输出电压过冲。

ADP5050




RIPPLEOUTSW

LRIPPLEOUT

VfIC

__

8 ∆××

∆=

L

RIPPLEOUTESR

I

VR

∆

∆= _

12_L

rmsCII

OUT

∆=

( )DDII OUTrmsCIN−××= 1_

PFET_LOW = IOUT2 × RDSON × (1 − D)

表14. 推荐的双MOSFET

供应商产品型号 VDS (V) ID (A) RDSON (mΩ)

Qg (nC)

尺寸(mm)

IR IRFHM8363 30 10 20.4 6.7 3 × 3 IRLHS6276 20 3.4 45 3.1 2 × 2 Fairchild FDMA1024 20 5.0 54 5.2 2 × 2 FDMB3900 25 7.0 33 11 3 × 2 FDMB3800 30 4.8 51 4 3 × 2 FDC6401 20 3.0 70 3.3 3 × 3 Vishay Si7228DN 30 23 25 4.1 3 × 3 Si7232DN 20 25 16.4 12 3 × 3 Si7904BDN 20 6 30 9 3 × 3 Si5906DU 30 6 40 8 3 × 2 Si5908DC 20 5.9 40 5 3 × 2 SiA906EDJ 20 4.5 46 3.5 2 × 2 AOS AON7804 30 22 26 7.5 3 × 3 AON7826 20 22 26 6 3 × 3 AO6800 30 3.4 70 4.7 3 × 3 AON2800 20 4.5 47 4.1 2 × 2

VIN_STARTUP = (0.8 nA + (0.8 V/RBOT_EN)) × (RTOP_EN + RBOT_EN)

输出电压纹波由输出电容的ESR及其电容值决定。使用以

下公式选择能达到输出纹波要求的电容：

其中： ΔIL为电感纹波电流。 fSW为开关频率。

ΔVOUT_RIPPLE为容许的输出电压纹波。 RESR是该输出电容的等效串联电阻。

选择COUT_UV、COUT_OV和COUT_RIPPLE给定的最大输出电容，以

同时满足负载瞬态和输出纹波要求。

所选输出电容的电压额定值必须大于输出电压。输出电容

的最小电流有效值额定值可通过以下公式确定：

输入电容选择

输入去耦电容可衰减输入端的高频噪声，并充当储能库。

使用陶瓷电容并将其靠近PVINx引脚放置。由输入电容、

高端NFET和低端NFET组成的环路必须尽可能小。输入电

容的电压额定值必须大于最大输入电压。确保输入电容的

RMS电流额定值大于下式计算值：

其中，D为占空比(D = VOUT/VIN)。

低端功率器件选择

通道1和通道2集成了低端MOSFET驱动器，可用于驱动低

端N沟道MOSFET (NFET)。低端N沟道MOSFET的选择会影响

降压调节器的性能。

选择的MOSFET必须满足以下要求：

• 漏源电压(VDS)必须高于1.2 × VIN。

• 漏极电流(ID)必须大于1.2 × ILIMIT_MAX，其中ILIMIT_MAX为选

定的最大限流阈值。

• VGS = 4.5 V时，所选MOSFET可以完全导通。

• 栅极电荷总量(Qg，VGS = 4.5 V)必须少于20 nC。较低的

Qg特性可提供较高的效率。

其中： RDSON为低端MOSFET的导通电阻。 D为占空比(D = VOUT/VIN)。

表14列出了各种限流设置的推荐双MOSFET。应确保

MOSFET能够处理功率损耗造成的散热问题。

UVLO输入编程

精密使能输入可用于设置输入电压的欠压闭锁阈值，如图43所示。为降低内部1 MΩ下拉电阻容差对输入电压精度的影

响，应确保分压器的底部电阻不能太大，建议使用50 kΩ以

下的值。

精密导通阈值为0.8 V。可编程VIN启动电压的电阻分压器计算

如下：

其中： RTOP_EN为VIN与EN之间的电阻。

RBOT_EN为EN引脚与地之间的电阻。

当高端MOSFET关断时，低端MOSFET提供电感电流。对

于低占空比应用而言，多数时候是低端MOSFET提供该电

流。要实现较高的效率，必须选择低导通电阻MOSFET。低端MOSFET的功率导通损耗可通过以下公式计算：

ADP5050


×π×+

×π×+

××==

p

zVI

COMP

OUTvd

fs

fs

RAsV

sVsG

21

21

)(

)()(

OUTESRz

CRf

××π×=

21

( ) OUTESRp

CRRf

×+×π×=

21

RESR

R

+

–

gm

RCCCP

COUT

CC

RTOP

RBOT

–

+

AVI

VOUT

VCOMP

VOUT

1089

9-05

4

图61. 简化的峰值电流模式控制小信号电路

)(

1

1)( sG

sCC

CCRs

sCR

CCg

RR

RsT vd

CPC

CPCC

CC

CPC

m

TOPBOT

BOTV ×

×

+

××+×

××+×

+

−×

+=

VIm

COUTOUTC

Ag

fCVR

××

×××π×=

V8.0

2

( )C

OUTESRC

R

CRRC

×+=

C

OUTESRCP

R

CRC

×=

PD = PBUCK1 + PBUCK2 + PBUCK3 + PBUCK4 + PLDO

PLOSS = PCOND + PSW + PTRAN

PCOND = (RDSON_HS × D + RDSON_LS × (1 − D)) × IOUT2

补偿器件设计

对于峰值电流模式控制架构，可将功率级简化为向输出电

容和负载电阻供应电流的压控电流源。该简化环路包括一

个域极和输出电容ESR造成的零点。控制到输出传递函数

如下列公式所示：

其中： AVI = 10 A/V(通道1或通道2)、3.33 A/V(通道3或通道4)。 R为负载电阻。

RESR是该输出电容的等效串联电阻。 COUT为输出电容。

ADP5050将跨导放大器用作误差放大器来补偿该系统。图61显示了简化的峰值电流模式控制小信号电路。

补偿器件RC和CC形成零点，RC和可选的CCP形成可选极点。

闭环传递公式如下所示：

以下准则说明对于陶瓷输出电容应用如何选择补偿器件RC、

CC和CCP。

1. 确定截止穿越频率(fC)。通常情况下，fC介于fSW/12和fSW/6之间。

2. RC的计算公式如下：

3. 将补偿零点放置在域极(fP)处。CC的计算公式如下：

4. CCP是可选的。它可用于取消输出电容的ESR引起的零点。

CCP的计算公式如下：

功耗

ADP5050的总功耗可简化为：

降压调节器功耗

各降压调节器的功耗(PLOSS)包括功率开关导通损耗(PCOND)、开关损耗(PSW)和转换损耗(PTRAN)。还存在其它功耗源，但

在涉及到散热限制的高输出负载电流应用中，这些损耗一

般不太重要。

使用以下公式估算降压调节器的功耗：

功率开关导通损耗(PCOND)功率开关导通损耗是由于输出电流流经具有内部导通电阻

(RDSON)的高端和低端功率开关而造成的。

使用以下公式估算功率开关导通损耗：

其中： RDSON_HS为高端MOSFET的导通电阻。 RDSON_LS为低端MOSFET的导通电阻。 D为占空比(D = VOUT/VIN)。

ADP5050




PSW = (CGATE_HS + CGATE_LS) × VIN2 × fSW

PTRAN = 0.5 × VIN × IOUT × (tR + tF) × fSW

PLDO = [(VIN − VOUT) × IOUT] + (VIN × IGND)

TJ = TA + TR

TR = θJA × PD

开关损耗(PSW)开关损耗与驱动器消耗的电流有关，驱动器以开关频率开

通和关断功率器件。每次功率器件栅极开通或关断时，驱

动器就会将一定的电荷从输入电源传输到栅极，再从栅极

传输到地。使用以下公式估算开关损耗：

其中：

CGATE_HS为高端MOSFET的栅极电容。

CGATE_LS为低端MOSFET的栅极电容。


转换损耗(PTRAN)转换损耗是由于高端MOSFET无法即时接通或断开造成的。

在开关节点转换期间，MOSFET提供所有电感电流。

MOSFET的源漏电压为输入电压的一半，由此便产生功率

损耗。转换损耗随负载和输入电压的提高而提高，每个开

关周期发生两次。使用以下公式估算转换损耗：

其中：

tR为开关节点的上升时间。

tF为开关节点的下降时间。

热关断

通道1和通道2仅在内部高端MOSFET导通时存储电感电流

值，因此，ADP5050会消耗少量功率(以及少量输入均方根

电流)，从而降低热限制。

不过，当通道1和通道2在最大负载、高环境温度、高占空

比下工作时，输入均方根电流可能变得非常大，导致结温

超出125°C的最大结温。如果结温超过150°C，调节器就会

进入热关断状态，当结温低于135°C时才恢复工作。

其中：

VIN和VOUT分别为LDO调节器的输入和输出电压。

IOUT为LDO调节器的负载电流。

IGND为LDO调节器的地电流。

在ADP5050中，地电流引起的功耗相当小，可忽略不计。

结温

芯片的结温为环境温度与功耗引起的封装内温升之和，如

下式所示：

其中：

TJ为结温。

TA为环境温度。

TR为功耗引起的封装温度升幅。

封装的温升与封装功耗成正比。其比例常数就是芯片的结

到环境温度之间的热阻，如下式所示：

其中：

TR是封装的温度升幅。

θJA是从芯片结到封装环境温度的热阻(见表6)。PD是封装内的功耗。

一个非常重要的考虑因素是热阻值基于4层4 inch × 3 inch、2.5 oz铜PCB(符合JEDEC标准)，而实际应用所用PCB的尺寸

和层数可能不同。

必须尽可能多地使用铜，以利于器件散热。暴露于空气中

的铜的散热效果优于内层中使用的铜。使用多个过孔将裸

露焊盘连接到接地层。

LDO调节器功耗

LDO调节器的功耗通过下式计算：

ADP5050




表15. 通道1的设计要求示例

参数技术规格输入电压 VPVIN1 = 12 V ± 5% 输出电压 VOUT1 = 1.2 V 输出电流 IOUT1 = 4 A 输出纹波 ∆VOUT1_RIPPLE = 12 mV(CCM模式) 负载瞬变 ±5%，20%至80%负载瞬变，1 A/μs

RRT (kΩ) = [14,822/fSW (kHz)]1.081

RBOT = RTOP × (VREF/(VOUT − VREF))

L = [(VIN − VOUT) × D]/(ΔIL × fSW)

IPEAK = IOUT + (ΔIL/2)

12

22 L

OUTRMSIII ∆

+=

设计示例本部分通过一个例子说明通道1的设计步骤和所需的外部

器件。表15列出了该例的设计要求。

虽然本例显示的是通道1的逐步设计程序，但该程序适用

于所有其它降压调节器通道(通道2至通道4)。

设置开关频率

第一步是确定ADP5050设计的开关频率。一般而言，开关

频率越高，则所需的器件值越低，因而解决方案尺寸越小；

开关频率越低，则开关损耗越低，因而转换效率越高。

将一个电阻连接在RT引脚与地之间，可将ADP5050的开关

频率设置为250 kHz到1.4 MHz的值。所选电阻允许用户在

效率与解决方案尺寸之间权衡取舍，做出适当选择。(更多

信息参见“振荡器”部分。)然而，必须通过检查最小导通时

间和最小关断时间所施加的电压转换限制，来确定最高支

持的开关频率(参见“电压转换限制”部分)。

本设计示例使用600 kHz的开关频率来实现小尺寸解决方案

和高转换效率的良好组合。要将开关频率设置为600 kHz，请使用以下公式来计算电阻值RRT：

因此，选择标准电阻RRT = 31.6 kΩ。

设置输出电压

选择10 kΩ底部电阻(RBOT)，然后通过以下公式计算顶部反馈

电阻：

其中： VREF为0.8 V(对于通道1)。 VOUT为输出电压。

要将输出电压设置为1.2 V，应选择以下电阻值：RTOP = 4.99 kΩ，RBOT = 10 kΩ。

其中： VIN = 12 V。 VOUT = 1.2 V。 D为占空比(D = VOUT/VIN = 0.1)。 ΔIL = 35% × 4 A = 1.4 A.fSW = 600 kHz。

由此得到L值为1.28 µH。最接近的标准电感值为1.5 µH；因

此，电感纹波电流ΔIL为1.2 A。

电感峰值电流可通过以下公式计算：

针对该电感计算的峰值电流为4.6 A。

电感的RMS电流可通过以下公式计算：

该电感的RMS电流约为4.02 A。

因此，需要一个最小RMS电流额定值为4.02 A、最小饱和电

流额定值为4.6 A的电感。然而，为防止电感在限流条件下

达到饱和点，电感饱和电流宜高于最大峰值电流限值(典型

值7.48 A)，以实现可靠工作。

基于这些要求和建议，本设计选择DCR为13.5 mΩ的TOKO FDV0530-1R5。

设置电流限值

对于4 A输出工作电流而言，峰值限流典型值为6.44 A。本

例选择RILIM1 = 22 kΩ(见表11)。更多信息参见“限流保护”部分。

选择电感

将峰峰值电感纹波电流ΔIL设置为最大输出电流的35%。使

用以下公式估算电感值：

ADP5050




RIPPLEOUTSW

LRIPPLEOUT

VfIC

__

8 ∆××

∆=

L

RIPPLEOUTESR

I

VR

∆

∆= _

( ) UVOUTOUTIN

STEPUVUVOUT

VVV

LIKC

_

2

_2 ∆×−×

×∆×=

( ) 22

2

_OUTOUT_OVOUT

STEPOVOVOUT

VVV

LIKC

−∆+

×∆×=

Ω=×µ×

×µ×××π×= k4.14

A/V10S470V8.0

kHz60F403V2.12CR

( )nF51.2

k4.14

F403001.03.0=

Ω

µ××Ω+Ω=CC

pF3.8k4.14

F403001.0=

Ω

µ××Ω=CPC

100

–100

–80

–60

–40

–20

0

20

40

60

80

120

–180

–150

–120

–90

–60

–30

0

30

60

90

1k 10k 100k 1M

MA

GN

ITU

DE

(d

B)

PH

AS

E (

Deg

rees

)

FREQUENCY (Hz)

CROSS FREQUENCY: 62kHzPHASE MARGIN: 58°

1089

9-16

1

图62. 1.2 V输出的波特图

CH1 50.0mV BW

CH4 2.00A Ω BW

M200µs A CH4 2.32A

1

4

VOUT

IOUT

1089

9-16

2

图63. 1.2 V输出的0.8 A至3.2 A负载瞬态响应

选择输出电容

输出电容必须满足输出电压纹波和负载瞬态响应要求。要

满足输出电压纹波要求，可使用以下公式计算ESR和电容：

计算的电容COUT_RIPPLE为20.8 µF，计算的RESR为10 mΩ。

要满足±5%的过冲和欠冲要求，可使用以下公式计算电容：

估算时，使用KOV = KUV = 2。因此，COUT_OV = 117 μF，COUT_UV = 13.3 μF。

输出电容ESR应小于13.3 mΩ，输出电容应大于117 μF。建议

使用三个陶瓷电容(47 µF、X5R、6.3 V)，例如ESR为2 mΩ的

Murata GRM21BR60J476ME15。

选择低端MOSFET对于高效率解决方案，必须选择低RDSON N沟道MOSFET。MOSFET击穿电压(VDS)必须大于1.2 × VIN，漏极电流必须大

于1.2 × ILIMIT_MAX。

通道1和通道2建议使用20 V、双N沟道MOSFET，例如Vishay Si7232DN。驱动器电压为4.5 V时，Si7232DN的RDSON为

16.4 mΩ，栅极电荷总量为12 nC。

设计补偿网络

为了获得更好的负载瞬态响应和稳定性能，应将穿越频率

fC设置为fSW/10。本例中，fSW设置为600 kHz；因此，将fC设

置为60 kHz。

对于1.2 V输出轨，47 μF陶瓷输出电容值降至40 μF。

选择标准器件：RC = 15 kΩ，CC = 2.7 nF。CCP是可选的。

图62显示了1.2 V输出轨的波特图。穿越频率为62 kHz，相

位裕量为58°。图63显示负载瞬态响应波形。

选择软启动时间

软启动特性允许输出电压以受控方式缓慢提高，从而避免

软启动期间出现输出电压过冲现象，同时限制浪涌电流。

SS12引脚可用来设置2 ms、4 ms或8 ms的软启动时间，并

且也可用来配置通道1和通道2的并联操作。更多信息参见

“软启动”部分和表10。

选择输入电容

输入电容应选择最小值为10 µF的陶瓷电容，并且靠近PVIN1引脚放置。本例中，建议使用一个10 µF、X5R、25 V陶瓷

电容。

ADP5050


表16. 通道1和通道2针对4 A典型应用的推荐外部器件(±1%输出纹波、±7.5%容差、~60%阶跃瞬态)

fSW (kHz) IOUT (A) VIN (V) VOUT (V) L (µH) COUT (µF) RTOP (kΩ) RBOT (kΩ) RC (kΩ) CC (pF) Dual FET 300 4 12 (or 5) 1.2 3.3 2 × 1001 4.99 10 10 4700 Si7232DN 12 (or 5) 1.5 3.3 2 × 1001 8.87 10.2 10 4700 Si7232DN 12 (or 5) 1.8 3.3 3 × 472 12.7 10.2 6.81 4700 Si7232DN 12 (or 5) 2.5 4.7 3 × 472 21.5 10.2 10 4700 Si7232DN 12 (or 5) 3.3 6.8 3 × 472 31.6 10.2 10 4700 Si7232DN 12 5.0 6.8 473 52.3 10 4.7 4700 Si7232DN 600 4 12 (or 5) 1.2 1.5 2 × 472 4.99 10 10 2700 Si7232DN 12 (or 5) 1.5 1.5 2 × 472 8.87 10.2 10 2700 Si7232DN 12 (or 5) 1.8 2.2 2 × 472 12.7 10.2 10 2700 Si7232DN 12 (or 5) 2.5 2.2 2 × 472 21.5 10.2 10 2700 Si7232DN 12 (or 5) 3.3 3.3 2 × 472 31.6 10.2 15 2700 Si7232DN 12 5.0 3.3 473 52.3 10 10 2700 Si7232DN 1000 4 5 1.2 1.0 2 × 472 4.99 10 15 1500 Si7232DN 5 1.5 1.0 2 × 472 8.87 10.2 15 1500 Si7232DN 12 (or 5) 1.8 1.0 472 12.7 10.2 10 1500 Si7232DN 12 (or 5) 2.5 1.5 472 21.5 10.2 10 1500 Si7232DN 12 (or 5) 3.3 1.5 472 31.6 10.2 10 1500 Si7232DN 12 5.0 2.2 473 52.3 10 15 1500 Si7232DN

表17. 通道3和通道4针对1.2A典型应用的推荐外部器件

(±1%输出纹波、±7.5%容差、~60%阶跃瞬态)fSW (kHz) IOUT (A) VIN (V) VOUT (V) L (µH) COUT (µF) RTOP (kΩ) RBOT (kΩ) RC (kΩ) CC (pF) 300 1.2 12 (or 5) 1.2 10 2 × 221 4.99 10 6.81 4700 12 (or 5) 1.5 10 2 × 221 8.87 10.2 6.81 4700 12 (or 5) 1.8 15 2 × 221 12.7 10.2 6.81 4700 12 (or 5) 2.5 15 2 × 221 21.5 10.2 6.81 4700 12 (or 5) 3.3 22 2 × 221 31.6 10.2 6.81 4700 12 5.0 22 222 52.3 10 6.81 4700 600 1.2 12 (or 5) 1.2 4.7 221 4.99 10 6.81 2700 12 (or 5) 1.5 6.8 221 8.87 10.2 6.81 2700 12 (or 5) 1.8 6.8 221 12.7 10.2 6.81 2700 12 (or 5) 2.5 10 221 21.5 10.2 6.81 2700 12 (or 5) 3.3 10 221 31.6 10.2 6.81 2700 12 5.0 10 222 52.3 10 6.81 2700 1000 1.2 5 1.2 2.2 221 4.99 10 10 1800 12 (or 5) 1.5 3.3 221 8.87 10.2 10 1800 12 (or 5) 1.8 4.7 221 12.7 10.2 10 1800 12 (or 5) 2.5 4.7 221 21.5 10.2 10 1800 12 (or 5) 3.3 6.8 221 31.6 10.2 10 1800 12 5.0 6.8 222 52.3 10 15 1800

推荐外部器件

表16列出了ADP5050通道1和通道2针对4 A应用的推荐外部器件。表17列出了通道3和通道4针对1.2 A应用的推荐外部器件。

1 100 µF电容：Murata GRM31CR60J107ME39(6.3 V、X5R、1206)。2 47 µF电容：Murata GRM21BR60J476ME15(6.3 V、X5R、0805)。3 47 µF电容：Murata GRM31CR61A476ME15(10 V、X5R、1206)。

1 22 µF电容：Murata GRM188R60J226MEA0(6.3 V、X5R、0603)。2 22 µF电容：Murata GRM219R61A226MEA0(10 V、X5R、0805)。

ADP5050



VIN

VOUT

PVINx

ENxGND

BSTx

SWx

ADP5050DLx

FBx

1089

9-05

5

图64. 带高电流走线(显示为蓝色)的典型电路

1089

9-16

3

图65. ADP5050典型PCB布局布线

ADP5050

电路板布局建议要使ADP5050获得最佳性能，良好的线路板布局至关重要

(见图65)。不良的布局会影响器件的调节和稳定性，以及

电磁干扰(EMI)和电磁兼容(EMC)性能。良好的PCB布局应

参照以下原则：

• 将输入电容、电感、MOSFET、输出电容和自举电容靠

近IC放置。

• 使用短而粗的走线将输入电容连接到PVINx引脚，并使

用专用电源地连接输入和输出电容地，使连接长度最小。

• 需要时，使用多个大电流过孔将PVINx、PGNDx和SWx连接到其他电源层。

• 使用短而粗的走线将电感连接到SWx引脚和输出电容。

• 确保高电流环路的走线尽可能短而宽。图64显示高电流

路径。

• 最大限度增加裸露焊盘的接地金属量，并在器件侧使用

尽可能多的过孔以加强散热。

• 地层通过多个过孔连接到器件侧的地上，以进一步减少

敏感电路节点上的噪声干扰。

• 去耦电容应靠近VREG和VDD引脚。

• 频率设置电阻应靠近RT引脚。

• 分开电阻分压器应靠近FBx引脚。此外，应使FBx走线

远离高电流走线和开关节点，以避免噪声影响。

• 在板面积受限的情况下，采用0402或0603尺寸的电阻和

电容可实现最小尺寸解决方案。



典型应用电路

VREG


(1.2A/2.5A/4A)


(1.2A)


Q1

Q2

L1

L2

5V REG

SYNC/MODE

RT

FB1

BST1

SW1

DL1

PGND

DL2

SW2

BST2

FB2

L3

BST3

SW3

FB3

PGND3

ALERT

L4

10µH

4.7µH

4.7µH

2.2µH

SiA906EDJ(46mΩ)

31.6kΩ

6.81kΩ2.7nF

6.81kΩ2.7nF

6.81kΩ2.7nF

6.81kΩ2.7nF

BST4

SW4

FB4

PGND4

nINT

VREG

PVIN1

COMP1

EN1

PVIN2

COMP2

EN2

PVIN3

SS34

COMP3

EN3

VDDIOOPTIONAL

I2C INTERFACE

PVIN4

COMP4

EN4

SCLSDA

C210µF

C11.0µF

C447µF

C30.1µF

C510µF

C60.1µF

C90.1µF

C747µF

C810µF

C1022µF

C1110µF

C120.1µF

C1322µF

12V

VOUT1

VOUT2

VDDIO

PROCESSOR

3.3V/2.5A

2.85V/100mA

1.5V/1.2A

4.0V TO 4.5V/1.2A(DVS)

1.1V TO 1.3V/2.5A(DVS)

DDRTERM. LDO

DDRMEMORY

RFPA

RFTRANSCEIVER

nINT

VCORE

I/O

VOUT3

VOUT4

PWRGD

5V REG

EXPOSED PAD

SS12VREG

C01.0µF

VDD

CHANNEL 5200mA LDO

REGULATOR FB5EN5

VOUT5

PVIN5

C151µF

10kΩ

47kΩ

C141µF

VOUT5

ADP5050


(1.2A/2.5A/4A)


(1.2A)

VREG

OPTIONALI2C

INTERFACE

SCLSDA

SCLSDA

1089

9-05

6

I2C

图66. 典型毫微微蜂窝应用，600 kHz开关频率，固定输出型号

ADP5050


VREG


(1.2A/2.5A/4A)


(1.2A)


Q1

Q2

L1

L2

SYNC/MODE

RT

FB1

BST1

SW1

DL1

PGND

DL2

SW2

BST2

FB2

L3

BST3

SW3

FB3

PGND3

ALERT

L4

10µH

6.8µH

2.2µH

1.5µH

BST4

SW4

FB4

PGND4

nINT

VREG

PVIN1

COMP1

EN1

PVIN2

COMP2

EN2

PVIN3

SS34

COMP3

EN3

VDDIOOPTIONAL

I2C INTERFACE

PVIN4

COMP4

EN4

SCLSDA

C2 10µF

C11.0µF

C447µF

C30.1µF

C510µF

C60.1µF

C747µF

C810µF

C90.1µF

C1022µF

C1110µF

C120.1µF

C1322µF

12V

VOUT1

VOUT2

FPGA

2.5V/4A

1.2V/100mA

1.5V/1.2A

3.3V/1.2A

1.2V/4A

DDRTERM. LDO

DDRMEMORY

FLASHMEMORY

VCORE

I/O BANK 1I/O BANK 0

I/O BANK 2

VOUT3

VOUT4

22kΩ

31.6kΩ

22kΩ

PWRGD

SS12VREG

C01.0µF

VDD

CHANNEL 5200mA LDO

REGULATORFB5EN5

VOUT5

PVIN5

C151µF

C141µF

VOUT5

ADP5050


(1.2A/2.5A/4A)


(1.2A)

C1647µF

C1747µF

VREG

MGTsI/O BANK 3

AUXILIARYVOLTAGE

1089

9-05

7

EXPOSED PAD

I2C

Si7232DN(16.4mΩ)

5V REG

5V REG

6.81kΩ2.7nF

10kΩ2.7nF

10kΩ2.7nF

6.81kΩ

10kΩ

10.2kΩ

31.6kΩ

10.2kΩ

8.87kΩ

10.2kΩ

4.99kΩ

10kΩ

21.5kΩ

14kΩ

2.7nF

图67. 典型FPGA应用，600 kHz开关频率，可调输出型号

ADP5050


VREG


(1.2A/2.5A/4A)


(1.2A)


Q1

Q2

L1

1.5µH

1.5µH

6.8µH

10µH

L2

5V REG

SYNC/MODE

RT

FB1

BST1

SW1

DL1

PGND

DL2

SW2

BST2

FB2

VREG

L3

BST3

SW3

FB3

PGND3

ALERT

L4

BST4

SW4

FB4

PGND4

nINT

VREG

PVIN1

COMP1

EN1

PVIN2

COMP2

EN2

PVIN3

SS34

COMP3

EN3

VDDIO

PVIN4

COMP4

EN4

SCLSDA

C210µF

2.7nF 10kΩ

100kΩ

600kΩ

31.6kΩ

2.7nF6.81kΩ

2.7nF 6.81kΩ

C11.0µF

C4100µF

C30.1µF

C510µF

C60.1µF

C810µF

C90.1µF

C1022µF

C1110µF

C120.1µF

C1322µF

C141µF

C151µF

12V

VOUT1

VOUT3

1.2V/8A

1.5V/1.2A

3.3V/1.2A

2.5V/200mA

VOUT4

22kΩ

22kΩ

I2COPTIONAL

I2C INTERFACEPWRGD

5V REG

EXPOSED PAD

SS12

C01.0µF

VDD

CHANNEL 5200mA LDO

REGULATOR FB5EN5 VOUT5

VOUT5

ADP5050


(1.2A/2.5A/4A)


(1.2A)

C16100µF

VREG

PVIN5

4.99kΩ

10kΩ

8.87kΩ

31.6kΩ

40.2kΩ

10.2kΩ

10.2kΩ

10kΩ

Si7232DN(16.4mΩ)

1089

9-16

5

图68. 典型通道1/通道2并联输出应用，600 kHz开关频率，可调输出型号

ADP5050


寄存器映射表18. 寄存器存储区分配

寄存器地址

寄存器名称

寄存器位7 位6 位5 位4 位3 位2 位1 位0 0 0x00 保留保留 1 0x01 PCTRL 保留 CH5_ON CH4_ON CH3_ON CH2_ON CH1_ON 2 0x02 VID1 保留 VID1[4:0] 3 0x03 VID23 保留 VID3[2:0] 保留 VID2[2:0] 4 0x04 VID4 保留 VID4[4:0] 5 0x05 DVS_CFG 保留 DVS4_ON DVS4_INTVAL[1:0] 保留 DVS1_ON DVS1_INTVAL[1:0] 6 0x06 OPT_CFG DSCG4_ON DSCG3_ON DSCG2_ON DSCG1_ON PSM4_ON PSM3_ON PSM2_ON PSM1_ON 7 0x07 LCH_CFG OVP4_ON OVP3_ON OVP2_ON OVP1_ON SCP4_ON SCP3_ON SCP2_ON SCP1_ON 8 0x08 SW_CFG FREQ3 FREQ1 PHASE4[1:0] PHASE3[1:0] PHASE2[1:0] 9 0x09 TH_CFG 保留 TEMP_TH[1:0] LVIN_TH[3:0] 10 0x0A HICCUP_CFG SYNC_OUT 保留 HICCUP4_

OFF HICCUP3_ OFF

HICCUP2_ OFF

HICCUP1_ OFF

11 0x0B PWRGD_MASK 保留 MASK_CH4 MASK_CH3 MASK_CH2 MASK_CH1 12 0x0C LCH_STATUS 保留 TSD_LCH CH4_LCH CH3_LCH CH2_LCH CH1_LCH 13 0x0D STATUS_RD 保留 PWRG4 PWRG3 PWRG2 PWRG1 14 0x0E INT_STATUS 保留 TEMP_INT LVIN_INT PWRG4_INT PWRG3_INT PWRG2_INT PWRG1_INT 15 0x0F INT_MASK 保留 MASK_TEMP MASK_LVIN MASK_

PWRG4 MASK_ PWRG3

MASK_ PWRG2

MASK_ PWRG1

16 0x10 保留保留 17 0x11 DEFAULT_SET DEFAULT_SET[7:0]

ADP5050


表19. 寄存器1位分配

位7 位6 位5 位4 位3 位2 位1 位0 保留 CH5_ON CH4_ON CH3_ON CH2_ON CH1_ON

表20. PCTRL寄存器的位功能描述

位位访问类型说明 [7:5] 保留读/写保留. 4 CH5_ON 读/写 0 = 禁用通道5(EN5引脚必须为高电平)。

1 = 使能通道5(默认)。3 CH4_ON 读/写 0 = 禁用通道4(EN4引脚必须为高电平)。




1 = 使能通道1(默认)。


位7 位6 位5 位4 位3 位2 位1 位0 保留 VID1[4:0]

表22. VID1寄存器的位功能描述

位位访问类型说明 [7:5] 保留读/写保留. [4:0] VID1[4:0] 读/写这些位设置通道1的输出电压。默认值由工厂熔丝编程。

00000 = 0.8 V(可调)。00001 = 0.85 V。00010 = 0.875 V。00011 = 0.9 V。…00111 = 1.0 V。…10011 = 1.3 V。…11011 = 1.5 V。…11110 = 1.575 V。11111 = 1.6 V。

寄存器描述本部分介绍ADP5050所用各寄存器的位功能。除非另有说

明，要复位一个寄存器，内部VDD上电复位信号必须为低

电平。

寄存器1：PCTRL(通道使能控制)，地址0x01寄存器1用于使能和禁用各通道的操作。一个通道的开/关状态由此寄存器的CHx_ON位和该通道的外部硬件使能引

寄存器2：VID1(通道1的VID设置)，地址0x02寄存器2用于设置通道1的输出电压。

脚控制(逻辑“和”)。CHx_ON位的默认值为1，意味着通道

使能由外部硬件使能引脚控制。仅当ENx引脚为高电平时，

通道才能由I2C接口禁用或使能。拉低ENx引脚将把对应的

CHx_ON位复位到默认值1，以支持下一次有效启动(ENx引脚被再次拉高时)。

ADP5050




位7 位6 位5 位4 位3 位2 位1 位0 保留 VID3[2:0] 保留 VID2[2:0]


位位的名称访问类型说明 7 保留读/写保留。 [6:4] VID3[2:0] 读/写这些位设置通道3的输出电压。默认值由工厂熔丝编程。

000 = 0.8 V(可调)。001 = 1.2 V。010 = 1.3 V。011 = 1.4 V。100 = 1.5 V。101 = 1.6 V。110 = 1.7 V。111 = 1.8 V。

3 保留读/写保留。 [2:0] VID2[2:0] 读/写这些位设置通道2的输出电压。默认值由工厂熔丝编程。

000 = 0.8 V(可调)。001 = 3.3 V。010 = 3.6 V。011 = 3.9 V。100 = 4.2 V。101 = 4.5 V。110 = 4.8 V。111 = 5.0 V。


位7 位6 位5 位4 位3 位2 位1 位0 保留 VID4[4:0]


位位的名称访问类型说明 [7:5] 保留读/写保留。 [4:0] VID4[4:0] 读/写这些位设置通道4的输出电压。默认值由工厂熔丝编程。

00000 = 0.8 V(可调)。00001 = 2.5 V。00010 = 2.6 V。…00110 = 3.0 V。…10000 = 4.0 V。…11010 = 5.0 V。…11110 = 5.4 V。11111 = 5.5 V。

寄存器3：VID23(通道2和通道3的VID设置)，地址0x03寄存器3用于设置通道2和通道3的输出电压。

寄存器4：VID4(通道4的VID设置)，地址0x04寄存器4用于设置通道4的输出电压。

ADP5050


表27. 寄存器5位分配位7 位6 位 5 位4 位3 位2 位1 位0 保留 DVS4_ON DVS4_INTVAL[1:0] 保留 DVS1_ON DVS1_INTVAL[1:0]

表28. DVS_CFG寄存器的位功能描述

位位的名称访问类型说明 7 保留读/写保留。 6 DVS4_ON 读/写 0 = 禁用通道4的DVS(默认值)。

1 = 使能通道4的DVS。

[5:4] DVS4_INTVAL[1:0] 读/写这些位配置通道4的DVS间隔。00 = 62.5 µs(默认值)。01 = 31.2 µs.10 = 15.6 µs.11 = 7.8 µs.

3 保留读/写保留。

2 DVS1_ON 读/写 0 = 禁用通道1的DVS(默认值)。1 = 使能通道1的DVS。

[1:0] DVS1_INTVAL[1:0] 读/写这些位配置通道1的DVS间隔。00 = 62.5 µs(默认值)。01 = 31.2 µs.10 = 15.6 µs.11 = 7.8 µs.

寄存器5：DVS_CFG(通道1和通道4的DVS配置)，地址0x05寄存器5用于配置通道1和通道4的动态电压调整(DVS)(参见“动态电压调整(DVS)部分)。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 DSCG4_ON DSCG3_ON DSCG2_ON DSCG1_ON PSM4_ON PSM3_ON PSM2_ON PSM1_ON

表30. OPT_CFG寄存器的位功能描述

位位的名称访问类型说明 7 DSCG4_ON 读/写默认值由工厂熔丝编程。

0 = 禁用通道4的输出放电功能。1 = 使能通道4的输出放电功能。

6 DSCG3_ON 读/写默认值由工厂熔丝编程。0 = 禁用通道3的输出放电功能。1 = 使能通道3的输出放电功能。



3 PSM4_ON 读/写当SYNC/MODE引脚为低电平时，忽略此位。0 = 使能通道4的强制PWM模式(默认)。1 = 使能通道4的自动PWM/PSM模式。




寄存器6：OPT_CFG(FPWM/PSM模式和输出放电功能配置)，地址0x06寄存器6用于配置通道1和通道4的工作模式和放电开关设

置。当SYNC/MODE引脚为高电平时(或当SYNC/MODE配置为时钟输入或输出时)，各通道的PSMx_ON位设置生效。

当SYNC/MODE引脚为低电平时，所有通道强制工作在自

动PWM/PSM模式，忽略此寄存器的PSMx_ON设置。输出

放电功能的默认值可通过工厂熔丝编程(使能或禁用所有4个降压调节器的输出放电功能)。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 OVP4_ON OVP3_ON OVP2_ON OVP1_ON SCP4_ON SCP3_ON SCP2_ON SCP1_ON

表32. LCH_CFG寄存器的位功能描述

7 OVP4_ON 读/写默认值由工厂熔丝编程。

0 = 禁用通道4的OVP闩锁功能。1 = 使能通道4的OVP闩锁功能。

6 OVP3_ON 读/写默认值由工厂熔丝编程。0 = 禁用通道3的OVP闩锁功能。1 = 使能通道3的OVP闩锁功能。



3 SCP4_ON 读/写默认值由工厂熔丝编程。0 = 禁用通道4的SCP闩锁功能。1 = 使能通道4的SCP闩锁功能。




位位的名称访问类型说明

寄存器7：LCH_CFG(短路闩锁和过压闩锁配置)，地址0x07寄存器7用于使能和禁用短路保护(SCP)和过压保护(OVP)的闩锁功能。

使能SCP或OVP闩锁功能时，一旦发生错误，寄存器12的CHx_LCH位就会置1(参见“闩锁保护”部分)。SCP闩锁和

OVP闩锁功能的默认值可通过工厂熔丝编程(使能或禁用所

有4个降压调节器的SCP或OVP闩锁功能)。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 FREQ3 FREQ1 PHASE4[1:0] PHASE3[1:0] PHASE2[1:0]

表34. SW_CFG寄存器的位功能描述

7 FREQ3 读/写默认值可通过工厂熔丝编程。

0 = 通道3的开关频率与RT引脚设置的主频率相同。1 = 通道3的开关频率为RT引脚设置的主频率的一半。

6 FREQ1 读/写默认值可通过工厂熔丝编程。0 = 通道1的开关频率与RT引脚设置的主频率相同。1 = 通道1的开关频率为RT引脚设置的主频率的一半。

[5:4] PHASE4[1:0] 读/写这些位配置通道4相对于通道1 (0°)的相移。00 = 0°相移。01 = 90°相移。10 = 180°相移(默认值)。11 = 270°相移。

[3:2] PHASE3[1:0] 读/写这些位配置通道3相对于通道1 (0°)的相移。00 = 0°相移(默认值)。01 = 90°相移。10 = 180°相移。11 = 270°相移。

[1:0] PHASE2[1:0] 读/写这些位配置通道2相对于通道1 (0°)的相移。00 = 0°相移。01 = 90°相移。10 = 180°相移(默认值)。11 = 270°相移。


寄存器8：SW_CFG(开关频率和相移配置)，地址0x08寄存器8用于配置通道1和通道3的开关频率，以及通道2、通道3和通道4相对于通道1 (0˚)的相移。通道1和通道3开关频率的默

认值可通过工厂熔丝编程。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 保留 TEMP_TH[1:0] LVIN_TH[3:0]

表36. TH_CFG寄存器的位功能描述

[7:6] 保留读/写保留。 [5:4] TEMP_TH[1:0] 读/写这些位设置结温过热阈值。

00 = 禁用温度警告功能(默认)。01 = 105°C。10 = 115°C。11 = 125°C。

[3:0] LVIN_TH[3:0] 读/写这些位设置低输入电压检测阈值。0000 = 4.2 V(默认)。0001 = 4.7 V。0010 = 5.2 V。0011 = 5.7 V。0100 = 6.2 V。0101 = 6.7 V。0110 = 7.2 V。0111 = 7.7 V。1000 = 8.2 V。1001 = 8.7 V。1010 = 9.2 V。1011 = 9.7 V。1100 = 10.2 V。1101 = 10.7 V。1110 = 11.2 V。1111 = 禁用低输入电压警告功能。


寄存器9：TH_CFG(温度警告和低VIN警告阈值配置)，地址0x09寄存器9用于配置结温检测过热阈值和低输入电压检测阈值。使能这些阈值后，如果超过阈值，寄存器14的TEMP_INT和LVIN_INT状态位就会置1。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 SYNC_OUT 保留 HICCUP4_OFF HICCUP3_OFF HICCUP2_OFF HICCUP1_OFF

表38. HICCUP_CFG寄存器的位功能描述

7 SYNC_OUT 读/写默认值可通过工厂熔丝编程。

0 = 如果连接了时钟，则将SYNC/MODE引脚配置为时钟同步输入(默认)。1 = 将SYNC/MODE引脚配置为时钟同步输出。

[6:4] 保留读/写保留。

3 HICCUP4_OFF 读/写默认值可通过工厂熔丝编程。0 = 使能通道4的打嗝保护。1 = 禁用通道4的打嗝保护(短路保护自动禁用)。





寄存器10：HICCUP_CFG(打嗝配置)，地址0x0A寄存器10用于将SYNC/MODE引脚配置为同步输入或输出，以及配置各通道的打嗝保护。打嗝保护的默认值可通过工厂熔丝

编程(使能或禁用所有4个降压调节器的打嗝功能)。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 保留 MASK_CH4 MASK_CH3 MASK_CH2 MASK_CH1

表40. PWRGD_MASK寄存器的位功能描述

[7:4] 保留读/写保留。 3 MASK_CH4 读/写默认值可通过工厂熔丝编程。

0 = 屏蔽通道4的电源良好状态。1 = 将通道4的电源良好状态输出到PWRGD引脚。

2 MASK_CH3 读/写默认值可通过工厂熔丝编程。0 = 屏蔽通道3的电源良好状态。1 = 将通道3的电源良好状态输出到PWRGD引脚。



寄存器11：PWRGD_MASK(PWRGD引脚的通道屏蔽配置)，地址0x0B寄存器11用于屏蔽或解除屏蔽通道1至通道4的电源良好状

态；解除屏蔽时，任一通道的电源故障都会触发PWRGD引脚。PWRGD引脚的输出代表所有未屏蔽PWRGD信号的


逻辑“和”，即任一PWRGD信号故障都会拉低PWRGD信号。

PWRGD引脚变为高电平之前，存在1 ms的验证延迟时间。

电源良好屏蔽配置的默认值可通过工厂熔丝编程(使能或禁

用所有4个降压调节器的屏蔽功能)。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 保留 TSD_LCH CH4_LCH CH3_LCH CH2_LCH CH1_LCH

表42. LCH_STATUS寄存器的位功能描述位位的名称访问类型说明 [7:5] 保留读/写保留。

4 TSD_LCH 读/自清零 0 = 未发生热关断。1 = 已发生热关断。

3 CH4_LCH 读/自清零 0 = 通道4未发生短路或过压闩锁。1 = 通道4已发生短路或过压闩锁。





位7 位6 位5 位4 位3 位2 位1 位0 保留 PWRG4 PWRG3 PWRG2 PWRG1

表44. STATUS_RD寄存器的位功能描述位位的名称访问类型说明

[7:4] 保留 R 保留。 3 PWRG4 R 0 = 通道4电源良好状态为低电平(默认)。

1 = 通道4电源良好状态为高电平。

2 PWRG3 R 0 = 通道3电源良好状态为低电平(默认)。1 = 通道3电源良好状态为高电平。



寄存器13：STATUS_RD(状态回读)，地址0x0D只读寄存器13指示通道1至通道4的电源良好信号的实时状态。

寄存器12：LCH_STATUS(闩锁状态回读)，地址0x0C寄存器12包含热关断的锁存故障标志位和OVP/SCP条件引起的通道闩锁位。故障消失时，锁存故障不会复位，只能通过将1写入相应的位来清除(前提是故障不再存在)。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 保留 TEMP_INT LVIN_INT PWRG4_INT PWRG3_INT PWRG2_INT PWRG1_INT

表46. INT_STATUS寄存器的位功能描述

位位的名称访问类型

读/写说明

[7:6] 保留保留。

5 TEMP_INT 读/自清零

此位指示结温是否超过阈值。0 = 结温未超过阈值。1 = 结温已超过阈值。

4 LVIN_INT 读/自清零

此位指示是否超过低电压输入阈值。0 = 低电压输入未降到阈值以下。1 = 低电压输入已降到阈值以下。

3 PWRG4_INT 读/自清零器件初始化以及在正常关断期间，电源良好中断被屏蔽。0 = 通道4未检测到电源故障。1 = 通道4已检测到电源故障。




寄存器14： INT_STATUS(中断状态回读 )，地址0x0E寄存器14包含下列事件的中断状态：结温过热警告、低输

入电压警告、通道1至通道4的电源良好信号故障。

发生上述任一未屏蔽事件时，nINT引脚就会变为低电平以

指示故障状况。(屏蔽这些事件可通过寄存器15配置。)要确定故障的原因，需读取此寄存器。故障消失时，锁存故

障不会复位，只能通过将1写入相应的位或所有ENx引脚 = 0来清除。

ADP5050



位7 位6 位5 位4 位3 位2 位1 位0 保留 MASK_TEMP MASK_LVIN MASK_PWRG4 MASK_PWRG3 MASK_PWRG2 MASK_PWRG1

表48. INT_MASK寄存器的位功能描述位位的名称访问类型说明 [7:6] 保留读/写保留。

5 MASK_TEMP 读/写 0 = 温度过热警告不触发中断引脚(默认)。1 = 温度过热警告触发中断引脚。

4 MASK_LVIN 读/写 0 = 低电压输入警告不触发中断引脚(默认)。1 = 低电压输入警告触发中断引脚。

3 MASK_PWRG4 读/写 0 = 通道4的电源良好警告不触发中断引脚(默认)。1 = 通道4的电源良好警告触发中断引脚。





位7 位6 位5 位4 位3 位2 位1 位0 DEFAULT_SET[7:0]

表50. DEFAULT_SET寄存器的位功能描述位位的名称访问类型说明 [7:0] DEFAULT_SET[7:0] W 要将所有寄存器复位至默认值，需将0x7F写入此寄存器。

寄存器17：DEFAULT_SET(默认复位)，地址0x11只写寄存器17用于将所有寄存器复位至默认值。

寄存器15：INT_MASK(中断屏蔽配置)，地址0x0F寄存器15用于屏蔽或解除屏蔽中断(nINT)引脚所用的各种警告。屏蔽此寄存器的任何位时，相关事件就不会触发nINT引脚。

ADP5050


表51. 通道1的输出电压选项(固定输出选项：0.85 V至1.6 V，25 mV增量)选项说明选项0 0.8 V可调输出(默认值) 选项1 0.85 V固定输出选项2 0.875 V 固定输出 … … 选项30 1.575 V 固定输出选项31 1.6 V 固定输出

表52. 通道2的输出电压选项(固定输出选项：3.3 V至5.0 V，300 mV/200 mV增量)选项说明选项0 0.8 V可调输出(默认值)选项1 3.3 V 固定输出选项2 3.6 V 固定输出选项3 3.9 V 固定输出选项4 4.2 V 固定输出选项5 4.5 V 固定输出选项6 4.8 V 固定输出选项7 5.0 V 固定输出

表53. 通道3的输出电压选项(固定输出选项：1.2 V至1.8 V，100 mV增量)选项说明选项0 0.8 V可调输出(默认值)选项1 1.2 V 固定输出选项2 1.3 V 固定输出选项3 1.4 V 固定输出选项4 1.5 V 固定输出选项5 1.6 V固定输出选项6 1.7 V固定输出选项7 1.8 V固定输出

表54. 通道4的输出电压选项(固定输出选项：2.5 V至5.5 V，100 mV增量)选项说明选项0 0.8 V可调输出(默认值)选项1 2.5 V 固定输出选项2 2.6 V固定输出 … … 选项30 5.4 V固定输出选项31 5.5 V 固定输出

表55. 引脚20—PWRGD/A0引脚选项

选项说明选项0 PWRGD引脚，用作电源良好输出(默认)选项1 A0引脚，用于I2C地址设置

工厂编程选项表51至表64列出了从ADI公司订购ADP5050时可写入器件的选项。默认选项列表参见表65。要订购非默认选项的器件，请联

系当地的ADI公司办事处或代理商。

ADP5050



表56. PWRGD输出选项

选项说明选项0选项1选项2选项3选项4选项5选项6选项7选项8选项9选项10选项11选项12选项13选项14选项15

不监控任何通道

监控通道1输出(默认)监控通道2输出

监控通道1和通道2输出

监控通道3输出



监控通道1、通道2和通道3输出

监控通道4输出







监控通道1、通道2、通道3和通道4输出

表57. 输出放电功能选项选项说明选项 0 禁用所有4个降压调节器的输出放电功能

选项 1 使能所有4个降压调节器的输出放电功能(默认)

表58. 通道1的开关频率选项

选项说明选项 0 1 × RT引脚设置的开关频率(默认) 选项 1 ½ × RT引脚设置的开关频率

表59. 通道3的开关频率选项

选项说明选项 0 1 × RT引脚设置的开关频率(默认)选项 1 ½ × RT引脚设置的开关频率

表60. 引脚43—SYNC/MODE引脚选项

选项说明选项 0 强制PWM/自动PWM/PSM模式设置，并能与外部时钟同步(默认)选项 1 产生一个等于RT引脚设置的主频率的时钟信号

表61. 4个降压调节器的打嗝保护选项

选项说明选项 0 使能过流事件的打嗝保护(默认)选项 1 禁用打嗝保护，针对过流事件仅提供折频保护

表62. 4个降压调节器的短路闩锁选项

选项说明选项 0 禁用输出短路事件的闩锁功能(默认)选项 1 使能输出短路事件的闩锁功能

ADP5050


表63. 4个降压调节器的过压闩锁选项

选项说明选项0 禁用输出过压事件的闩锁功能(默认)选项1 使能输出过压事件的闩锁功能

表64. I2C地址选项选项说明选项0 0x48(默认) 选项1 0x58 选项2 0x68 选项3 0x78

表65. 工厂默认选项

选项默认值通道1输出电压

通道2输出电压

通道3输出电压

通道4输出电压

PWRGD引脚(引脚20)功能

PWRGD引脚(引脚20)输出

输出放电功能

通道1的开关频率

通道3的开关频率

SYNC/MODE引脚(引脚43)功能

打嗝保护

短路闩锁功能

过压闩锁功能

I2C地址

0.8 V可调输出

0.8 V可调输出

0.8 V可调输出

0.8 V可调输出

PWRGD引脚用作电源良好输出

监控通道1输出

所有4个降压调节器均使能

1 × RT引脚设置的开关频率

1 × RT引脚设置的开关频率

强制PWM/自动PWM/PSM模式设置，并能与外部时钟同步

针对过流事件使能

针对输出短路事件禁用

针对输出过压事件禁用

0x48

工厂默认选项

表65列出了订购ADP5050时写入器件的工厂默认选项(参见“订购指南”)。要订购非默认选项的器件，请联系当地的ADI公司办

事处或代理商。表51至表64列出了器件的所有可用选项。

ADP5050



外形尺寸

1

0.50BSC

BOTTOM VIEWTOP VIEW

PIN 1INDICATOR

48

1324

3637

EXPOSEDPAD

PIN 1INDICATOR

*5.655.60 SQ5.55

0.500.400.30

SEATINGPLANE

0.800.750.70

0.05 MAX0.02 NOM

0.203 REF

COPLANARITY0.08

0.300.250.20

04-2

6-20

13-C

7.107.00 SQ6.90

FOR PROPER CONNECTION OFTHE EXPOSED PAD, REFER TOTHE PIN CONFIGURATION ANDFUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.

0.20 MIN

*COMPLIANT TO JEDEC STANDARDS MO-220-WKKD-2WITH THE EXCEPTION OF THE EXPOSED PAD DIMENSION.

图69. 48引脚引脚架构芯片级封装[LFCSP_WQ]7 mm x 7 mm，超薄体

(CP-48-13)尺寸单位：mm

订购指南型号1 温度范围封装描述封装选项2

ADP5050ACPZ-R7 −40°C至+125°C 48引脚引线框芯片级封装[LFCSP_WQ] CP-48-13 ADP5050-EVALZ 评估板

1 Z = 符合RoHS标准的器件。2 表65列出了器件的工厂默认选项。关于工厂可编程选项的列表，参见“工厂可编程选项”部分。要订购非默认选项的器件，请联系当地的ADI公司办事处或代

理商。

ADP5050


注释

ADP5050


注释

ADP5050


注释

I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。

©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10899sc-0-5/13(0)

ADP5050

Documents

ADP5050 - Analog Devices