Upload
myrna
View
132
Download
0
Embed Size (px)
DESCRIPTION
聲控鬧鐘專題製作報告 (8051). 報告者:朱耿育 紀翔舜 組員:詹以群 張永傑 指導老師:梁新潁. 8051 單晶片的接腳 圖 :. Vcc : 位於第 40 腳,電源接腳,需接 +5v Vss : 位於第 20 腳,接地接腳 XTAL1 及 XTAL2: 位於第 18.19 腳 兩腳 之間跨接一個石英晶體,內部 振盪 器 可產生單晶片工作所需之時脈信號 , 常用 之石英晶體有 3.58MHZ 6MHZ - PowerPoint PPT Presentation
Citation preview
聲控鬧鐘專題製作報告(8051)
報告者:朱耿育 紀翔舜
組員:詹以群 張永傑
指導老師:梁新潁
8051單晶片的接腳圖:
Vcc: 位於第 40 腳,電源接腳,需接+5v
Vss: 位於第 20 腳,接地接腳
XTAL1 及 XTAL2: 位於第 18.19 腳 兩腳之間跨接一個石英晶體,內部振盪
器可產生單晶片工作所需之時脈信號,
常用之石英晶體有 3.58MHZ 6MHZ
11.059MHZ 12MHZ 不可超過12MHZ 。
XTAL1 及 XTAL2 振盪電路
8051單晶片的接腳圖:
RESET: 位於第 9 腳,重置接腳,可在
RESET 腳接上一個 RC 電路,當電源開啟
時可以產生開機重置的功能。一般會在
電容器兩端並接一個常開按紐,以便壓
下按紐時可強迫系統重置。
8051 重置電路
8051單晶片的接腳圖:
EA/Vpp: 位於第 31 腳,當 EA=LOW 時,CPU 只會執
行位於外部程式記憶體中的程式,當EA=HIGH 時,
CPU 只執行內部程式記憶體中的程式,在 8031/32
中,此接腳必需接地,此接腳另一功能,在燒錄
8751/52 及 89C51/52 時,當作燒錄電壓的輸入腳。
8051單晶片的接腳圖:
P0.0~P0.7: 位於第 32~39 腳, 8 位元開汲
極輸入 / 輸出埠,每一支接腳皆可當做輸
入或輸出使用,且可被單獨定址,當輸
出資料時,接腳需外接一提升電阻
8051單晶片的接腳圖:P1.0~P1.7: 位於第 1~8 腳, 8 位元輸入/ 輸
出埠,內部具有提升電阻 ( 約 30K) ,每一
支接腳皆可當做輸入或輸出使用,在
8032/8052/8752/89C52 等編號中, P1.0
及 P1.1 二隻腳具有下列功能 :
T2(p1.0): 計時 / 計數器 2 個外部脈波輸入
腳
T2EX(p1.1): 計時 / 計數器 2 的捕捉 / 重載之
觸發輸入腳
8051單晶片的接腳圖:
P2.0~P2.7: 位於第 21~28 腳, 8 位元輸入
/ 輸出埠,內部具有提升電阻 ( 約30K) ,
每一支接腳皆可當做輸入或輸出使用,
當外部記憶體位址為 16 位元寬時,位址
的高位元組由 P2 輸出。
8051單晶片的接腳圖:P3.0~P3.7: 位於第 10~17 腳, 8 位元輸入
/ 輸出埠,每一支接腳皆可當做輸入或輸
出使用, P3 各接腳也具有下列功能 : RXD(P3.0): 串列埠輸入腳 T0(P3.4): 計時器 0 外部輸入腳TXD(P3.1): 串列埠輸出腳 T1(P3.5): 計時器 1 外部輸入腳 INT0(P3.2): 外部中斷 0 輸入腳 WR(P3.6): 外部擴充資料記憶體的寫入控制信號INT1(P3.3): 外部中斷 1 輸入腳 RD(P3.7): 外部擴充資料記憶體的讀出控制信號
8051單晶片的接腳圖:PSEN: 位於第 29 腳,為外部程式記憶體讀
取致能信號接腳,當 CPU 欲讀取外部程
式記憶體之資料時,此腳會自動產生負
向脈波
ALE: 位於第 30 腳,為位址栓鎖致能信號
輸出腳,當 CPU 存取外部擴充記憶體時,
可利用此腳輸出之負向脈波將 P0 輸出之
低 8 位元址匯流排信號鎖入外接栓鎖中
The end