第第 33 章 总线和主板章 总线和主板

3.1 总线的基本概念3.2 总线技术3.3 常用系统总线3.4 外部设备总线3.5 认识主板3.6 主板结构3.7 主板控制芯片组3.8 主板发展趋势

本章学习目的本章学习目的

主板不但是整个电脑系统平台的载体，还负担着系主板不但是整个电脑系统平台的载体，还负担着系统中各种信息的交流。总线是系统中传递各种信息统中各种信息的交流。总线是系统中传递各种信息的通道，也是微型计算机系统中各模块间的物理接的通道，也是微型计算机系统中各模块间的物理接口，它负责口，它负责 CPUCPU 和其它部件之间信息的传递。和其它部件之间信息的传递。

返回本章首页

本章要点：本章要点： 总线的基本概念总线的基本概念 微机总线技术微机总线技术 微机常用总线介绍微机常用总线介绍 主板的组成、结构及主流最新主板主板的组成、结构及主流最新主板

3.1 3.1 总线的基本概念总线的基本概念

3.1.1 3.1.1 概述概述 在微型计算机系统中，利用总线实现芯片内部、印刷电在微型计算机系统中，利用总线实现芯片内部、印刷电路板部件之间、机箱内插件板之间、主机与外部设备之间或路板部件之间、机箱内插件板之间、主机与外部设备之间或系统与系统之间的连接与通信，总线结构对计算机的功能及系统与系统之间的连接与通信，总线结构对计算机的功能及其数据传输速度具有决定性的意义，总线设计直接影响计算其数据传输速度具有决定性的意义，总线设计直接影响计算机系统的性能、可靠性、可扩展性以及可升级性。机系统的性能、可靠性、可扩展性以及可升级性。发送数据的部件分时将数据发往总线，再由总线将该数据发发送数据的部件分时将数据发往总线，再由总线将该数据发给接收数据部件。总线仲裁电路对众多的设备数据传输请求给接收数据部件。总线仲裁电路对众多的设备数据传输请求进行优先级排队，使设备按策略依次使用总线，避免总线冲进行优先级排队，使设备按策略依次使用总线，避免总线冲突。突。

3.1.2 3.1.2 总线的分类总线的分类

根据连接部件的不同，总线可以分为内部总线、系统总线和根据连接部件的不同，总线可以分为内部总线、系统总线和外部总线。外部总线。内部总线一般是芯片生产厂家完成，随着微电子技术的发展，内部总线一般是芯片生产厂家完成，随着微电子技术的发展，借助于借助于 EDA(EDA( 电子设计自动化电子设计自动化 )) 软件，系统设计者可以方便软件，系统设计者可以方便地设计符合要求的专用集成电路，片内总线设计成为必须。地设计符合要求的专用集成电路，片内总线设计成为必须。系统总线用于连接计算机内部系统板内各元件以及系统板与系统总线用于连接计算机内部系统板内各元件以及系统板与插件板之间的通信总线。系统总线通常采用同步、并行方式，插件板之间的通信总线。系统总线通常采用同步、并行方式，数据传输速率较高，以提高系统的性能。微机的外部总线主数据传输速率较高，以提高系统的性能。微机的外部总线主要连接计算机的外部设备，外部总线的数据传输一般采用并要连接计算机的外部设备，外部总线的数据传输一般采用并行或串行方式，其定时方式采用同步或异步方式，数据传输行或串行方式，其定时方式采用同步或异步方式，数据传输速率较低。速率较低。

3.1.3 3.1.3 总线的结构总线的结构

图图 3-13-1 示意了两种常见的总线系统结构。图示意了两种常见的总线系统结构。图 3-13-1 （（ aa ）是）是单总线结构，机器内部和外部只有一条总线，所有设备全部单总线结构，机器内部和外部只有一条总线，所有设备全部通过总线连接起来，存储器和通过总线连接起来，存储器和 I/OI/O 设备可以统一编址，设备可以统一编址， I/OI/O设备占用部分内存地址空间，访问设备占用部分内存地址空间，访问 I/OI/O 设备如同访问存储器设备如同访问存储器一样。只是地址不同。其主要缺点是总线太忙，使得整个系一样。只是地址不同。其主要缺点是总线太忙，使得整个系统的效率比较低。图统的效率比较低。图 3-1(b)3-1(b) 是一种多总线结构，它有两条是一种多总线结构，它有两条专用总线专用总线 (( 主存储器和主存储器和 I/OI/O 总线总线 )) ，主存储器与，主存储器与 CPUCPU 做在做在一块主机板上，并且通过专用的总线连接，提高了一块主机板上，并且通过专用的总线连接，提高了 CPUCPU 与与主存储器信息交换的速度。慢速外部设备通过主存储器信息交换的速度。慢速外部设备通过 I/OI/O 总线首先总线首先与与 I/OI/O处理机交换信息，在合适时间，处理机交换信息，在合适时间， I/OI/O处理机通过系统处理机通过系统总线再与总线再与 CPUCPU 交换数据。这样主存储器总线和交换数据。这样主存储器总线和 I/OI/O 总线可总线可以同时工作，提高了整机的速度。当前以同时工作，提高了整机的速度。当前 PentiumPentium系列系列 PCPC机总线结构主要采用多总线结构的总线，见图机总线结构主要采用多总线结构的总线，见图 3-23-2所示。所示。

返回本章首页

3.2 3.2 总线技术总线技术

3.2.1 3.2.1 总线的基本功能总线的基本功能总线是—种数据通道，由系统中各部件所共享。或者说，是总线是—种数据通道，由系统中各部件所共享。或者说，是在部件与部件之间、设备与设备之间传送信息的一组公用信在部件与部件之间、设备与设备之间传送信息的一组公用信号线。在主控设备的控制之下，将发送设备发出的信息准确号线。在主控设备的控制之下，将发送设备发出的信息准确地传送到某个接收设备的信号通路。地传送到某个接收设备的信号通路。从功能上看，总线分成三组：地址总线、数据总线和控制总从功能上看，总线分成三组：地址总线、数据总线和控制总线。地址总线的宽度指明了总线能够直接访问存储器的地址线。地址总线的宽度指明了总线能够直接访问存储器的地址范围；数据总线的宽度指明了访问一次存储器或外部设备最范围；数据总线的宽度指明了访问一次存储器或外部设备最多能够交换数据的位数；控制总线一般包括多能够交换数据的位数；控制总线一般包括 CPUCPU 与外界联与外界联系的各种控制命令，如输入输出读写信号、存储器读写信号、系的各种控制命令，如输入输出读写信号、存储器读写信号、外部设备与主机同步匹配信号、中断信号和外部设备与主机同步匹配信号、中断信号和 DMADMA 控制信号控制信号等等。等等。

3.2.2 3.2.2 总线的操作及其控制总线的操作及其控制

总线操作总线操作 PentiumPentium 微处理机系统中的各种操作，包括从微处理机系统中的各种操作，包括从 CCPUPU 把数据写入存储器，从存储器把数据读到把数据写入存储器，从存储器把数据读到 CPUCPU ，从，从 CPCPUU 把数据写入输出端口，从输出端口把数据读到把数据写入输出端口，从输出端口把数据读到 CPUCPU ，， CPCPUU 中断操作，直接存储器存取操作，中断操作，直接存储器存取操作， CPUCPU 内部寄存器操作内部寄存器操作等，本质上都是通过总线进行的信息交换，统称为总线操作。等，本质上都是通过总线进行的信息交换，统称为总线操作。在同一时刻，总线上只能允许一对设备（或者部件）进行信在同一时刻，总线上只能允许一对设备（或者部件）进行信息交换。当有多对设备（或者部件）都要使用总线进行信息息交换。当有多对设备（或者部件）都要使用总线进行信息交换时，只能采用分时方式交替使用总线。即将总线时间分交换时，只能采用分时方式交替使用总线。即将总线时间分成很多时间片，一个时间片可以完成一对设备（或部件）之成很多时间片，一个时间片可以完成一对设备（或部件）之间一次完整的信息交换，通常称之为一个数据传送周期或—间一次完整的信息交换，通常称之为一个数据传送周期或—个总线操作周期。个总线操作周期。

总线的操作及其控制总线的操作及其控制完成一个总线操作周期，一般要分成四个阶段。（ 1 ）总线请求和仲裁 (Bus Request and Arbitration) 阶段 需要使用总线的多个（也可能只有一个）主控设备向总线仲裁机构提出使用总线的请求，由总线仲裁机构根据优先级确定，把下一个传送周期的总线使用权分配给哪个请求源。（ 2 ）寻址（ Addressing) 阶段 取得总线使用权的主控设备，通过地址总线发出本次要访问的从属设备的存储器地址（或 I/O 端口地址）及有关命令，通过译码选定本次传送操作的从属设备，并开始启动。（ 3 ）数据传送 (Data transferring) 阶段 主控设备和从属设备进行数据交换，数据由源模块发出，经数据总线传送到目的模块。在进行读传送操作时，源模块就是存储器或输入 / 输出接口，而目的模块则是总线主控设备 CPU 。（ 4 ）结束 (Ending) 阶段 主控设备、从属设备的有关信息均从系统总线上撤除、释放总线，以便其它模块能使用总线。

总线的操作及其控制总线的操作及其控制总线上的主控设备、从属设备通常采用以下四种方式来实现对总线数据的传送的控制。（ 1 ）同步传送 同步传送时利用精确稳定的系统时钟，作为各模块动作的基准时间。（ 2 ）异步传送 同步传送要求总线上主、从设备操作速度要严格匹配。 （ 3 ）半同步传送 半同步传送是综合同步和异步传送的优点而设计出来的混合式传送。 （ 4 ）分离方式 在上面三种方式中，从主模块发出地址和读写命令开始，直到数据传输结束，整个传输周期中，系统总线完全由该主从模块占用。

3.2.3 3.2.3 总线的性能指标总线的性能指标（ 1 ）总线宽度 总线宽度是总线能够同时传输的数据位数。位数越多，一次传输的信息就越多。（ 2 ）总线频率 总线通常都有一个基本时钟，总线上其它信号都以这个时钟为基准，这个时钟的频率也是总线工作的最高频率。时钟的频率越高，单位时间内传输的数据量就越大。（ 3 ）单个数据传输周期数 是指每个数据传输所用的时钟周期数。传输方式不同，单个数据传输周期数也就不同，每个数据传输所用的时钟周期数要大于等于 1 。 （ 4 ）总线数据传输速率 是总线最关键的一项技术指标，可以通过带宽 (Band width) 来描述。

返回本章首页

3.3 3.3 常用系统总线常用系统总线3.3.1 系统总线标准总线标准是计算机各个部件之间的互联规范，由国际标准化组织制定。总线标准规范计算机系统总线的设计，提高可互换性和可维护性，增强计算机系统的性能和可靠性。总线标准必须有详细和明确的规范说明，其主要内容包括：（ 1 ）物理特性。定义总线物理形态和结构布局，规定总线的形式 (电缆、印制线或接插件 ) 以及具体位置等。（ 2 ）机械特性。定义总线机械连接特性，机械性能包括接插件的类型、形状、尺寸、牢靠等级、数量和次序。（ 3 ）功能特性。定义总线各信号线功能，不同信号实现不同功能。（ 4 ）电气特性。定义信号的传递方向、工作电平、负载能力的最大额定值等。

3.3.2 ISA3.3.2 ISA 和和 EISAEISA 总线总线 最早的 PC 总线是 IBM公司于 1981年推出的基于 8 位机 PC/XT的总线，称为 PC 总线。 1984 年 IBM 公司推出了 16 位 PC 机 PC/AT，其总线称为 AT总线。然而 IBM公司从未公布 AT总线规范。为了能够合理地开发外插接口卡，由 INTEL 公司、 IEEE 和 EISA 集团联合开发了与 IBM AT 原整机总线意义相近的 ISA 总线 (Industry Standard Architecture，工业标准结构总线 ) ， ISA 总线有 98根引脚 IBM AT计算机扩展总线设计，采用 16位总线，有几个 8 位插槽用于向下兼容。 AT总线增加了数据总线带宽一倍以上，地址总线增加到 24线，足以对16 兆内存寻址。向下兼容性是通过在原 8 位 62线连接器上增加一个附加的连接器而来实现。还增加了若干新的中断请求 (IRQ) 线和直接存储器存取 (DMA)控制线。

11．． ISAISA 总线的主要特点及性能指总线的主要特点及性能指标标

1 I/O 地址空间为 0100H-03FFH2 24 位地址线可直接寻址的内存容量为 16MB3 8/16位数据线4 62+36 引脚5 最大位宽为 16位6 最高时钟频率为 8MHz7 最大稳态传输串 16MB/s8 中断功能9 DMA 通道功能10 开放式总线结构，允许多个 CPU共享系统资源

22 ．． EISAEISA 总线的主要特点及性能指标总线的主要特点及性能指标1 开放式结构。 EISA 和 ISA兼容，现有的 ISA扩充板可以用于 EISA 总线上2 32 位地址直接寻址范围为 4GB3 32 位数据线最大时钟频率为 8.3MHz4 程序可以采用边沿或电平方式控制中断的触发5 能够通过软件实现系统板和扩展板的自动配置功能6 扩展及增加 DMA 仲裁能力，使最大传输率为 33MB/s7 规定总线裁决采用集中方式进行，使得 EISA 总线有效地支持构成多微处理器系统

3.3.3 PCI3.3.3 PCI 总线总线PCI 总线是 32/64 位标准总线。 PCI 总线采用与 CPU隔离的总线结构，能与 CPU 并行工作。具有适应性强、速度快的特点，适用于 Pentium以上的微型计算机。时钟频率为 66MHz时，PCI 总线传输速率达 533Mb/s 。1．概述图形处理、多媒体应用要求微型计算机具有快速的大容量存储和高总线带宽。微型计算机的 CPU 、内存、显示卡、硬盘等关键部件在性能上已有了很大的提高，原有 ISA 、 EISA 总线已成为微型计算机系统的瓶颈之一，为此研制了 PCI 总线。PCI 总线不依附具体处理器， PCI 是存在于 CPU 和原来的 ISA系统总线之间的另一种总线，由一个桥接电路实现这个中间层的管理及数据接口，桥接电路能够提供信号缓冲，能够支持 10种类型的外设接口，能在较高时钟频率下保持高性能。 PCI 总线支持总线主控技术，允许智能设备按需取得总线控制权，以加速数据传送。

PCIPCI 总线总线PCI 接口内置系列寄存器，系列寄存器依据内置参数将 PCI 配置到计算机系统中，实现即插即用。PCI 总线的主要特点是：1 独立于处理器，支持 80多个总线功能。总线频率 33/66MHz，低功耗。 2 并行总线操作可以在所有读写交易中实现突发传送，实行隐式总线仲裁。3 地址、命令、数据奇偶校验。 4 存储器、 I/O 、自功配置地址空间及寄存器，全面支持PCI 总线主设备。 5 电平中断，支持多源共享中断。 6 规范的 PCI连接器和插卡定义。 PCI 的地址总线和数据总线采用多路复用方式，包含 32/64 位数据 ( 地址 ) 总线。

22 ．． PClPCl总线结构连接方式总线结构连接方式PCI 总线的连接方式如图 3-3 所示。

33．． PCIPCI 总线的中断和仲裁总线的中断和仲裁在多个主设备的 PCI 系统中。总线主设备使用总线，必须向总线仲裁器申请总线使用权。PCI 总线支持 INTA—INTD 四种中断。 PCI 设备接口可以使用 INTA 、只有多功能接口可以使用其他三种中断。依据 BIOS的设置，这些中断可以被 PCI桥接器导人 IRQＸ中断中的一个，可以将 l00Mb/s 以太网卡触发中断 INTA ，该中断被导入 IRQ10。

44 ．． PCIPCI 接口的配置寄存器接口的配置寄存器每个 PCI 接口都有 256B 的配置存储器，每 4B 构成寄存器。配置存储器的前 64B 的预定义信息区的数据信息由 PCI-SIG组织进行预定义；后 192B特殊配置数据区的数据信息由生产厂家定义，主机系统通道配置存储器信息来配置操作系统，实现 PCI 接口的即插即用特性。

55 ．． I/OI/O寻址寻址标准 IBM PC 机的 I/O 寻址范围是 0000H-0FFFFH，需要 16位地址线， PCI 总线支持 32/64 位寻址。 PCI设备可以按以下两种方式进行配置。1 通过标准地址 0CF8H和 0CFCHI 配置 PCI 设备。其中地址为 0CF8H的 4B称为配置地址寄存器，用于访问配量地址区域； 0CFCH的 4B称为配置数据寄存器，用于从 PCI 设备的配置存储器中读 / 写 32 位数。2 映射设备。将 PCI 设备映射到 0C000-0CFFFH的 4KB I/O空间。

3.3.4 AGP3.3.4 AGP 总线总线1．概述AGP 是为提高视频带宽而设计的总线规范。 AGP插槽可插入规范的 AGP特殊显示卡。其视频信号的传输速率可以从 PCI 的 133Mb/s 提高到 266Mb/s(1x 模式 ) 、 533Mb/s(2× 模式 ) 、 1066Mb/s(4× 模式 )或 2133Mb/s(8x 模式 ) 。严格说来， AGP 不能称为总线，它仅在 AGP 控制芯片和 AGP显示卡之间提供了点到点的连接。

22．． AGPAGP 的性能特点的性能特点AGP 以 66MHz PCI Rev2.1 规范为基础。在此基础上扩充了以下主要功能：

1. 数据读写操作的流水线操作。流水线操作是 AGP 提供的针对主存的增强协议。

2.具有 2x、 4x、 8x数据传输频率。3. 直接内存执行 DIME 。存入系统内存，让出帧缓冲区和带宽供其它功能使用。

4. 地址信号与数据信号分离。5. 并行操作在 CPU 访问系统 RAM的同时允许 AGP显示卡访问 AGP 内存，显示卡可以独享 AGP 总线带宽，从而进一步提高了系统性能。

33．． AGPAGP 的工作模式　的工作模式　

由表 3-1 可知，要达到良好的 3D图形处理能力，应该采用 2x以上的工作模式。

3.3.5 3.3.5 新型总线新型总线 PCI ExpressPCI Express 1． PCI Express 技术特点串行差分技术可扩展带宽模式 内建时钟与 8b/10b编码

22 ．． PCI ExpressPCI Express 的系统结构的系统结构 PCI Express 的系统结构采用和 OSI网络模型相类似的分层模型

PCI ExpressPCI Express 的系统结构的系统结构 ①物理层 PCI Express 的物理连接由一对分离驱

动收发器组成，分别负责发送和接收数据，物理层内置有嵌入式的数据时钟信号。物理层提供 2.5Gb/s/ 通道的通信速率，随着微电子技术的发展将达到 10Gb/s 。物理层为链路层提供了透明的传输数据包的服务。

PCI ExpressPCI Express 的系统结构的系统结构 ②数据链路层 链路层的首要任务就是确保通过 P

CI Express连接传输的数据包的高度可靠性。链路层为每—个来自事务处理层的数据包增加顺序号和 CRC校验码，通过对顺序号和 CRC校验码的检测，链路层将自动请求重发以实现数据的完整性。

PCI ExpressPCI Express 的系统结构的系统结构 ③事务处理层 事务处理层接收来自软件层的读

写请求并构造发送到链路层的请求数据包。所有的请求都被分离处理成若干个数据包，其中一部分数据包需要目的设备回送响应数据包。事务处理层接收来自链路层的响应数据包并把它们与原有的读写请求数据包相匹配。每个数据包都会有一个惟一标识符以保证响应数据包能够和原始请求数据包有序对应。

PCI ExpressPCI Express 的系统结构的系统结构 ④软件层 软件层主要包括初始化和运行时两个

方面。 PCI Express体系结构完全兼容 PCI 的I/O 设备配置空间和可编程性，所有支持 PCI的操作系统无需作修改就能支持基于 PCl Express 的平台。 PCI Express兼容 PCI 所支持的运行软件模型。而 PCI Express 所提供的新特性只在一些新型设备中才会得到应用。

33．． PCI ExpressPCI Express 的前景的前景 CI Express 主要应用于台式机、服务器、通信和嵌入式系统中， PCI Express将全面取代 PCI而成为下一代 I/O 总线标准。

PCI Express 常见插槽分类及主要性能见表 3-3

返回本章首页

3.4 3.4 外部设备总线外部设备总线 3.4.1 通用串行总线（ USB）1．概述 USB是 INTEL与多家公司共同开发的一种外设

连接技术，旨在促进 PC 总线的标准化，加速新标准的制订和产品开发。其开发目标是发展一种兼容低速和高速技术，可以为广大用户提供一种可共享、可扩充、使用方便的串行总线。

22．． USBUSB 的特点的特点 USB的显著特点是易于使用、对用户隐藏技术实

现细节、应用于不同领域，具有足够的带宽以适应数据传输应用的要求。具有高可靠性、设备与系统相互独立等。

1 易于使用2 速度较快 3 可靠性高

33．． USBUSB 的技术指标的技术指标 USB的主要技术指标如表 3-4所示。

44．． USBUSB 的总线拓扑结构和连接形式的总线拓扑结构和连接形式 USB总线是多层星形拓扑结构。

USB设备划分成集线器和功能部件两类USB采用主从式总线协议，在USB总线上只有一个主设备和若干从设备，主设备称为主机，从设备称为USB设备。USB主机为USB主控制器，集线器集成在主机系统中，承担以下几点工作。①检测USB设备的插入和移出。②USB主机与USB设备之间管理数据流。③进行错误检查。④提供电源。

USBUSB 设备设备 USB设备分为集线器和功能设备。

集线器可以发现下行端口上的设备插人或移出操作，并为下行设备分配电源。每一个下行端口都可以分别配置为全速或低速，集线器可以把低速端口与全速率信号分离开来。功能设备是指可以从USB总线上接收、发送数据或控制信息的USB设备。一个功能设备由一个独立的外围设备实现，通过一根电缆接到集线器的一个端口。设备不能主动发

起一次USB通信，它必须等待主机并响应主机发起的通信。

USBUSB 设备设备 设备在 USB中的承担为以下几点功能。①检测与自己的通信。②标淮请求响应。③错误检查。④管理电源。

55 ．． USBUSB 的现状与发展的现状与发展 在系统软件方面， Micosoft 公司在Windows 98和WindowsNT/2000/XP 操作系统中全都内置了支持 USB标准的能力，并且为 USB开发了相应的驱动程序和支持软件； Linux操作系统在内核2.4 版本也加入对 USB接口的支持；计算机厂商生产的新主板几乎都带有 2~6个 USB 端口；不少外部设备厂商纷纷推出了带有 USB 端口的键盘、鼠标、活动硬盘、扫描仪、Modem和游戏操纵杆等。

USB2.0 标准的最高传输速率达高到480Mb/s，基本能够满足目前绝大多数外设的要求。采用 USB2.0接口的数码相机、外置硬盘等产品也已推向市场。

3.4.2 IEEE 13943.4.2 IEEE 1394总线总线 1．概述 IEEE1394 又被称为火线 (firewire) 、 i.link和 Lynx，是一种高速、实时串行总线标准。

2． IEEE1394的特点IEEE1394 协议栈的总体框架采用开放式主机控制器

接口 (OHCI)规范①IEEE1394 协议物理层②链路层物理层和事物层间的接口③事物层④串行总线管理层⑤应用层协议

33．网络拓扑结构与工作机理．网络拓扑结构与工作机理 1394 网络由网段和节点构成，每个网段 (即一条总

线端口 ) 可包含 64个节点 (0 ～ 63) ，其中节点63 用作公共的广播解址节点，故一条总线可连接63 台设备。 1394 网络允许最多 1024个网段，网段间可用网桥互连，所以共可连接 64512(1024×63) 台设备，拓扑结构为树型或菊花链型。

44．优点分析．优点分析 ①带宽优势　②支持同步和异步混合传输，异步传输主要适用

于随机数据的可靠传输。③灵活的点对点式通信架构 (peer to peer)

返回本章首页

3.5 3.5 认识主板认识主板

主板的英文名称叫做 Motherboard ，也可以译做母板。从“母”字可以看出主板在电脑各个配件中的重要性。主板不但是整个电脑系统平台的载体，还负担着系统中各种信息的交流。好的主板可以让电脑更稳定地发挥系统性能，反之，系统则会变得不稳定。

3.5.13.5.1 主板的构成主板的构成 主板的平面是一块 PCB印刷电路板，分为四层板

和六层板。

3.5.23.5.2芯片部分　芯片部分　 1． BIOS

BIOS是英文“ Basic Input Output System”的缩略语，直译过来后中文名称就是“基本输入输出系统”。

意思是只读存储器基本输入输出系统。其实，它是一组固化到计算机内主板上一个 ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机上电自检程序和系统启动自举程序。

其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。

BIOSBIOS的功能 的功能 （ 1 ）自检及初始化

（ 2 ）程序服务处理 （ 3 ） 硬件中断处理

22 ．南北桥芯片 ．南北桥芯片 Intel的早期芯片组以及其它生产厂商的大多数芯片

组采用这种结构，包括北桥和南桥两部分，芯片组的名称通常以北桥芯片的名称来命名。北桥芯片通常负责 CPU 、内存和显卡三者间的“交通协调” ，也决定了对这些部件的支持规格情况，整合型芯片组的北桥芯片集成了图形芯片；南桥芯片不与处理器直接相连，而是通过一定的方式与北桥芯片相连，南桥芯片负责外部设备的数据处理与传输 ，也决定了主板对这些设备的支持规格情况，不同芯片组中的南桥芯片可能是一样的，不同的只是北桥芯片，超级 I/O芯片将通常使用的外围设备的控制器都整合到一块芯片上。

33．． RAIDRAID 控制芯片 控制芯片

相当于一块 RAID卡的作用，可支持多个硬盘组成各种 RAID模式。目前主板上集成的 RAID控制芯片主要有两种： HPT372 RAID控制芯片和Promise RAID控制芯片。

3.5.33.5.3 插拔部分 插拔部分

（ 1 ）内存插槽（ 2 ） AGP 插槽　　　

（ 3 ） PCI插槽 　　 （ 4 ） CNR插槽

3.5.43.5.4接口部分接口部分

（ 1 ） IDE 接口（ 2 ）软驱接口（ 3 ） COM接口（串口）　 （ 4 ） PS/2 接口　　　　（ 5） USB 接口 　（ 6） LPT接口（并口） 　　（ 7）MIDI 接口　　

返回本章首页

3.6 3.6 主板结构主板结构 为了提高微机系统的整体性能，规范系统的接口

标准，当微处理器发展到五代，第六代时，根据各部件处理或传输信息的速度快慢，采用了更加明显的三级总线结构，即 CPU 总线（ HOST BUS），局部总线（ PCI 总线）和系统总线（一般是 ISA ）。其中， CPU 总线为 64 位数据线， 32 位地址线的同步总线，66MHz或 100MHz的总线时钟频率。 PCI 总线为 32 位或 64 位数据地址分时复用同步总线， PCI局部总线作为高速的外围总线不仅能够直接连接高速的外围设备，而且通过桥芯片和更高速的 CPU 总线系统总线相连。　

3.6.13.6.1南北桥结构的主板结构南北桥结构的主板结构 顾名思义，南、北桥的结构一般是由两块芯片组

成的芯片组结构，即北桥芯片（ North Bridge ）和南桥芯片（ South Bridge ）。简单地来说桥就是一个总线转换器和控制器。它实现各类微处理器总线通过一个 PCI 总线来进行连接的标准，可见，桥是不对称的。在桥的内部包含有兼容协议以及总线信号线和数据的缓冲电路，以便把一条总线映射到另一条总线上。北桥与南桥之间也通过 PCI 总线完成通讯。　

南北桥结构的主板结构南北桥结构的主板结构 北桥芯片主要负责管理 CPU 、内存与 AGP 接口

间的数据传输，为 Cache 、 PCI 、 AGP 、 ECC纠错提供工作平台。北桥芯片一般位于 CPU插槽附近。

南桥芯片负责管理 IDE 、 I/O 设备接口，为高级电源管理、 USB 等提供工作平台。现在的南桥芯片也集成了多媒体功能，整和了 AC97 2.0（满足 PC98基本音频规范） /SoundBlaster兼容的音频处理等。

南北桥结构的主板结构南北桥结构的主板结构

这种结构的最大特点是将局部总线 PCI 直接作为高速的外围总线连接到 PCI插槽上，它适应了当前高速外围设备与处理器的连接要求。早期的三级总线结构中，图形显示卡也是通过 PCI总线连接的，由于显示部分经常要快速大量传输数据，在一定程度上增加了 PCI 总线的拥挤度，而 PCI 总线 132MHz/s 的带宽也限制了显示子系统的速度。因此 440BX芯片组中使用了 AGP 总线加速了图像处理速度，以适应高速增长的 3D图形变换和生动视频显示的需要，同时也使 PCI 总线更好的为其它设备服务。

3.6.23.6.2中心结构主板结构中心结构主板结构 南北桥为外围设备提供高速的外围总线，南北桥

之间通过 PCI 总线联接，南北桥之间数据频繁交换使得 PCI 总线信息通路依然拥挤，南北桥之间数据交换受到影响。 INTEL 公司从 810芯片开始采用了如图 3-13 所示的中心结构的主板格局。

构成这种结构的芯片主要有 3 个芯片组成，分别为存储控制中心 MCH （ Memory Controller Hub ） I/O 控制中心 ICH(I/O Controller Hub)和固件中心 FWH(Firmware Hub) 。

中心结构主板结构中心结构主板结构 MCH和 ICH两芯片之间通过中心高速专用总线连

接，没有采用 PCI 总线连接，故其通信不受 PCI 带宽的限制。

在内存方面 PentiumⅡ和 PentiumⅢ采用 DIMM封装的内存条，适合的 RAM 主要有 SDRAM、RDRAM以及 DDRRAM，常规配置容量可达 128MB 、 256MB 、 512MB 和 1GB 等。

在 I/O插槽方面，一般的主要有 5-6个 PCI插槽、一个 AGP插槽、若干 USB 接口等，个别保留ISA插槽等。有的主板带有红外线传输接口、1394 接口等。

返回本章首页

3.7 3.7 主板控制芯片组主板控制芯片组 3.7.1 INTEL965系列主板结构965系列与 945系列相比， 965最大的改进就是增加了对 Core 2 Duo处理器的良好支持。集成的图形芯片包括 GMA X3000和 GMA 3000 两种，对 DDR2 800提供支持 .与 ICH7系列相比， ICH8系列新增加 2 个 SATA 接口（除 ICH8以外），拥有 10个USB 2.0接口并采用双 Hi-Speed 控制器，首次南桥内置千兆网卡，放弃传统的 AC 97以及 IDE 接口支持。

Intel965Intel965 系列芯片组性能指标 系列芯片组性能指标

3.7.23.7.2最新最新 IntelIntel系列芯片组系列芯片组 P35P35 Intel P35北桥芯片采用 65nm制程工艺制造，支持 533/800/1066/1333MHz前端总线，支持 Yorkfield核心四核处理器；以及Wolfdale核心的双核处理器。内存方面，Intel P35北桥芯片提供了更新的内存控制器，能够支持双通道 DDR2 533/667/800内存或者双通道 DDR3 800/1066内存。由于市场定位的关系， P35并没有采用类似 X38 芯片组的双 PCI-E x16绘图接口设计，没法实现 8X + 8X的 AMD CrossFire双显卡互联模式，不过目前已经有许多厂商推出了 x16 + x4 的 CrossFire解决方案。

返回本章首页

3.8 3.8 主板发展趋势主板发展趋势 在当今的主板中，芯片组的作用和地位已经越来越受到重视，选择一块好的主板，首先必须要选择性能卓越的控制芯片组。我们可以从以下几个方面来认识控制芯片组的作用和在系统中的地位。

通常认为 CPU 是微机系统的核心，但是它的主要任务只是完成对指令的处理。而控制芯片组的作用不仅要支持 CPU 的工作，而且要控制和协调整个微机系统的正常运行。随着各种主板新技术的出现，芯片组采用的技术有了非常大的变化和发展。任何一种新技术都需要有控制芯片组的支撑。在主板上升级CPU 是比较容易实现的（除跨代产品外），而在主板上升级控制芯片组是不可能的。

主板发展趋势主板发展趋势 CPU 的性能对于微机整个系统的性能有很大影响，但是对于微机系统功能却没有直接的关系。例如，微机系统是否支持 AGP 和 Ultra ATA 技术并不取决于CPU 的性能。而控制芯片组不仅极大地影响了系统整个性能，还决定了系统是否具有些功能。

从当今的微机结构来看，控制芯片组已经逐步代了 CPU 而成为系统的几何核心和逻辑核心。所有的信息交换都是通过控制芯片组完成的，而 CPU甚至可以看作是控制芯片组的一个“外部设备”。

返回本章首页结 束放映