Aplicaciones del Transistor

Inversor logico digital CMOSCompuertas logicas basicasCeldas basicas de memoria

Aplicaciones con transistor MOSFETLeccion 04.2

Ing. Jorge Castro-Godınez

EL2207 Elementos ActivosEscuela de Ingenierıa Electronica

Instituto Tecnologico de Costa Rica

I Semestre 2014

Jorge Castro-Godınez Aplicaciones con transistor MOSFET 1 / 42


Contenido

1 Inversor logico digital CMOS

2 Compuertas logicas basicas

3 Celdas basicas de memoria



Ejemplo (1)

Los transistores NMOS yPMOS del circuito sondisenados de manera que

k′n(Wn/Ln) = k′p(Wp/Lp) = 1mA

V2

Ambos transistores presentanademasVTHn = −VTHp = 1 V.Encuentre las corrientes iDN yiDP , ası como la tension vO, sivI = 0 V, 2,5 V y -2,5 V.Considere λ = 0.



Tecnologıa CMOS



Caracterısticas (1)

¿Cual es la funcion del inversor?

Valores logicos: “0” y “1”

¿Como lograr que iDP = iDN?



Inversor basico (1)



Inversor basico (2)



Inversor basico (3)



Caracterısticas (2)

La disipacion de potencia del circuito es pequena en ambosestados extremos (esto es afectado por el escalamiento).

Resistencia entre la terminal de salida y tierra:

rDSN =

[k′n

(W

L

)n

(VDD − VTHn)

]−1Resistencia entre la terminal de salida y VDD:

rDSP =

[k′p

(W

L

)p

(VDD − |VTHp|)

]−1



Curva de Transferencia de Tension (1)



Operacion dinamica (1)









Retardo de propagacion

Retardo de propagacion para el inversor basico.



Transistor MOSFET como interruptor



Compuertas logicas basicas (1)









Representacion alternativa



Compuerta NOR



Compuerta NAND



Compuerta compleja



Dimension de los transistores (1)

Una vez que se genera una compuerta CMOS, se debe decidirlas relaciones W/L para todos los transistores del diseno.

Selecciıon de W/L debe proporcionar a la compuerta lacapacidad de exitacion de corriente en ambas direcciones iguala la del inversor basico.

(W/L)n = n y (W/L)p = p

p = (µn/µp)n




“Se eligen las relaciones W/L individuales para todos lostransistores en una compuerta logica de modo que PDNdebera ser capaz de proporcionar una corriente de descarga decapacitor por lo menos igual a la de un transistor NMOS conW/L = n y la PUN debera ser capaz de proporcionar unacorriente de carga por lo menos igual a la de un transistorPMOS con W/L = p”

Retardo de compuerta, caso mas desfavorable, igual a la delinversor basico.







Combinaciones de entrada que produzcan la corriente desalida mas baja y luego elegir los tamanos que haran que estacorriente sea igual a la del inversor basico.

Relacion de W/L equivalente.

Se basa en el hecho de que la resistencia de encendido de unMOSFET es inversamente proporcional a W/L




Rseries = rDS1 + rDS2 + · · ·

=cte

(W/L)1+

cte

(W/L)2+ · · ·

= cte

[1

(W/L)1+

1

(W/L)2+ · · ·

]=

cte

(W/L)eq




Transistores conectados en serie:

(W/L)eq =1

1(W/L)1

+ 1(W/L)2

+ · · ·

Transistores conectados en paralelo:

(W/L)eq = (W/L)1 + (W/L)2 + · · ·









Ejemplo: dimensionamiento



Latch o cerrojo



Flip-Flop SR (1)



Flip-Flop SR (2)



Flip-Flop SR (3)



Clasificacion de Memorias

Memorias semiconductoras

No volátiles Volátiles

Programadas por máscara (ROM)

ROM Programable (PROM)

ROM Borrable (EPROM)

ROM Eléctricamente borrable (EEPROM)

De Acceso Aleatorio (RAM)

RAM estática (SRAM)

RAM dinámica (DRAM)

• Basadas en transistores MOSFET para lograr alta densidad



SRAM

• Las memorias RAM son volátiles = pierden los datos al remover la alimentación

• SRAM: Static Random Access Memory

• Cada celda almacena un bit, se requieren 6 transistores por bit

• Celda SRAM: cerrojo

– Dos inversores mutuamente acoplados

– Dos transistores de acceso al cerrojo

• Transistores de línea de palabra conectan el cerrojo con los circuitos de lectura y escritura



Celda SRAM



Arreglo de memoria 2M+N



DRAM

Wordline Bitline

C BL

C S

V P

M ACC

DRAM: Dynamic Random Access Memory

Dato se guarda en un capacitor de almacenamiento: capacitor cargado = ‚1‘,

descargado =‚0‘

El transistor de línea de palabra connecta el capacitor de almacenamiento con el

circuito de lectura/escritura

Corriente de fuga descarga capacitor Þ dato debe reescribirse periódicamente=

refrescamiento de datos

Capacitancia de columna

(Bitline capacitance)

Celda de

memoria

DRAM

Capacitancia de almacenamiento



Celda DRAM



Referencias Bibliograficas I

A. Sedra, K. Smith.Circuitos Microelectronicos.McGraw-Hill, 5ta edicion, 2006.


Documents

Aplicaciones del Transistor