17.flip flops y contadores

1

Flip-Flops

MSc. Manuel N. Cardona Gutiérrez

ingcardona@gmail.com

Flip-Flops

• Las salidas dependen de las entradas para cualquier

instante de tiempo.

• Elementos de Memoria (Mantiene el valor de los bits)

Lógica

Combinatoria

Elementos

de

Memoria

Salida MemoriaSalidas Combinatorias

Entradas Externas

2

Flip-Flops

Existen dos tipos:

Sincrónico: su comportamiento puede definirse a

partir del conocimiento de sus señales en

instantes discretos de tiempo.

Asincrónico: depende del orden en que cambian

las señales de entrada.

A los sistemas secuenciales se asocia una señal de

reloj. La salida dependerá de la historia del circuito,

es decir, de las condiciones anteriores.

Flip-Flops

Latch: Son dispositivos que tienen dos entradas R y S

y pueden valer cualquier combinación de dos

variables. Tienen 2 salidas Q y Q’.

• Si Q=0, entonces Q’=1

• Si Q=1, entonces Q’=0

Se construyen con compuertas NAND y NOR, por lo

tanto existen:

• Latch NAND

• Latch NOR

3

Flip-Flops

Flip-Flop (FF): Tienen como base el Latch NOR,

poseen 2 salidas Q y Q’, una entrada de reloj, una de

o dos entradas síncronas (afectan al Flip-Flop cuando

la señal de reloj esta presente); una o dos entradas

asíncronas (afectan al Flip-Flop siempre que se

activan, independientemente de la señal de reloj).

• Son llamados Multivibradores Biestables

• Q � Salida Normal y Q’ �Salida Invertida

• El Flip-Flop guarda el estado para variaciones a la

entrada (Memoria).

Flip-Flops

Latch NAND

S R Q Q* Q*

0 0 0 1 1No válido

0 0 1 1 1

0 1 0 1 0Set

0 1 1 1 0

1 0 0 0 1Reset

1 0 1 0 1

1 1 0 0 1 No hay

Cambio1 1 1 1 0

4

Flip-Flops

Latch NOR

R S Q Q* Q*

0 0 0 0 1 No Hay

cambio0 0 1 1 0

0 1 0 1 0Set

0 1 1 1 0

1 0 0 0 1Reset

1 0 1 0 1

1 1 0 0 0No Válido

1 1 1 0 0

Flip-Flops

CLK R S Q* Q*

0 X X Q* Q*

1 0 0 Q* Q*

1 0 1 1 0

1 1 0 0 1

1 1 1 No Válido

Tabla de Excitación

Símbolo

5

Flip-Flops

Diagrama de Estados

Flip-Flops

Q Q* R S

0 0 X 0

0 1 0 1

1 0 1 0

1 1 0 X

Tabla de Entradas

*Importante en el diseño

*Q S RQ= +

Ecuación Característica:

6

Flip-Flops

CLK D Q Q*

0 X X Q

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1

Tabla de Excitación

Símbolo

Flip-Flops

Diagrama de Estados

Q Q* D

0 0 0

0 1 1

1 0 0

1 1 1

Tabla de Entradas

*Q D=

Ecuación Característica:

7

Flip-Flops

CLK J K Q Q*

1 0 0 0 0

1 0 0 1 1

1 0 1 0 0

1 0 1 1 0

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0

Tabla de Excitación

Símbolo

• Si J=0 y K=0, No Cambia

• Si J=0 y K=1 ó J=1 y K=0, Q*=J

• Si J=1 y K=1, Cambia

Flip-Flops

Diagrama de Estados

8

Flip-Flops

Q Q* J K

0 0 0 X

0 1 1 X

1 0 X 1

1 1 X 0

Tabla de Entradas

*Q JQ KQ= +

Ecuación Característica:

Flip-Flops

CLK T Q Q*

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

Tabla de Excitación

Símbolo

• Si T=0 , No Cambia

• Si T=1, Cambia

9

Flip-Flops

Diagrama de Estados

Q Q* T

0 0 0

0 1 1

1 0 1

1 1 0

Tabla de Entradas

*

*

Q TQ TQ

Q T Q

= +

= ⊕

Ecuación Característica:

Flip-Flops

Es un tren de pulsos a una frecuencia de terminada.

Una señal de reloj oscila entre estado alto o bajo, y

gráficamente toma la forma de una onda cuadrada.

Los circuitos que utilizan la señal de reloj para la

sincronización pueden activarse en el flanco ascendente,

flanco descendente o en ambos, por ejemplo, las

memorias DDR SDRAM son activadas en ambos flancos.

10

Flip-Flops

Notación de Activación según la señal de reloj.