View
51
Download
3
Category
Preview:
DESCRIPTION
μSpider Environnement de Conception de Réseaux sur Puce. Samuel Evain Soutenance de Thèse de Doctorat LESTER-UBS Vendredi 24 novembre 2006, Lorient. Plan. Contexte de l’étude Outil de CAO Garantir le temps réel par un TDMA TDMA dans le contexte d’horloges hétérogènes Sécurité - PowerPoint PPT Presentation
Citation preview
Samuel Evain
Samuel EvainSoutenance de Thèse de Doctorat
LESTER-UBS
Vendredi 24 novembre 2006, Lorient
μSpiderEnvironnement de Conception de Réseaux sur Puce
2Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
3Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications•Un NoC (Network on Chip)•Espace de conception•Contributions et positionnement des travaux•Avancée des travaux au cours du temps
4Samuel Evain
CAO pour l’électronique embarquée Problématique de la conception
Degré d’intégration, Nombre grandissant d’applications, Manipuler d’important volume de données.
Moyen pour maîtriser la complexité. Réutilisation de l’existant (IP), Augmentation du niveau d’abstraction.
Un outil de CAO pour l’électronique prend en compte: Logiciel, Application, Architecture.
•CAO pour l’électronique embarquée•Les communications•Un NoC (Network on Chip)•Espace de conception•Contributions et positionnement des travaux•Avancée des travaux au cours du temps
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
5Samuel Evain
Client : utilisateur du système embarqué Performance (capacité de traitement et consommation faible), Évolution, pérennité, Sécurité, Prix.
Constructeur de circuits Réduire la surface, Réduire la consommation, Satisfaire des contraintes de temps réel (bande passante,
latence). Réduire le temps de conception et de mise sur le marché.
Constructeur d’un outil de CAO Abstraire le problème, Automatiser des taches fastidieuses et sources d’erreurs, Réduire le temps d’exploration de l’espace de conception, Chercher à maximiser des critères pour aboutir à une solution qui
convient.
CAO pour l’électronique embarquée
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications•Un NoC (Network on Chip)•Espace de conception•Contributions et positionnement des travaux•Avancée des travaux au cours du temps
6Samuel Evain
Les communications
La communication devient dominante par rapport au traitement en termes de temps, de consommation, et de surface.
Nécessité D’un moyen de communication adapté
aux futures systèmes.
Problématique Apporter une solution pour
appréhender la complexité de l’espace de conception.
IP
IP IP
IP
IP
IP
IP
IP
IP
?
? ? ?
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée
•Les communications•Un NoC (Network on Chip)•Espace de conception •Contributions et positionnement des travaux•Avancée des travaux au cours du temps
7Samuel Evain
Un NoC (Network on Chip)
NI: Network Interface
Routeur
NI
Routeur
RouteurRouteur
Lien
IP: Intellectual Property
Entête
Charge utile
Queuemot
mot
mot
mot
mot
Instructions
FlitPhit
Un réseau Un paquet
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
IP
W
•CAO pour l’électronique embarquée•Les communications
•Un NoC (Network on Chip)•Espace de conception•Contributions et positionnement des travaux•Avancée des travaux au cours du temps
NI
IP
W
NI
IP
W
NI
IP
W
8Samuel Evain
Les avantages du réseau : Interconnexion : Flexibles, Extensibles, grand débit cumulé. Pas d’arbitrage central. Tous les types de trafics peuvent être mélangés.
Les inconvénients du réseau : Latence (fonction du nombre de routeurs traversés). Risque de contention. Nécessite des règles pour garantir le trafic.
Pourquoi le NoC devient incontournable? Complexité des schémas d’interconnexion entre les IPs. Niveau d’abstraction: une offre unifiée de services de communications. Formalisation: maîtrise de l’espace de solution.
Un NoC (Network on Chip)
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications
•Un NoC (Network on Chip)•Espace de conception•Contributions et positionnement des travaux•Avancée des travaux au cours du temps
9Samuel Evain
Espace de conception : vue générale d’un NoC
Large espace de conception Topologie, Choix des chemins, Configuration pour satisfaire la
QoS, Profondeur des FIFOs.
Nécessite Méthode de décision, Outil de décision.
NI
NI
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications•Un NoC
•Espace de conception •Contributions et positionnement des travaux•Avancée des travaux au cours du temps
10Samuel Evain
Espace de conception: Approche de parcours retenue Problème d’optimisation
Approche heuristique.
Fonction de coût
Maximiser l’utilisation du NoC.
Réduire la surface en faisant la meilleure utilisation du réseau en réduisant la quantité de FIFO requise.
Contraintes
QoS / Applications : Latence, Débit, Sécurité, Coût, Sûreté de fonctionnement.
QoS / Concepteur : Temps de conception. Nos choix:
Commutation par paquet. Routage par la source. Applications en partie statiques. Temps réel par TDMA pour les communications critiques.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications•Un NoC
•Espace de conception •Contributions et positionnement des travaux•Avancée des travaux au cours du temps
11Samuel Evain
Contributions et positionnement des travaux
Outil de CAO pour la conception automatique de NOC Exploration. Décision. Synthèse.
Algorithme de décision Extraction des contraintes de communication depuis les contraintes
applicatives. Méthode de décision pour configurer le réseau et assurer le service.
Solution pour garantir la QoS en présence d’horloges hétérogènes Technique faible coût de sécurisation. Validation
Cas réels pour la décisions. Synthèse testée sur FPGA Xilinx.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications•Un NoC •Espace de conception
•Contributions et positionnement des travaux•Avancée des travaux au cours du temps
12Samuel Evain
Avancée des travaux au cours du temps
Flot de conception
Physique
Liaison
Réseau
TransportSession/
Présentation
Application/
Couches OSI
Physique
Liaison
Réseau
Domaines de recherche
IPsource
IPdestination
Adaptateurréseau
Système
routeursource
routeurdestination
routeurintermédiaire
Lien Lien
Paquet/Flux
Messages/transactions
Flit
PhitCtrl flux
Ctrl flux Ctrl flux Ctrl flux
2) Dérivation automatique des contraintes de communication
2) Dérivation automatique des contraintes de communication
3) Configuration automatique du NoCMinimise la profondeurs des FIFOs
3) Configuration automatique du NoCMinimise la profondeurs des FIFOs
4) Génération automatique du code •Code VHDL RTL pour la synthèse logique (NIs, Routeurs, Table d’instruction de chemin, …)•Code C (pilotes)
4) Génération automatique du code •Code VHDL RTL pour la synthèse logique (NIs, Routeurs, Table d’instruction de chemin, …)•Code C (pilotes)
1) Etape de spécificationSpécification de l’applicationChoix des paramètres du NoC
1) Etape de spécificationSpécification de l’applicationChoix des paramètres du NoC
Interface réseau
Wrapper
Interface réseau
Wrapper
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•CAO pour l’électronique embarquée•Les communications•Un NoC •Espace de conception •Contributions et positionnement des travaux
•Avancée des travaux au cours du temps
13Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
•Caractéristiques•Le flot de l’outil µSpider•Adaptateur de protocole NoC – bus OPB•Mise en œuvre sur plate forme FPGA Xilinx
I. Contexte de l’étude
II. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
14Samuel Evain
Caractéristiques
Approche objet
Technologies logicielles Langage de programmation: Java, Environnement de développement: Eclipse, Fichiers d’échange standard: XML.
Génération du code VHDL RTL du NoC (routeurs, NIs, wrappers, liens), des pilotes C pour le microprocesseur µBlaze, des fichiers pour ajouter le Noc en tant que composant de la
bibliothèque de EDK de Xilinx.
I. Contexte de l’étude
II. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Caractéristiques•Le flot de l’outil µSpider•Adaptateur de protocole NoC – bus OPB•Mise en œuvre sur plate forme FPGA Xilinx
15Samuel Evain
Le flot de l’outil µSpider
Dimensionnement du TDMA en nombre de slots
Calcul du nombre de slots nécessaires à chaque communication
Exploration spatio-temporelle pour chaque communicationPour chaque communication, sélection d’un chemins et des slots
Dimensionnement des FIFOs
Génération
Description de l’architecture du NoC (.xml)
Codes VHDL RTL du NoC (.vhd)
Contraintes de communication (.xls)
Topologie du NoC (.xml)
Code C pour les pilotes du µBlaze
Génération / Importation d’une architecture
Dérivation des contraintes
Graphe de l’application (.xml)
library noc_v1_00_e;
use noc_v1_00_e.generique_parameter_pck.all;
use noc_v1_00_e.archi_noc3mb4RGT_noc_parameter_pck.all;
entity archi_noc_entity is
port (
noc_clock: in std_logic;
Exploration, décision
Configuration, Génération
I. Contexte de l’étude
II. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Caractéristiques
•Le flot de l’outil µSpider•Adaptateur de protocole NoC – bus OPB•Mise en œuvre sur plate forme FPGA Xilinx
16Samuel Evain
Adaptateur de protocole NoC – bus OPB
I. Contexte de l’étude
II. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Caractéristiques•Le flot de l’outil µSpider
•Adaptateur de protocole NoC – bus OPB•Mise en œuvre sur plate forme FPGA Xilinx
NI2 WRS1
(Esclave)Bus OPB 1RAM ctrl (Esclave)
WRM2(Maître)
Bus OPB 2NIport NI1NIport
NI2 Bus OPB 2NIport
µBlaze 1(Maître)
µBlaze 2(Maître)
R R
WRS1(Esclave)Bus OPB 1 NI1NIportµBlaze 1
(Maître) R R
Transaction lecture/écriture
Envoi de message
Adaptateur NoC-OPB
NoC
R R
WRS2(Esclave)
R R
NoC
17Samuel Evain
Adaptateur de protocole NoC – bus OPB Adaptateur matériel (wrapper) et logiciel (pilote)
NI2 WRS1
(Esclave)Bus OPB 1RAM ctrl (Esclave)
WRM2(Maître)
Bus OPB 2NIport NI1NIportProgramme PiloteHAL
µBlaze 1(Maître)
@ pointée par le programme du processeur dans son espace mémoire
@ de l’adaptateur WRS1 sur le bus OPB1
Numéro de connexion
@ de la RAM sur le bus OPB2
HAL: Hardware Abstraction Layer
I. Contexte de l’étude
II. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Caractéristiques•Le flot de l’outil µSpider
•Adaptateur de protocole NoC – bus OPB•Mise en œuvre sur plate forme FPGA Xilinx
R R
R R
NoC
18Samuel Evain
Mise en œuvre sur plate forme FPGA Xilinx
Plateforme de prototypage: Xilinx Virtex-II Pro FF1152 PROTO BOARD.
FPGA Xilinx Virtex-II Pro FF1152 VP-50-5. Logiciel: Xilinx ISE 8.2 SP3.
FPGA: Xilinx Virtex-II Pro FF1152 VP50-5
I. Contexte de l’étude
II. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Caractéristiques•Le flot de l’outil µSpider•Adaptateur de protocole NoC – bus OPB
•Mise en œuvre sur plate forme FPGA Xilinx
19Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
20Samuel Evain
Des slots de temps pour répartir le trafic
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
NI_2
NI_0
R1NI_1IP 2
IP 3
IP 1
R2
L’utilisation des liens est répartie dans le temps entre les communications.
L’envoi des paquets depuis les interfaces d’entrée du réseau est rythmé par des réservations de slots de temps dans des tables TDMA.
Le pré-ordonnancement du TDMA Garantit l’absence de conflit, Assure la bande passante, Assure la latence.
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
21Samuel Evain
x
y
Slots de temps
t
Routage spatio-temporel Vue topologique
Vue Spatio-temporelle Exploration sur les dimensions espace et temps
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
GTBE
FIFO
•Des slots de temps pour répartir le trafic
•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
22Samuel Evain
Définir le nombre de slots de la table TDMA: N. Bande passante d’un slot=1/N de la bande passante du
lien. Répartition de l’utilisation du lien Influe sur:
la latence la taille des FIFOs
Définir le nombre de slots à réserver dans la table TDMA Bande passante de la communication
Décider du chemin spatio-temporel Chemin Slots occupés dans la table TDMA
R10 R11
R00 R01NI_1
NI_2
delai
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
Routage spatio-temporel
•Des slots de temps pour répartir le trafic•Routage spatio-temporel
•Extraction des contraintes de communication•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
23Samuel Evain
Extraction des contraintes de communication depuis les contraintes applicatives
Tâche1
Tâche2
Tâche3
Tâche4
Contraintes applicatives
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
entrée sortie
Contraintes de communication (latence, bande-passante)
•Des slots de temps pour répartir le trafic•Routage spatio-temporel
•Extraction des contraintes de communication•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
24Samuel Evain
Extraction des contraintes de communication depuis les contraintes applicatives
Tâche1
Tâche2
Tâche3
Tâche4
entrée sortie
Contraintes de communication (latence, bande-passante)
Contraintes applicatives
Les interdépendances du problème
Il faut casser les dépendances
Comment dériver les contraintes de communication
depuis les contraintes applicatives?
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel
•Extraction des contraintes de communication•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
Latence Bande passante
25Samuel Evain
Extraction des contraintes de communication depuis les contraintes applicatives
Latence Bande passante
Règles de cadence et d’initialisation=f(L,Bw)
Comi
i=1 à N
TDMAmin
Non OK
1 234
5OK
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel
•Extraction des contraintes de communication•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
26Samuel Evain
Arrondi supérieur durant le calcul des slots à réserver dans la table TDMA
Bande-passanteLatence
Latence d’accès dans le TDMA
Bande passante obtenue i
Bande passante requise i
Chemin minimum i
Longueur de chemin maximum acceptable
Longueur du chemin
Extraction des contraintes de communication depuis les contraintes applicatives
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
Le relâchement de la contrainte sur la longueur des chemins permet de trouver plus facilement une solution lors de l’étape d’exploration des chemins spatio-temporels.
Relâchement de la contrainte
•Des slots de temps pour répartir le trafic•Routage spatio-temporel
•Extraction des contraintes de communication•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
27Samuel Evain
Principe pour décider les chemins
Faire les meilleurs choix pour allouer les chemins pour 2 raisons: Aboutir à une solution avec le NoC le moins coûteux. Aboutir à une solution avec la taille de table TDMA la plus réduite pour
réduire la taille des FIFOs.
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives
•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
28Samuel Evain
R02 R12
R03 R13
R22
R23
R32
R33
NI_E2
NI_E3
NI_W2
NI_W3
R01 R11 R21 R31 NI_E1NI_W1
R00 R10 R20 R30 NI_E0NI_W0
NI_N0
C0
C5
C4
C2
C1
C3C6 C7
NI_N1 NI_N2 NI_N3
NI_S0 NI_S1 NI_S2 NI_S3
Principe pour décider les chemins Plusieurs chemins
possibles Même longueur. Pas la même
conflit avec les autres communications
Décision concerté par pré-réservation des slots. Un poids est
affecté à chaque slot de chaque chemin candidat.
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives
•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
29Samuel Evain
1/3 1/3
1/3+1/3 = 2/3Trois emplacements possibles pour transférer les 2 slots du paquet de cette communication dans la table de slots de ce lien
Slot déjà réservéSomme des pré-réservations de chaque slot:
1/3
1/3
1/3
1/3
1/3
1/3
Principe pour décider les chemins
La pré-réservation des slots
NI_1
Communication nécessitant un paquet de 2 slots dans la table TDMA
1/3+1/3 = 2/3
R1
Table TDMA de 6 slots
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives
•Principe pour décider les chemins•Algorithme de routage•Communications mutuellement exclusives
30Samuel Evain
Algorithme de routage
Algorithme Tant que les communications n’ont pas toutes un chemin réservé (elles
ne sont pas satisfaites)1. Extraction des chemins candidats pour chacune des communications non
satisfaites.2. Pré-réservation de chaque slot de chaque chemin candidat par un poids pour
chacune des communications non encore satisfaites.3. Sélection de la communication Ci à satisfaire parmi toutes les
communications non satisfaites. 4. Sélection d’un chemin Pi pour la communication Ci parmi les
chemins candidats.5. Réservation des slots du chemin Pi par la communication Ci. Ci est marquée
comme satisfaite.6. Annulation de toutes les pré-réservations devenues obsolètes.
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives•Principe pour décider les chemins
•Algorithme de routage•Communications mutuellement exclusives
31Samuel Evain
Algorithme de routage
Après évaluation nous avons retenu les heuristiques suivantes: Sélection de la communication
Critère de bande-passante sur laxité. Sélection du chemin
Le chemin ayant la plus faible pré-réservation maximale sur son chemin.
Cette méthode permet de trouver une solution avec:
Une table TDMA plus petite, Des FIFOs également plus petites. Plus de chance de succès.
Inconvénient: Le temps d ’exploration: quelques
heures. Heuristiques
Pré-réserver moins de chemin.
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives•Principe pour décider les chemins
•Algorithme de routage•Communications mutuellement exclusives
0
1
2
3
4
5
6
7
Choix naif Le plus courtchemin
Le chemin ayant laplus faible "somme
des pré-réservations sur
ses arcs"
Le chemin ayant laplus faible "pré-
réservationmaximale"
Application 1
Application 2
Application 3
Nombre moyen de sauts
32Samuel Evain
Communications mutuellement exclusives
I. Contexte de l’étudeII. Outil de CAO
III. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
NI_0 R1IP
NI_0IP R1
Certaines communications peuvent être identifiées comme mutuellement exclusives.
Optimisation: Réservation commune de slots de
temps entre les communications mutuellement exclusives.
Les réservations multiples permettent une meilleure utilisation des slots de
temps, une réduction de la longueur de la table
TDMA et donc de son temps de rotation.
Réservations unique
Réservations multiples
•Des slots de temps pour répartir le trafic•Routage spatio-temporel•Extraction des contraintes de communication depuis les contraintes applicatives•Principe pour décider les chemins•Algorithme de routage
•Communications mutuellement exclusives
33Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
•Problématique•Difficulté•NoC GALS•Les instructions dans les sub-NoCs
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMA
IV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
34Samuel Evain
Problématique
Notre solutionTrafic garanti par TDMA
Système asynchrone Ne permet pas l’utilisation du
TDMA Technique avec délai minimum avant envoi
Notre solutionTrafic garanti par TDMA
+ adaptateurs
Recherche de solution Par simulation du
système
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMA
IV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
Circuit synchrone avec une seule horloge, pas de problème de skew.
Circuit de grande taille Skew des horloges, Plusieurs domaines d’horloge.
ou
ou
•Problématique•Difficulté•NoC GALS•Les instructions dans les sub-NoCs
35Samuel Evain
Horloge 2 Horloge 3
Horloge 4 Horloge 5
skew
Difficulté : TDMA NON OPERATIONNEL …
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMA
IV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
Horloge 1
•Problématique
•Difficulté•NoC GALS•Les instructions dans les sub-NoCs
36Samuel Evain
Sub-NoC régi par un TDMA
Routeur temporelSynchroniseur de TDMA
Sub-NoC régi par un TDMA
Sub-NoC régi par un TDMA
Sub-NoC régi par un TDMA
Sub-NoC régi par un TDMA
NoC GALSHorloge 2 Horloge 3
Horloge 4 Horloge 5
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMA
IV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
skewHorloge 1
•Problématique•Difficulté
•NoC GALS•Les instructions dans les sub-NoCs
37Samuel Evain
R RNI1
S S R R
SS NI2IP1 IP2
R R
R R
R R
R
R
R R
Instructions de routage pour traverser le sub-NoC 2 3 2
Instructions de routage pour traverser le sub-NoC 3 2
Sub-NoC 1TDMA 1
Sub-NoC 2TDMA 2
Sub-NoC 3TDMA 3
Instructions de routage pour traverser le sub-NoC 1 1 3 2
ID
S S
S SNI3IP3 NI4 IP4
Les instructions dans les sub-NoCs
La connaissance des instructions de routage au travers des différents Sub-NoCs est distribuée. Réduction de la taille du champ instruction de chemin dans l’entête du
paquet. Plus grande indépendance entre les Sub-NoCs.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMA
IV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Difficulté•NoC GALS
•Les instructions dans les sub-NoCs
38Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
39Samuel Evain
Problématique
La sécurité contre Les attaques malveillante, L’extraction d’informations, Les fautes (fiabilité).
Problématique Offrir une solution avec une mise en œuvre efficace, simple et peu
coûteuse.
Principe Ne pas s’appuyer sur des informations transportées en tant que
données (qui peuvent donc être facilement modifiées), Utiliser l’information de routage des paquets.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
40Samuel Evain
Politique de routage
Street sign: est, est, sud, sud, descendre.
X-Y: +2 saut en X puis 2 saut en Y.
Street-sign avec codage relatif instruction en fonction du port d’entrée et
de sortie du routeur.
X
Y
Nord
Sud
Ouest Est
Descendre
Routeur
+5
+1
+4
+3
+2
Routeur
Routeur
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
-X
-Y
•Problématique
•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
41Samuel Evain
Routeur
+5
+1
+4
+3
+2
Routeur
+5
+1
+4
+3+2
+2 +4 = Nombre de ports du routeur => déduction du chemin retour.
Aller: Retour:
L’instruction pour utiliser une sortie varie en fonction du n° du port d’entrée. L’instruction identifie le port d’entrée => Sécurité.!
Street-sign avec codage relatif
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Politique de routage
•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
42Samuel Evain
+4
+2 +1 +3
Avant l’exécution de la première instruction par le routeur:
Exécution et complément de l’ instruction dans le routeur:
Instruction retour=(nombre de ports du routeur) – instruction aller4=( 6 - 2)
+0
Instruction « Fin deChemin » (Optionnelle)
Seconde instructionInstruction courante
Complément & décalage
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
+4
+2 +1 +3 +0
Complément
•Problématique•Politique de routage•Street-sign avec codage relatif
•Complément & décalage•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
43Samuel Evain
Réarrangement binaire automatique des instructions de routage
Le nombre de ports de chaque routeur peut être différent =>Le nombre de bits nécessaire au codage des instructions peut donc varier aussi.
Pour réduire le codage du champ d’instruction => codage de largeur variable
Pb: comment inverser l’ordre des instructions au niveau du destinataire (il ne connaît pas la taille de chacune).
1 2 3 4
234
?
1
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
R1S R3 DR2 R4RETOUR
allerInversion de l’ordre des instructions
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding
•Réarrangement binaire automatique•Sécurisation en Multi-zones
44Samuel Evain
aller
B3B0 B1 B2 B2B0 B1 B4B0 B1 B2 B3B5B0 B1 B3 B4B2
R1S R3 DR2 R4RETOUR
Les chemins aller et retour:
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
Instruction retour R1
B0B5 B4 B2 B1B3 B5B0 b1 B3 B4B2
b0b0b3 b2 b1 b0b2 b1 b4 b3 b2 b1b0b5 b4 b2 b1b3
Instruction aller R1
Instruction aller R2
Instruction aller R3
Instruction aller R4
B0 b1 B2
Instruction retour R1 inv.
B3 B0B2 B0B4 B0 B5 B0B1B2B1 B1B3B4B1B2B3 B2
B4 B0B1B2B3B3 B0B1B2 B2 B0B1B3B0 B1 B2 B2B0 B1 B4B0 B1 B2 B3
Instruction retour R1 inv.
Instruction retour R2
Instruction retour R3
Instruction retour R4
Instruction retour R1 inv.
Instruction retour R2 inv.
Instruction retour R3 inv.
Instruction retour R4 inv.
Instruction retour R1Instruction retour R4 Instruction retour R3 Instruction retour R2
b0b3 b0b2 b0b4b0b5 b2 B1 b1b4 b2 b1 b3 b2 b1b3
Instruction aller R1 Instruction aller R2 Instruction aller R3 Instruction aller R4Les instructions aller pour les routeurs R1 à R4:
Les instructions retour pour les routeurs R4 à R1:
Les instructions dans l’entête du paquet:
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding
•Réarrangement binaire automatique •Sécurisation en Multi-zones
45Samuel Evain
SPA : Self Complemented Path coding
Chemin AtoB
AAtoD
DtoA
AtoD
DtoAVérification du chemin:
BtoA=R(AtoB)?
Ni A Ni D
DDtoA =R(AtoD)
Déduction du chemin retour:
Trusted Boomerang Path
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
B
C
RAM
Chemin BtoD
Chemin CtoD
Réseau de routeurs
DtoB =R(BtoD)
DtoC =R(CtoD)
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage
•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
R R
R R
R R
46Samuel Evain
Routeur
RouteurNIb
RouteurNIa
Routeur
Routeur
Routeur
Routeur
Routeur
RouteurA
C
1,1,1,1,0
2,2,1,3,0
Chemin A à C
Chemin B à C 0,2,2,1,3
0,1,1,1,1
Chemins reçus
CtoA = 1,1,1,1,0
R(CtoA) = 0,1,1,1,1
Vérification chemins reçus =
R(CtoA) ?
BAtoC=
BtoC=
BtoC=
AtoC= NIc
Source Path Authentication
SPA : Self Complemented Path coding
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage
•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions•Sécurisation en Multi-zones
47Samuel Evain
Sécurisation en Multi-zones
Vérifier les instructions de routage sur le trajet : Path filter
Ne laisse passer que les paquets dont le chemin est autorisé en amont et en aval.
à la réception.
RouteurNI RouteurRouteurA RouteurPathfilter
NI B
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding•Réarrangement binaire automatique des instructions
•Sécurisation en Multi-zones
48Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII. Conclusion, perspectives
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
49Samuel Evain
Applications
Mise en œuvre sur plate forme FPGA Intégration composant dans la bibliothèque EDK Exemple
Applications réelles Chaîne MC-CDMA MC-SS-MA
Application flot de données Turbo décodeur
Application avec de nombreuses communications potentielles Traitement d’image
Application complexe
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
50Samuel Evain
NIportS0
NIportM0
NIportS2
NIportM2
NIportM1
NIportS1
MicroBlaze
MicroBlaze
Bus OPB 1
Bus
OPB
0
Bus OPB 2
WRS
WRM
WRS WRM
WRSWRM
BRAM ctrl
BRAM
MicroBlaze
BRAM ctrl
BRAM
BRAM ctrl
BRAM
Mise en œuvre sur plate forme FPGA Xilinx
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications
•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
NoC
51Samuel Evain
Mise en œuvre sur plate forme FPGA Xilinx
3 processeurs µBlaze
3 Bus OPB
NoC
3 Wrappers esclaves
3 Wrappers maîtres
3 Mémoires RAM
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications
•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
52Samuel Evain
Mise en œuvre sur plate forme FPGA Xilinx 3 microBlazes, 3 RAMs NoC
4 routeurs, 6 Nis, 3 wrapper_S (4 channels), 3 wrapper_M (2 channels).
Lectures et écritures 2 modes:
Polling Le processeur scrute l’arrivée des
données sur le wrapper esclave. Interruption
Le wrapper esclave prévient le processeur qu’une donnée est arrivée par une interruption.
1 million de mots de 32 bits transférés avec succès entre les 3 processeurs et les 3 RAMs.
Fréquence maximale: 91MHz
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications
•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
53Samuel Evain
Mise en œuvre sur plate forme FPGA Xilinx
FPGA Virtex-II Pro FF1152 VP-50-5. capacité : 23616 slices . Le NoC avec les wrappers occupe 11418 slices.
Répartition des composants du NoC en %:
0
2
4
6
8
10
12
NI_2ch NI_4ch R_3ports R_4ports W_maitre W_esclave
Série1
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications
•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
54Samuel Evain
Chaîne MC-CDMA MC-SS-MA
Projet 4MORE Application flot de donnée
Une chaîne d’émission et une autre de réception.
Elle a permis de valider: La technique de
dimensionnement du TDMA, La technique d’allocation des slots
de temps, L’utilisations des multi-
réservations pour les communications mutuellement exclusives.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
RAM RF IF 1
RAM RF IF 2
OFDM DEM 1
OFDM DEM 2
ROTOR 1
ROTOR 2
CFO 1
CFO 2
MIMO CHANNEL ESTIMATION 1
MIMO CHANNEL ESTIMATION 2
CDMA
SOFT DEMAPPING
BIT INTERLEAVINGCHANNEL DECODER
1280*30
1280 * 30
23*30
672*30
672*30
23*30
30*1
672*6
672*6
30*1
672*24*2
672*24*2
672*24
672*24
24*8424*84
MAC LAYER
P P P P P PS D D D D D D D D D D D DD D D D D D D D D D D D Z
32 Symboles OFDM
MIMO DECODER 3
MIMO DECODER 1
MIMO DECODER 2672*24
672*24
RAM CHANNEL CODERBIT
INTERLEAVINGMAPPING
MIMO ENCODER
CDMA
OFDM MODULATION 1
OFDM MODULATION 2
RF IF 2
48 96 24*2496
24*24
24*30
1280 * 30
24*30
RF IF 1
1280*30
6*24
P P P P P PS D D D D D D D D D D D DD D D D D D D D D D D D Z
32 Symboles OFDM
•Applications•Mise en œuvre sur plate forme FPGA
•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
Transmission:
Réception:
55Samuel Evain
Chaîne MC-CDMA MC-SS-MA
NoC 32 bits Topologie en grille 4x4 (16 routeurs)
Solution trouvée Table de 6 slots
Génération du VHDL ~50000 lignes de codes VHDL générées en 6 secondes.
Synthèse xilinx Durée 9 min Fréquence maximum = 103MHz 16220 slices (68%FPGA)
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA
•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur•Traitement d’image
56Samuel Evain
Turbo décodeur
Application complexe de nombreuses communications
potentielles. L’architecture:
8 processeurs (P0 à P7) Les communications:
Chaque processeur émet par chacun de ses deux ports une information extrinsèque selon l’ordonnancement de l’entrelaceur.
NoC
P5
P6
P7
P4
oaobiaib
P3
P2
P1
P0 oaobiaib
Décodeur 1 Décodeur 2
oaobiaib
oaobiaib
oaobiaib
oaobiaib
oaobiaib
oaobiaib
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA
•Turbo-décodeur•Traitement d’image
57Samuel Evain
Turbo décodeur
128 communications peuvent être identifiées. Alors que seulement 16 informations extrinsèques sont créées tous les Temiss ;
Le débit total des échanges est de 16*90Mo/s=1,4Go/s. Une solution à base de bus est donc exclue.
Une entrée i peut recevoir jusqu’à 8 informations extrinsèques à la fois Débit pire cas de 720Mo/s. Probabilité de 1/224. En moyenne, une entrée reçoit une seule information extrinsèque par
cycle d’émission soit un débit de 90Mo/s.
C’est donc un problème complexe
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA
•Turbo-décodeur•Traitement d’image
58Samuel Evain
Turbo décodeur
2 solutions proposées: BE avec règle de priorité
Priorité maximale à l’informations extrinsèque transportant l’ information la plus significative,
Utilisation d’un arbitrage sur priorité dans les routeurs. GT avec restriction
Limitation à 5 informations extrinsèques reçue par un port durant 3 périodes consécutives de l’entrelaceur,
Utilisation des exclusions mutuelles: Indispensable car sinon il faudrait reconfigurer les tables TDMA à chaque période de l’entrelaceur, soit toutes les 0,1 µs.
Solution avec un NoC à 200 MHz, 24 bits de largeur de données. Table TDMA de 10 slots.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA
•Turbo-décodeur•Traitement d’image
59Samuel Evain
Moyenne & soustraction du font & seuillage
Érosion
Reconstructionmorphologique
Étiquetage
Enveloppe & center de gravité
Kalman
Not moving object detection
M.À J. de l’image de fond
Img a. (320*240*1)
Img b.(320*240*1)
Img i(320*240*8)
Img i-1(320*240*8)
Img i-2(320*240*8)
Img i-3(320*240*8)
Img de font(320*240*8)
Image étiquetée(320*240*n)
Structure des objets(6*9bits par objet)
Structure des objets (4*9bits par objet)
Img i(320*240*8)
Img de font(320*240*8)
Incrustation
Img Vga(320*240*8)
Img i(320*240*8)
Img de font(320*240*8)
M1
M2
M3
M4
M5
M5
IP1
IP2
IP3Dilatation
M1
IP4
IP5
IP6
IP7
IP7 IP7
VGA
M1
T
Traitement d’image Application de suivi d’objets Projet EPICURE (CEA)
Elle a permis de valider la technique de dérivation des contraintes.
Exclusion mutuelle Réduction de la table TDMA Réduction du coût en FIFO
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. Sécurité
VI. Applications et résultatsVII. Conclusion, perspectives
•Applications•Mise en œuvre sur plate forme FPGA•Chaîne MC-CDMA MC-SS-MA•Turbo-décodeur
•Traitement d’image
Sans exclusion mutuelle
Avec exclusions mutuelles
Slots de la table TDMA
10 5
FIFO dans les NIs
65 60
60Samuel Evain
Plan
I. Contexte de l’étude
II. Outil de CAO
III. Garantir le temps réel par un TDMA
IV. TDMA dans le contexte d’horloges hétérogènes
V. Sécurité
VI. Applications et résultats
VII.Conclusion, perspectives
•Conclusion•Collaborations•Perspectives•Communications scientifiques
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultats
VII. Conclusion, perspectives
61Samuel Evain
Conclusion
Principales contributions Définition d’un flot de conception. Définition d’une technique d’affectation des chemins dans le réseau. Technique pour garantir le service dans un contexte multi horloges. Technique de codage des instructions de routage avec des aspects
sécurités. Développement d’une architecture paramétrable générique d’un réseau
sur puce. Développement d’un outil de CAO pour configurer et générer le réseaux
sur puce (code C et VHDL RTL). Validation sur plateforme FPGA Xilinx.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultats
VII. Conclusion, perspectives
•Conclusion•Collaborations•Perspectives•Communications scientifiques
62Samuel Evain
Collaborations
Projets : Equipe Projet Multi-Laboratoire (Sep 2002 - Sep 2005)
INSA - IETR (Institut d'Electronique et de Télécommunications de Rennes) UBS – LESTER (Laboratoire d'électronique des systèmes temps réels)
GET R-PUCE (2005 - 2006) ENSTB – Électronique et RSM (Réseaux, Sécurité et Multimédia) INT d'Evry – RST (Réseaux et Services des Télécommunications) UBS – LESTER
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultats
VII. Conclusion, perspectives
•Conclusion
•Collaborations•Perspectives•Communications scientifiques
63Samuel Evain
Perspectives
Complément de développements Ouvert des perspectives pour la sécurité
Thèse en cours au LESTER Interaction entre le NoC et l’OS pour contrôler la QoS et la sécurité, Synthèse systemC TLM car le test du monitoring impose une simulation
rapide. Conception spécifique à l’application
Dépôt projet ANR collaboration avec TAMCIC (ENST Bretagne) Lien application-NoC. Transfert data dépendant. Optimisation guidée
par la connaissance de l’application. Valorisation (études en cours)
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultats
VII. Conclusion, perspectives
•Conclusion•Collaborations
•Perspectives•Communications scientifiques
64Samuel Evain
Communications scientifiques Conférences internationales
S. Evain, J-Ph. Diguet, Milad El Khodary and D. Houzet, “Automated derivation of NoC Communication Specifications from Application Constraints”, IEEE SIPS 2006, Workshop on Signal Processing Systems, Banff, AB, Canada, October 2-4, 2006.
S. Evain, J. P. Diguet, D. Houzet, "µSpider NoC Road Map", DATE 06 Workshops, Future Interconnects and Networks on Chip Workshops, March 10, 2006.
S. Evain, J. P. Diguet, "From NoC Security Analysis To Design Solutions", in IEEE SIPS 2005, Workshop on Signal Processing Systems, Athens, Greece, November 2-4, 2005.
S. Evain, J. P. Diguet, D. Houzet, "A CAD Tool for efficient NoC design", IEEE ISPACS 2004, International Symposium on Intelligent Signal Processing and Communication Systems, Seoul, Korea, November 18-19, 2004.
S. Evain, J. P. Diguet, D. Houzet, "µSpider: a CAD Tool for efficient NoC design", IEEE NORCHIP 2004, Oslo, NORWAY, November 8-9, 2004.
Revue Internationale S. Evain, J-Ph. Diguet and D. Houzet, “NoC Design Flow for TDMA and QoS
Management in a GALS Context”, EURASIP Journal on Embedded Systems, Volume 2006, Hindawi Publishing Corporation, 2006, accepté.
Brevet “Routeur et réseau de routage". Déposé le 28 octobre 2005.
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènesV. SécuritéVI. Applications et résultats
VII. Conclusion, perspectives
•Conclusion•Collaborations•Perspectives
•Communications scientifiques
65Samuel Evain
Merci,Questions?
66Samuel Evain
aller
B0B3 B0B2 B0B4B0B5 B2 B1 B1B4 B2 B1 B3 B2 B1B3
Instruction aller R1
B3B0 B1 B2 B2B0 B1 B4B0 B1 B2 B3B5B0 B1 B3 B4B2
B3 B0B2 B0B4 B0 B5 B0B1B2B1 B1B3B4B1B2B3 B2
Instruction retour R1
Dans chaque routeur, l’instruction de retour est calculée et l’ordre de ses bits (poids fort - poids faible) est inversé
Instruction aller R2 Instruction aller R3 Instruction aller R4
A destination, l’ordre des bits (poids fort - poids faible) de l’ensemble du champ instruction est inversé
Les instructions aller pour les routeurs R1 à R4:
Instruction retour R4 Instruction retour R3 Instruction retour R2
Les instructions retour avec les bits inversés et toujours dans l’ordre R1 à R4:
Les instructions retour pour les routeurs R4 à R1:
Instruction retour R1 Instruction retour R2 Instruction retour R3 Instruction retour R4
R1S R3 DR2 R4retour
Les chemins aller et retour:
I. Contexte de l’étudeII. Outil de CAOIII. Garantir le temps réel par un TDMAIV. TDMA avec des horloges hétérogènes
V. SécuritéVI. Applications et résultatsVII. Conclusion, perspectives
•Problématique•Politique de routage•Street-sign avec codage relatif•Complément & décalage•SPA : Self Complemented Path coding
•Réarrangement binaire automatique •Sécurisation en Multi-zones
Recommended